TWI564939B - 在選擇性磊晶期間防止側壁缺陷的方法及結構 - Google Patents

在選擇性磊晶期間防止側壁缺陷的方法及結構 Download PDF

Info

Publication number
TWI564939B
TWI564939B TW103130107A TW103130107A TWI564939B TW I564939 B TWI564939 B TW I564939B TW 103130107 A TW103130107 A TW 103130107A TW 103130107 A TW103130107 A TW 103130107A TW I564939 B TWI564939 B TW I564939B
Authority
TW
Taiwan
Prior art keywords
trench
sti
substrate
sidewalls
crystal
Prior art date
Application number
TW103130107A
Other languages
English (en)
Other versions
TW201523702A (zh
Inventor
尼堤 高爾
詹姆士 帕爾斯
薩納斯 珈納
吉伯特 狄威
派格炎斯 珮西
班傑明 朱功
馬修 梅茲
傑克 卡瓦萊羅斯
山薩塔克 達斯古塔
羅伯特 喬
宋承宏
尼洛依 穆可吉
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201523702A publication Critical patent/TW201523702A/zh
Application granted granted Critical
Publication of TWI564939B publication Critical patent/TWI564939B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

在選擇性磊晶期間防止側壁缺陷的方法及結構
本發明關於電路裝置及鰭基電路裝置的製造及結構。
基板上的電路裝置(例如，在半導體(例如，矽)基板上的積體電路(IC)電晶體、電阻器、電容器等)之效能及良率的增加典型係在此等裝置之設計、製造、及操作期間考慮的主要因子。例如，在金屬氧化物半導體(MOS)電晶體裝置的設計及製造或形成期間，諸如，使用在互補式金屬氧化物半導體(CMOS)中的裝置，常期望增加電子在N型MOS裝置(n-MOS)通道中的移動並增加正電電荷電洞在P型MOS裝置(p-MOS)通道中的移動。然而，效能及移動為產生在用於形成MOS的材料層之間的晶格失配及缺陷所減緩。
針對部分CMOS實作，如III-V族材料之晶格失配材料在矽上磊晶生長的共積集是項大挑戰。目前沒有將n-及p-MOS材料磊晶生長共積集在單一矽基板上的最先進解決方案。因此，在目前應用中，由於材料中的大晶格失配， 當新穎材料(III-V族，鍺(Ge))在矽材料基板上生長時，缺陷產生。
101‧‧‧半導體基板基底
102‧‧‧基板材料
103、116、117、126、128、223、225、323、325、333、335、703‧‧‧頂表面
105、205、705、706、721、723、805、806‧‧‧溝槽
107、108、207、208、407、408、507、508‧‧‧淺溝槽隔離(STI)區域
111、112、211、212‧‧‧頂隅角
113、115‧‧‧內STI側壁
122、222、232、322、332‧‧‧磊晶材料
123、125、326、327、433、435、533、535、613、615 712-716‧‧‧側壁
124‧‧‧頂形狀
140、240、340‧‧‧上開口
213、215、413、415‧‧‧傾斜側壁
216、217、316、317‧‧‧頂STI表面
224、234、334、434、534‧‧‧頂表面角錐形形狀
233、235‧‧‧(111)晶體定向頂表面
244‧‧‧表面
230、231‧‧‧邊緣
303‧‧‧開口
305、405、605‧‧‧下溝槽
306‧‧‧上溝槽
307、308、507、508‧‧‧STI區域
313、315、812-816‧‧‧垂直側壁
324‧‧‧頂表面形狀
336、337‧‧‧垂直(110)晶體定向側壁
350、450、550、650‧‧‧組合溝槽
411、412‧‧‧隅角
432、532‧‧‧材料
483、485、583、585‧‧‧(111)晶體定向「垂直」側壁
513、515‧‧‧短垂直側壁
616‧‧‧上表面
617‧‧‧下表面
704、775、804‧‧‧STI材料
760-762、765、766-768‧‧‧遮罩
900、1000‧‧‧處理
1100‧‧‧計算裝置
1102‧‧‧板
1104‧‧‧處理器
1106‧‧‧通訊晶片
H1、H2、H3‧‧‧高度
L1、L3‧‧‧長度
W1、W2、W3‧‧‧寬度
圖1係在淺溝槽隔離(STI)區域之間的溝槽中之基板材料的頂表面上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底之一部分的概要橫剖面圖。
圖2係在具有傾斜側壁的溝槽中之基板材料的頂表面上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底之一部分的概要橫剖面圖。
圖3係在具有在傾斜壁下溝槽之開口上方並圍繞其的上溝槽之組合溝槽中的基板材料之頂表面上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底之一部分的概要橫剖面圖。
圖4係在具有在高垂直壁下溝槽之開口上方並圍繞其的上溝槽之組合溝槽中的基板材料之頂表面上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底之一部分的概要橫剖面圖。
圖5係在具有在短垂直壁下溝槽之開口上方並圍繞其的上溝槽之組合溝槽中的基板材料之頂表面上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底之一部分的概要橫剖面圖。
圖6係具有形成在基底上方之組合溝槽的半導體基板基底之一部分的概要頂視圖。
圖7A顯示在以遮罩覆蓋基板的頂表面之待形成溝槽的區域；並在經遮罩區域受各向異性地蝕刻基板以形成具有在40度及70度之間向外傾斜的側壁(例如，55度)之溝槽的濕化學蝕刻劑之前曝光基板之頂表面的未遮罩區域之後的半導體基板。
圖7B顯示在以淺溝槽隔離(STI)材料填充在40度及70度之間向外傾斜的溝槽(例如，55度)之後的圖7A的半導體基板。
圖7C顯示在將以遮罩覆蓋之基板的頂表面之原始區域的遮罩移除以暴露基板的頂表面之後的圖7A的半導體基板。
圖7D顯示在使用各向同性蝕刻蝕刻基板之頂表面的經暴露原始區域；因此在氧化物中提供具有在40度及70度之間向內傾斜的側壁(例如，55度)、具有僅在溝槽底部暴露之矽的溝槽之後的圖7A的半導體基板。
圖7E顯示在以另一遮罩填入具有在40度及70度之間向內傾斜的側壁(例如，55度)的下溝槽之後的圖7A的半導體基板。
圖7F顯示在型樣化及蝕刻新的另一遮罩以形成至舊STI區域的開口，因此在下溝槽上方產生新遮罩的較大正方形台面之後的圖7A的半導體基板。
圖7G顯示在以淺隔離氧化物(STI)材料填充至舊STI區域的開口之後的圖7A的半導體基板。
圖7H顯示在研磨新STI隔離氧化物以暴露新的另一 遮罩的較大正方形台面及在至舊STI區域之開口中的新氧化物/STI之後的圖7A的半導體基板。
圖7I顯示在選擇性蝕刻或移除在下溝槽上方之新的另一遮罩的較大正方形平台而不移除任何新的氧化物，使得在至舊STI區域之開口中的新氧化物仍保留；因此在氧化物中設置具有垂直側壁的上溝槽並具有在具有在40度及70度之間向內傾斜之側壁(例如，55度)的下溝槽之開口上方並圍繞其的下開口之後的圖7A的半導體基板。
圖8A顯示在以遮罩覆蓋基板的頂表面之待形成溝槽的區域；並在經遮罩區域受各向異性地蝕刻基板以形成具有垂直側壁之溝槽的乾化學蝕刻劑之前曝光基板之頂表面的未遮罩區域之後的半導體基板。
圖8B顯示在以淺溝槽隔離(STI)材料填充垂直側壁溝槽之後的圖8A的半導體基板。
圖8C顯示平坦化至暴露基板的表面；以暴露溝槽中之STI材料區域的頂表面；並移除遮罩之高度的新STI材料。
圖8D顯示在使用各向同性蝕刻蝕刻基板之頂表面的經暴露原始區域；因此在氧化物中提供具有垂直側壁、具有僅在溝槽底部暴露之矽的溝槽之後的圖8A的半導體基板。
圖8E顯示在以另一遮罩填入具有垂直側壁的下溝槽之後的圖8A的半導體基板。
圖8F顯示在型樣化及蝕刻新的另一遮罩以形成至舊 STI區域的開口，因此在下溝槽上方產生新遮罩的較大正方形台面之後的圖8A的半導體基板。
圖8G顯示在以淺隔離氧化物(STI)材料填充至舊STI區域的開口之後的圖8A的半導體基板。
圖8H顯示在研磨新STI隔離氧化物以暴露新的另一遮罩的較大正方形台面及在至舊STI區域之開口中的新氧化物/STI之後的圖8A的半導體基板。
圖8I顯示在選擇性蝕刻或移除在下溝槽上方之新的另一遮罩的較大正方形平台(例如，氮化物)而不移除任何新的氧化物，使得在至舊STI區域之開口中的新氧化物仍保留；因此在氧化物中設置具有垂直側壁的上溝槽並具有在下溝槽之開口上方並圍繞其的下開口之後的圖8A的半導體基板。
圖9係用於形成具有在溝槽底部暴露的基板頂表面、在STI區域之間具有在40度及70度之間向內傾斜的側壁(例如，55度)之單溝槽(或具有該傾斜側壁之下溝槽的組合溝槽)的範例處理。
圖10係用於形成具有在溝槽底部暴露的基板頂表面之在STI區域之間的溝槽垂直側壁的範例處理。
圖11描繪根據一實作的計算裝置。
【發明內容及實施方式】
當將特定材料(例如，III-V族或鍺(Ge)材料)磊晶生長在矽材料基板(例如，單晶矽)上時，材料中的大晶格失配 可產生缺陷(例如，在材料之晶格中的缺陷)。在部分情形中，材料可從基板表面磊晶生長，並在淺溝槽隔離(STI)區域之間的溝槽中「選擇性地」生長。可藉由生長最佳化/覆膜生長中的手段而達成缺陷密度改善。然而，對於在溝槽中的選擇性磊晶材料生長，此種缺陷不會降低。若此等缺陷在溝槽各處散佈，它們會導致更慢或降低的效能、減少良率、及在建立於從溝槽上方延伸的磊晶生長而形成之裝置層上的電路裝置中的變異問題。此散佈可存在於形成於從溝槽上方延伸之磊晶生長(例如，裝置材料、區域、或層)型樣化及蝕刻之鰭中的「鰭」裝置(例如，電路裝置)中。在部分情形中，一對裝置鰭係型樣化及蝕刻自該生長，諸如，在各溝槽上方延伸的生長。此種鰭裝置可包括形成在從半導體(例如，矽)基板或其他材料生長或延伸於上方的「鰭」之側壁中或側壁上的鰭積體電路(IC)電晶體、電阻器、電容器等。此種裝置可包括鰭金屬氧化物半導體(MOS)電晶體裝置，諸如，使用在基於電子在N型MOS裝置(n-MOS)通道中的移動及正電荷電洞在P型MOS裝置(p-MOS)通道中的移動之互補式金屬氧化物半導體(CMOS)的裝置。
在部分情形中，「緩衝」材料可從溝槽中的基板表面選擇性地磊晶生長。可生長或使用緩衝材料，使得晶體缺陷緩衝材料之頂表面下方受捕獲或移除。然後，「裝置」材料可從緩衝材料的頂表面生長。此方法，裝置材料可具有較少或免於此種缺陷，因此提供更快或增加的效能、增 加的良率、及建立在裝置材料上或中之電路裝置中的較少變異問題。
圖1係在淺溝槽隔離(STI)區域107及108之間的溝槽105中之基板材料102的頂表面103上選擇性地磊晶生長III-V族或鍺(Ge)材料122之後的半導體基板基底101之一部分的概要橫剖面圖。圖1顯示具有頂表面103的半導體基板或材料102之基底101。基板101可包括、形成自、沈積有、或生長自矽、多晶矽、單晶矽、或用於形成矽基底或基板，諸如，矽晶圓，的各種其他合適技術。例如，根據實施例，基板101可藉由生長具有100埃及1000埃之間的厚度之純矽的單晶矽基板基底材料而形成。或者，基板101可藉由各種適當矽或矽合金材料102的充份化學氣相沈積(CVD)形成，以形成在厚度上具有在一及三微米之間的厚度的材料層，諸如，藉由CVD以在厚度上形成二微米的厚度。也可認為基板101可係鬆弛、非鬆弛、漸層、及/或非漸層矽合金材料102。材料102可係在表面103的鬆弛材料(例如，具有非應變晶格)。材料102可係單晶矽材料。基板101可用矽製造並具有(100)晶體定向材料(例如，根據米勒指數)的頂表面103。基板101可係「斜切」基板。
圖1也顯示形成或生長在基板101之頂表面103上的淺溝槽隔離(STI)材料的區域107及108。STI材料可由氧化物材料或氮化物材料或彼等的組合形成。STI材料可由SiC材料或如本技術中已知的其他STI材料形成。STI可 係沈積或生長在材料102(例如，在表面103)上的非晶材料。STI材料可藉由原子層沈積(ALD)或化學氣相沈積(CVD)形成。STI材料可經由電漿強化化學沈積(PECVD)沈積。在部分情形中，如本技術中已知的，任何各種氧前驅物、矽烷前驅物、或通用前驅物能在形成STI材料的處理(例如，PECVD)期間使用。在部分情形中，STI材料可藉由在400℃使用TEOS+O2+RF的處理形成。
在部分情形中，區域107及108的底表面可具有與材料102(例如，在表面103)相同的晶格尺寸。STI材料相對於其與表面103的介面(例如，在其化學地或原子地鍵結至表面之下)可係鬆弛材料(例如，具有非應變晶格)。
區域107及108可具有內STI側壁113及115，其界定具有高度H1、寬度W1、及長度L1(未圖示，但延伸入頁中)的溝槽105之溝槽壁。溝槽側壁113及115可係垂直於基板表面103(例如，相對於其形成九十度的角)的垂直側壁。更具體地說，溝槽105可藉由在區域107之側壁113的側；在區域108之側壁115的側；在(或係)頂表面103(具有W1及L1)的底部；在上開口140(具有W1及L1)的頂部；及相鄰於區域107及108之頂表面116及117的頂隅角111及112(例如，延伸長度L1的上開口隅角)界定或具有彼等。
區域107及108可藉由本技術中已知的型樣化或蝕刻形成(例如，因此形成溝槽105)。此可包括在表面103上形成STI材料的覆層，然後型樣化及蝕刻STI材料以形成 STI區域107及108。在部分情形中，型樣化及蝕刻STI材料以形成STI區域包括使用用於型樣化材料的光阻或在光阻之下的硬遮罩。在部分情形中，可將1、2、或3個光阻層用於型樣化材料。在部分情形中，型樣化及蝕刻STI材料以形成STI區域包括以在10-100毫托之範圍中的壓力及在室溫使用O2或O2/Ar電漿蝕刻。此種型樣化及蝕刻也可包括藉由在10-100毫托之範圍中的壓力及室溫使用氟化碳(例如，CF4及/或C4F8)、O2、及Ar的蝕刻蝕刻包括STI材料的氧化物。
長度L1可係在10及100奈米(nm)之間的長度。在部分情形中，L1約為25nm。在部分情形中，L1等於(幾乎相同於)W1。在部分情形中，L1大於或少於W1。在此情形中，藉由頂形狀124(例如，相依於或基於W1及L1)形成的頂透視區域可係矩形。L1可選擇性地等於W1。在此情形中，藉由頂形狀124(例如，相依於或基於W1及L1)形成的頂透視區域可係正方形。在部分情形中，將藉由頂形狀124形成的頂透視區域描述為「角錐形」形狀，諸如，具有以三角形形狀垂直地延伸以形成點的4個有角度側。在部分情形中，藉由頂形狀124形成的頂透視區域不具有圓形或橢圓形形狀。在部分情形中，L1係在50及250奈米(nm)之間的寬度。在部分情形中，L1係形成在裝置部分之側壁中的電晶體裝置之閘極的間距的二倍，諸如，形成在裝置部分之側壁中的電晶體之閘極之間的間距的二倍。
根據實施例，溝槽105的H1可大於溝槽的L1，使得比率H1/L1係>=1.5。在部分情形中，比率H1/L1係=1.5。在部分情形中，比率H1/L1係>=2.0。在部分情形中，比率H1/L1係=2.0。根據部分實施例，W1可在10及15奈米(nm)之間且H1可係350奈米(nm)。
磊晶材料122可係溝槽105中之磊晶材料的選擇性生長(例如，沈積)磊晶層。材料122可係從STI區域107及108之間的溝槽105中之基板材料102的頂表面103或在其上生長之選擇性磊晶生長的III-V族或鍺(Ge)材料。根據部分實施例，材料122可藉由使用原子層磊晶(ALE)、化學氣相沈積(CVD)、有機金屬化學氣相沈積(MOCVD)、或有機金屬氣相磊晶(MOVPE)的磊晶生長(例如，異質磊晶)形成，並可僅從溝槽下方的「種子」表面103生長。在部分情形中，材料122可藉由使用分子束磊晶(MBE)、或遷移強化磊晶(MEE)的磊晶生長(例如，異質磊晶)形成，並可僅從溝槽下方的「種子」表面103生長。材料122可係從單晶矽(Si)基板表面103生長之磊晶生長緩衝材料。
顯示材料122具有形成頂表面形狀124的(111)晶體定向頂表面126及128、從(100)晶體定向表面103上或自其選擇性磊晶生長晶體材料122所產生的「尖峰」或晶體生長型樣。
亦顯示材料122具有接觸(例如，靠著或直接接觸)STI「垂直」側壁113及115的(111)晶體定向「垂直」 側壁123及125。在部分情形中，側壁123及125平行於STI側壁113及115(例如，與彼等形成零度角)。然而，因為材料122生長自(100)晶體定向表面103，側壁123及125在材料122之邊緣的生長以(111)晶體定向發生。因此，側壁123及125的晶體定向並未相對於側壁113及115的垂直壁定向穩定，導致材料122中的晶體缺陷，包括沿著側壁123及125的晶體缺陷(例如，參閱下文提及之晶體缺陷的五個來源)。因此，形成在或形成自材料122的裝置材料可包括導致較慢或減少的效能、降低的良率、及建立在裝置層上之電路裝置中的變異問題的晶格缺陷。
根據實施例，缺陷(例如，晶格缺陷)的五個「來源」可在此種選擇性磊晶生長處理期間觀察到起源。在部分情形中，5個來源主要在材料的晶格結構中產生相似種類的缺陷(線差排、堆積缺陷等)。此種缺陷存在的範例可包括如圖1所示及描述之材料122在溝槽105中生長的實施例，且其中H1<1.5倍的W1或H1<1.5倍的L1(例如，否則使用如上文針對圖1所描述的尺寸)，或其中材料122未生長至高度H1。缺陷的第一來源可稱為「II級應變鬆弛」來源缺陷。此缺陷可包括本技術中已知的線差排及相似缺陷來源。缺陷的第二來源可描述為「III級島合併」來源缺陷。此缺陷可包括本技術中已知的線差排及堆疊缺陷，及相似缺陷來源。缺陷的第三來源可描述為「矽基板上的小平面或粗糙度」來源缺陷。此缺陷來源可包括如本技術中已知的線差排、及堆積缺陷等。缺陷的第四來源可 描述為「矽基板上的單原子階」來源缺陷。此可包括如本技術中已知的反相邊界等。缺陷的第五來源可描述為「具有氧化物側壁的磊晶碰撞」來源缺陷。此缺陷來源可包括如本技術中已知的堆積缺陷、微雙晶、及/或差排等缺陷來源。差排可包括線形缺陷，諸如，在原子線中具有晶格的額外一半平面或失去晶格的額外一半平面。差排可係一維缺陷或線形缺陷；並可在晶體結構上具有三維影響(例如，應變場)。堆疊缺陷可包括如本技術中已知之在不同種類的原子層之堆疊邊緣的破裂或差排。堆疊缺陷也可包括不同種類的原子層之次序或順序的破壞。堆疊缺陷可係本技術中已知的二維或平面缺陷；並可在晶體結構上具有三維影響(例如，應變場)。微雙晶可包括本技術中已知的V形二維或平面缺陷；並可在晶體結構上具有三維影響(例如，應變場)。
根據實施例，缺陷的前三個來源能藉由使用溝槽(或磊晶生長材料之鰭)的高度(H)大於寬度(W)之深寬比捕獲(ART)觀念的結構或處理而受捕獲或防止。在部分情形中，缺陷的前三個來源能藉由使用具有大於1.5之深寬比(高度/寬度及高度/長度)的溝槽而受捕獲或防止。然而，此設計在鰭之長方向上留下朝向裝置層散佈的大數量的缺陷。根據實施例，此種缺陷能藉由使溝槽的高度(H)大於溝槽的寬度(W)及長度(L)使得比率H/W>=1.5且H/L>=1.5而藉由沿著形成溝槽之STI的側壁(例如，在W及長度L的二方向上)捕獲缺陷而避免。此比率可提供最小H/W比 率限制以阻擋在形成於溝槽內之緩衝層內的許多缺陷(例如，來源1-3)。此之範例可包括如圖1所示及描述之材料122在溝槽105中連續生長，以將材料122(例如，側壁123及125)生長至高出或高於高度H1，其中H1/W1>=1.5且H1/L1>=1.5，諸如，針對圖1於上文所描述的。
不認為先前有防止起源於STI之側壁的缺陷之第五來源的解決方案。例如，側壁缺陷的第五來源(與氧化物側或溝槽側壁的磊晶生長碰撞)不可單獨藉由ART防止。在部分情形中，缺陷之第五來源的根本因素係溝槽的磊晶材料STI氧化物次垂直側壁之(111)生長面的機械障礙。在此情形中，側壁可係與磊晶生長材料的(111)表面形成非零角的非晶材料。在一範例中，此缺陷可由於從接觸或靠著側壁113及115生長的表面103選擇性磊晶生長(111)型材料122，如圖1所示。
根據實施例，側壁缺陷的第五來源(與氧化物側壁或溝槽側壁的選擇性磊晶生長碰撞)可藉由在基板材料的頂表面上選擇性地磊晶生長III-V族或鍺(Ge)材料(例如，「緩衝」材料)而防止，該基板材料在(1)具有傾斜側壁，諸如，以相對於基板表面在40-70度之間的角(例如，55°)，的溝槽中(例如，見圖2及3)；及/或(2)具有在下溝槽(例如，下溝槽可具有傾斜側壁、短垂直壁、或高垂直壁)的開口上方並圍繞其之上溝槽的組合溝槽中(例如，見圖3-5)。在部分情形中，使或致使選擇性磊晶生長在上述(2)中以發展(110)晶體型側壁並在上溝槽中側向地生長，所以 其確實以零度接近溝槽側壁。任一解決方案可降低或防止側壁缺陷的第五來源，諸如，由於從接觸或靠著側壁113及115生長之表面103選擇性磊晶生長(111)型材料122所導致的缺陷，如圖1所示，例如，其中材料122(例如，側壁123及125)的生長不連續上昇至或高於高度H1，其中H1/W1>=1.5且H1/L1>=1.5。
另外，若上溝槽或下溝槽使用深寬比捕獲(ART)的觀念，組合溝槽也可捕獲、減少、或防止缺陷的第一、第二、及第三來源(例如，見圖3-5)。針對部分實施例，在圖3及圖4結構如何運作之間有區別。針對部分實施例，針對圖3，底溝槽將防止缺陷來源#5，但將不捕獲來自來源#1-#3的所有缺陷(因為，55度傾斜溝槽不能具有1.5的深寬比而不封閉溝槽頂部)。所以此處可使用(例如，需要)具有1.5或更多之深寬比的頂溝槽，以捕獲從底溝槽逸出之來自來源#1-3的缺陷。針對部分實施例，針對圖4，底溝槽將捕獲來自來源#1-3的所有缺陷，但來源#5將獲得產生。此處，來源#5可在頂溝槽中受阻擋。
因此，本文描述的裝置、結構、及處理可避免由於在選擇性磊晶生長之層介面中的晶格失配所導致的上文提及的第一、第二、第三、及第五晶體缺陷來源。彼等可避免在「裝置」材料、層、或鰭(等)可生長在其上之緩衝材料的頂表面的此等缺陷。例如，溝槽緩衝材料中的晶體缺陷將在該材料的頂表面受防止，且因此，不延伸進入或不存在於形成裝置的裝置磊晶區域中(例如，區域的上裝置材 料)。因此，形成或生長自緩衝材料之頂表面的裝置鰭可提供可將經降低缺陷或無缺陷之鰭基裝置形成於其中的電子裝置材料(例如，井及通道)，因此提供更快或經增加效能、經增加良率、及建立在裝置材料上或中之電路裝置中的較少變異問題。
圖2係在具有傾斜側壁213及215的淺溝槽隔離(STI)區域207及208之間的溝槽205中之基板材料102的頂表面103上選擇性磊晶生長III-V族或(Ge)材料222(及232)之後的半導體基板基底101之一部分的概要橫剖面圖。圖2的相似特性編號可與圖1中描述的特性編號相同。在此情形中，側壁缺陷的第五來源可藉由在具有傾斜側壁213及215的溝槽205中之基板材料的頂表面上選擇性磊晶生長III-V族或鍺(Ge)單晶材料而受防止，諸如，以相對於基板表面103之在40度及70度之間的角(例如，55度)。該55度角可從使用沿著晶格平面移除矽之蝕刻(例如，濕各向異性蝕刻)的蝕刻產生，因此沿著(111)晶格平面移除矽。根據實施例，區域207及208(例如，溝槽205)可藉由型樣化及蝕刻形成。用於形成溝槽205及側壁213及215之處理的更詳細實施例將對照圖7A-D及9於下文提供。
此解決方案可降低或防止側壁缺陷的第五來源，諸如，從接觸或靠著垂直側壁113及115生長之表面103選擇性磊晶生長(111)型材料122所產生的缺陷，如圖1所示。在部分情形中，針對圖1所描述的實施例降低或防止 側壁缺陷的第五來源包括導致或使選擇性磊晶生長發展(110)晶體型側壁並在上溝槽中側向地生長，所以其確實以零度接近溝槽側壁。
圖2顯示形成或生長在基板101之頂表面103上的淺溝槽隔離(STI)材料的區域207及208。STI材料可由氧化物材料或氮化物材料或彼等的組合形成。STI材料可由SiC材料或如本技術中已知的其他STI材料形成。STI材料可係沈積或生長在材料102(例如，在表面103)上的非晶材料，諸如，針對形成區域107及108之STI材料的以上描述。
圖2顯示界定在STI區域207及208及表面103之間的溝槽205。在部分情形中，區域207及208的底表面可具有與材料102(例如，在表面103)相同的晶格尺寸。STI材料相對於其與表面103的介面(例如，在其化學地或原子地鍵結至表面之下)可係鬆弛材料(例如，具有非應變晶格)。
區域207及208可具有界定具有高度H2(從表面103至頂STI表面216或217)、底寬度W2(例如，在表面103)、底長度L2(未圖示，但延伸入該頁中)、上開口240(例如，頂)寬度W3、及上開口240(例如，頂)長度L3的溝槽205之溝槽壁的內STI側壁213及215。在部分情形中，W2及W3能在5nm及<W1的範圍中。在部分實施例中，H2係1.5倍的W2；或在8nm至1.5倍W1的範圍中。
更具體地說，溝槽205可藉由在區域207之側壁213的側；在區域208之側壁215的側；在(或係)頂表面103(具有W2及L2)的底部；在上開口240(具有W3及L3)的頂部；及相鄰於區域207及208之頂表面216及217的頂隅角211及212(例如，延伸長度L3的上開口隅角)界定或具有彼等。溝槽側壁213及215可係形成相對於基板表面103之在40度及70度之間的向內角(例如，55度)(例如，朝向或進入溝槽205)的傾斜或有角度側壁。因此，在部分情形中，寬度W3可係=W2-(2*55度的餘弦*H2)；或W3可=W2-~3*H2。長度L3可係=L2-(2*55度的餘弦*H2)；或L3可=L2-~3*H2。
在部分情形中，L2等於(幾乎相同於)W2。在此情形中，以W2及L2(及W3及L3)形成的頂透視區域形成正方形。在部分情形中，L2大於或少於W2。在此情形中，以W2及L2(及W3及L3)形成的頂透視區域形成矩形。在部分情形中，以W2及L2(及W3及L3)形成的頂透視區域不具有頂透視圓形或橢圓形形狀。
頂表面角錐形形狀234可延伸通過具有寬度W3及長度L3之溝槽205上開口240。開口240可具有分別比例於或基於在溝槽205之底表面(例如，暴露表面103)的寬度W2及長度L2之W3及長度L3的頂透視正方形或矩形形狀。在部分情形中，開口240不具有頂透視圓形或橢圓形形狀。在部分情形中，將開口240描述為具有頂隅角211及212。
在部分情形中，W2少於或等於W1。在部分情形中，W2係W1的百分之40、50、60、或75。相同關係可存在於L2及L1之間。在部分情形中，W3在3及20nm之間。在部分情形中，W3在5及7nm之間。在部分情形中，W3為20nm。
磊晶材料222可係溝槽205中之磊晶材料的選擇性生長(例如，沈積)磊晶層。材料222可係從STI區域207及208之間的溝槽205中之基板材料102的頂表面103或在其上生長之選擇性磊晶生長的III-V族或鍺(Ge)材料。材料222可從基板表面103的晶體表面磊晶生長。根據部分實施例，材料222可藉由使用原子層磊晶(ALE)、化學氣相沈積(CVD)、有機金屬化學氣相沈積(MOCVD)、或有機金屬氣相磊晶(MOVPE)的磊晶生長(例如，異質磊晶)形成，並可僅從溝槽下方的「種子」表面103生長。在部分情形中，材料222可藉由使用分子束磊晶(MBE)、或遷移強化磊晶(MEE)的磊晶生長(例如，異質磊晶)形成，並可僅從溝槽下方的「種子」表面103生長。材料222可係從單晶矽(Si)基板表面103生長之磊晶生長緩衝材料。
在部分情形中，用於材料222之(例如，預定)生長條件的選擇，像是生長溫度、氣體流量的壓力等，可界定磊晶生長的選擇性。在部分情形中，材料222的生長係藉由選擇或使用已知用於材料222的預定生長溫度範圍、氣體流量範圍的壓力等選擇性地從表面103生長，以從表面103的材料生長而不係從STI側壁或區域207及208之頂 表面的材料上生長或啟始。
根據實施例，因為材料222生長自(100)晶體定向表面103，材料222的生長以在具有(111)晶體定向之材料222的邊緣具有頂表面223及225之頂表面角錐形形狀224開始。在部分情形中，頂表面角錐形形狀224可用形成頂表面平坦頂部或其他比(111)更高角度的平面，諸如，(311)或甚至(911)平面，的生長取代。在部分情形中，用於材料222之(例如，預定)生長條件的選擇，像是生長溫度、氣體流量的壓力等，可界定或決定頂表面形狀。
在部分情形中，選定或預定材料222之頂表面223及225的(例如，預定)生長條件的選擇，以調整用以針對頂表面223及225僅生長(111)平面而不生長其他(例如，排除平坦或其他角度平面)的處理條件。然而，在其他情形中，選定材料222之頂表面223及225的(例如，預定)生長條件的選擇以包括或生長平坦或其他比(111)更高角度的平面，諸如，(311)或甚至(911)平面。
根據實施例，因為材料222生長自(100)晶體定向表面103，材料222的生長以在具有(111)晶體定向之材料222(例如，材料232)的邊緣具有頂表面233及235的頂表面角錐形形狀234繼續(例如，在與材料232相同的生長處理或程序期間)。在部分情形中，頂表面角錐形形狀234可，諸如，基於材料222之(預定)生長條件的選擇，用形成頂表面平坦頂部或如上文提及之形狀224的其他更高角 度平面的生長取代。將材料232顯示成具有頂表面角錐形形狀234，該角錐形形狀具有在區域207及208之頂表面216及217之上形成「尖峰」或晶體生長型樣的(111)晶體定向頂表面233及235，諸如，從在(100)晶體定向表面103上或來自其之選擇性磊晶生長晶體材料222產生。
在部分情形中，材料232係與材料222相同的材料。在部分情形中，材料232在與材料222相同的生長處理期間生長的相同材料。在部分情形中，當材料222在單生長處理期間繼續生長時，材料232係材料222。材料222及232可係本技術中已知的「緩衝」材料，諸如，提供將裝置層或材料磊晶生長於其上之表面的材料(例如，用於形成電子或電晶體裝置、通道、擴散層、閘極等)。
將材料232顯示成具有接觸(例如，撞擊在、靠著沈積、或直接接觸)STI側壁213及215的(111)晶體定向頂表面233及235。頂表面233及235的(111)晶體定向可導致彼等表面(例如，彼等的平面表面)的形狀或角度不為側壁213及215的材料所限制或改變。在部分情形中，側壁233及235平行於STI側壁213及215(例如，與彼等形成零度角)。在部分情形中，頂表面233及235可描述為「側壁」，因為彼等接觸(例如，靠著或直接接觸)STI側壁213及215。
側壁233及235的(111)晶體定向可相對於側壁213及215之在40及70度之間的傾斜垂直壁定向(例如，55度)穩定，防止或避免材料232中的晶體缺陷，包括沿著 側壁123及125之晶體缺陷的第五來源。例如，溝槽側壁213及215可形成相對於基板表面103之在40度及70度之間的向內角(例如，55度)(例如，朝向或進入溝槽205)。在部分情形中，溝槽側壁213及215可係具有與從溝槽205中之(100)晶體定向基板表面103或在其上成長的晶體磊晶材料232的磊晶生長層之側壁(例如，(111)晶體平面表面)平行或與其形成零度角之斜率(例如，平面表面)的傾斜或有角度側壁。在部分情形中，磊晶材料具有接觸(例如，靠著或直接接觸)STI側壁213及215的(111)晶體定向磊晶材料側壁233及235。在部分情形中，側壁233及235平行於STI側壁213及215(例如，與彼等形成零度角)。
在部分情形中，側壁233及235的(111)晶體定向相對於側壁213及215穩定，防止或避免側壁缺陷的第五來源，因為：(1)磊晶生長不與氧化物溝槽側壁碰撞；(2)沒有溝槽的磊晶材料STI氧化物次垂直側壁之(111)生長面的機械障礙；或(3)非晶材料的溝槽側壁不與磊晶生長材料的(111)表面形成非零角。
例如，溝槽緩衝材料中的晶體缺陷的第五來源可不延伸入或不存在於形成裝置的裝置磊晶區域或材料中(例如，材料232上方的上裝置材料)。因此，形成或生長自緩衝材料之頂表面的裝置鰭可提供可將經降低缺陷或無缺陷之鰭基裝置形成於其中的電子裝置材料(例如，井及通道)，因此提供更快或增加的效能、增加的良率、及建立 在裝置材料上或中之電路裝置中的較少變異問題。
在部分情形中，材料222或232係提供無缺陷來源五之晶體材料或無缺陷裝置材料層生長至其上之表面的緩衝材料的磊晶生長。無缺陷表面可係與頂表面216及217平行及平面內對準的表面244。在部分情形中，無缺陷表面係在平坦化材料222並將無缺陷裝置材料或層生長至其上之後形成的表面244。在部分情形中，無缺陷表面係延伸在表面244上方並將無缺陷裝置材料或層生長至其上的表面233及235(例如，形成頂部234)。
在部分實施例中，裝置晶體磊晶材料的裝置層可磊晶生長在緩衝材料(例如，材料232)的頂表面上並側向生長在第一及第二STI區域的頂表面216及217上方。側向生長可產生具有(110)晶體定向之材料232的垂直側壁(例如，見圖3-5)。裝置或裝置鰭可從裝置層、鰭、或從材料222或表面233生長或在其上的鰭側壁形成。
圖3係在具有在傾斜壁下溝槽305之上開口之上、開口至其、及圍繞其之下表面的上溝槽306之組合溝槽350中的基板材料102之頂表面103上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底101之一部分的概要橫剖面圖。圖3的相似特性編號可與圖1-2中描述的特性編號相同。
在此情形中，側壁缺陷的第一、第二、第三、及第五來源可藉由在具有在下溝槽305之開口240上方並圍繞其的上溝槽306之組合溝槽350中的基板材料之頂表面上選 擇性磊晶生長III-V族或鍺(Ge)單晶材料而受防止。具體地說，缺陷的第五來源可藉由具有相對於基板表面以40度及70度之間的角(例如，55度)傾斜之側壁的下溝槽305(例如，見圖2的溝槽205)；或藉由使用上溝槽306具有在下溝槽上開口240之上、開口至其、及完全圍繞其之上溝槽下表面216及217的組合溝槽觀念而受防止。側壁缺陷的第一、第二、第三來源可藉由具有使用深寬比捕獲(ART)觀念，諸如，藉由具有溝槽高度至少係其寬度的1.5倍且至少係其長度之1.5倍，的上溝槽306而受防止。
圖3顯示具有形成在STI區域307及308之間並具有在傾斜壁下溝槽305之上開口240之上、開口至其、且圍繞其之下表面(例如，表面216及217及開口303)的上溝槽306的組合溝槽350。在部分情形中，下表面具有大於開口240之寬度及長度的寬度及長度。上溝槽306可具有等於下溝槽305之上開口240的下開口303(例如，具有寬度W3及長度L3的二開口)。在部分情形中，可將開口303描述為係與開口240相同的開口。根據部分實施例，開口具有相同的軸及中心(例如，相對於寬度及長度中心彼此水平地重疊)。
針對下溝槽305，圖3顯示在具有傾斜側壁213及215的淺溝槽隔離(STI)區域207及208之間的溝槽305中之基板材料102的頂表面103上選擇性磊晶生長III-V族或鍺(Ge)材料222(及232)之後的半導體基板基底101之一部分的概要橫剖面圖。下溝槽305可與圖2的溝槽205相 似。在部分情形中，圖3之在溝槽305中的基板材料102之頂表面103上生長材料222(及232)可與圖2中之在溝槽205中的基板材料102之頂表面103上生長材料222(及232)的以上描述相似。在此情形中，缺陷的第五來源可藉由具有相對於基板表面以40度及70度之間的角傾斜之側壁(例如，55度)的下溝槽305而防止(例如，見圖2描述)。
關於上溝槽306，圖3顯示在溝槽306中從材料232(或222，其從表面103生長)之一或多個頂表面選擇性磊晶生長III-V族或鍺(Ge)材料322(及332)，並生長至STI區域207及208的頂表面216及217上；並在具有垂直側壁313及315的STI區域307及308之間生長之後的半導體基板基底101之一部分的概要橫剖面圖。上溝槽306的特徵307、308、313、315、316、及317可分別與圖1之溝槽105的特徵107、108、113、115、116、及117相似，除了彼此如何形成，及下文提及的任何其他例外以外。
圖3顯示分別在STI區域207及208之頂表面216及217上形成或生長之STI材料的上溝槽STI區域307及308。STI區域307及308的STI材料可用與區域107及108相同的材料形成。STI區域307及308的STI材料可具有相對於頂表面216及217相同的應變特徵，如區域107及108相對於頂表面103所具有的特徵。
區域307及308可具有界定具有高度H1(從表面216 或217至頂STI表面316或317)、底寬度W1(例如，橫跨表面216或217，及開口303)、底長度L1(未圖示，但延伸入該頁中)、上開口340(例如，頂部)寬度W1、及上開口340長度L1之溝槽306之溝槽壁的內STI側壁313及315。更具體地說，溝槽306可藉由在區域307之側壁313的側；在區域308之側壁315的側；底表面216及217；及底開口303；及區域307及308之頂表面316及317界定或具有彼等。側壁313及315可係垂直於基板表面216及217(例如，相對於其形成九十度的角)的垂直側壁。
根據實施例，區域307及308(例如，溝槽306)可藉由型樣化及蝕刻形成。於下文相對於圖7A-I及9提供用於形成溝槽305、306及350及彼等側壁之處理的更詳細實施例。
圖3之從材料232(或222，其從表面103生長)之一或多個頂表面(例如233及235，或相鄰於表面216及217之材料232的平面表面，見圖2之244)生長材料322(及332)至溝槽306中可與以上所述圖1中在溝槽105中的基板材料102之頂表面103上生長材料122不同，因為材料322可在STI區域207及208的非晶頂表面216及217上方生長而非從該等非晶頂表面生長。
磊晶材料322可係溝槽306中的磊晶材料的選擇性生長(例如，沈積)磊晶層，其生長自溝槽306中之材料232(或222，其生長自表面103)的頂表面233及235(或相 鄰於表面216及217之材料232的平面表面，見圖2的244)，及在垂直側壁313及315之間的STI區域207及208之非晶頂表面216及217上方。材料322可係從延伸入STI區域307及308之間的溝槽306中之材料232的頂表面或其上生長之選擇性磊晶生長的III-V族或鍺(Ge)材料。根據部分實施例，材料322可藉由使用原子層磊晶(ALE)、化學氣相沈積(CVD)、有機金屬化學氣相沈積(MOCVD)、或有機金屬氣相磊晶(MOVPE)的磊晶生長(例如，異質磊晶)形成，並可僅從溝槽305下方的「種子」表面103生長。在部分情形中，材料322可藉由使用分子束磊晶(MBE)、或遷移強化磊晶(MEE)的磊晶生長(例如，異質磊晶)形成，並可僅從溝槽305下方的「種子」表面103生長。材料322可係從單晶矽(Si)基板表面103生長的磊晶生長晶體緩衝材料，其在相同的生長處理或處理週期或「步驟」期間最初生長為材料222，然後係232，然後係322。
相較於從晶體頂表面103生長材料222及232，材料322可由於材料322的生長係在非晶頂表面216及217上方而不生長自其而與材料222或232不同地生長。因為材料322從材料232(或222，其二者皆從晶體種層或材料102之表面103生長)之一或多個頂表面(例如，233及235，或相鄰於表面216及217之材料232的平面表面，見圖2之244)生長，但材料322不從STI區域207及208之非晶頂表面216及217上長。因此，在部分情形中，材 料322形成：(1)沿著表面216及217之頂部的垂直(110)晶體定向側壁326及327；以及(2)在具有(111)晶體定向之側壁326及327上方的頂表面323及325。在部分情形中，材料322的垂直生長率(例如，頂表面形狀324在方向H1上的的生長)大於水平生長率(例如，側壁326加327在方向W1上的的生長)。
在此情形中，缺陷的第五來源可藉由使用具有在下溝槽305上開口240之上、開口在至其的下開口303、及完全圍繞其的上溝槽下STI表面216及217的上溝槽306之組合溝槽350而防止，因為材料322(例如，及332)係從晶體種層或表面103生長，但不從非晶頂表面216及217生長。因此，材料322形成如更於下文描述之接觸或靠著側壁313及315生長的垂直(110)晶體定向側壁336及337。在部分情形中，具有完全圍繞下溝槽305上開口240之下表面的上溝槽306包括沿著溝槽306的底表面在所有方向上(例如，相對於直指向上通過開口240之軸的360度)從開口240向外延伸的STI表面216及217。在部分情形中，完全圍繞下溝槽305上開口240包括係在STI表面216及217中間之島的開口240。在部分情形中，完全圍繞下溝槽305上開口240包括形成環繞開口240(例如，從溝槽306上方觀看)之正方形或矩形周長的STI表面216及217。
在部分情形中，材料322之(例如，預定)生長條件的選擇與材料222的生長條件相似。在部分情形中，材料 322的生長係藉由如針對材料322從材料232生長所已知地選擇或使用預定生長溫度範圍、氣體流量範圍的壓力等從材料232的頂表面選擇性生長，但不從STI頂表面216及217的材料或區域207及208之STI側壁313及315生長或在彼等上啟始。在部分情形中，頂溝槽206中的生長322具有與基底基板材料102相同的晶體定向，諸如，具有(100)或與材料102的定向相同之垂直於基板的(001)晶體定向。
根據實施例，因為材料322具有從(100)晶體定向表面103生長的晶體定向，材料322的生長以與材料102相同的晶體定向繼續。更具體地說，在部分情形中，當材料322垂直地生長以形成頂表面323及325時，其具有(111)的晶體定向生長。此可與生長頂表面233及235的描述相似(例如，從頂表面223及225或在其上生長)。
根據實施例，因為材料322具有從(100)晶體定向表面103生長的晶體定向，材料322從材料232之表面的生長形成具有在具有(111)晶體定向之材料322的頂部之頂表面323及325的頂表面角錐形形狀324。在部分情形中，頂表面角錐形形狀324可用形成頂表面平坦頂部或其他比(111)更高角度的平面，諸如，(311)或甚至(911)平面，的生長取代。在部分情形中，用於材料322之(例如，預定)生長條件的選擇，像是生長溫度、氣體流量的壓力等，可界定或決定頂表面形狀。在部分情形中，材料322之(例如，預定)生長條件，像是生長溫度、氣體流量 壓力等，的選擇可界定或決定頂表面323及325生長率或速度。
在部分情形中，選定或預定材料322之頂表面323及325的(例如，預定)生長條件的選擇，以調整用以針對頂表面323及325僅生長(111)平面而不生長其他(例如，排除平坦或其他角度平面)的處理條件。然而，在其他情形中，選定材料322之頂表面323及325的(例如，預定)生長條件的選擇以包括或生長平坦或其他比(111)更高角度的平面，諸如，(311)或甚至(911)平面。
根據實施例，因為材料322從在STI區域207及208之非晶頂表面216及217上方或與其接觸的材料232(例如，表面233及235，或相鄰於表面216及217之材料232的平面表面，見圖2之244)生長，材料322沿著表面216及217的頂部形成垂直(110)晶體定向側壁326及327。更具體地說，在部分情形中，當材料322沿著邊緣230及231生長時，當其生長以形成垂直側壁326及327時，其生長有或具有(110)晶體定向。此(110)晶體定向可與圖1之(111)晶體定向側壁123及125不同；並可與圖2之(111)側壁223及225不同。在部分情形中，選定或預定材料322之側壁326及327的(例如，預定)生長條件的選擇，以調整用以針對側壁326及327僅生長(110)平面而不生長其他(例如，排除(111)或其他角度平面)的處理條件。
根據實施例，當材料322的(110)側壁326及327橫 跨或沿著表面216及217之頂部朝向壁313及315(例如，在方向W1及L1上)生長時，頂表面323及325從側壁326及327的頂部或上方朝向開口340生長(例如，在方向H1上)。在部分情形中，材料322之(例如，預定)生長條件，像是生長溫度、氣體流量壓力等，的選擇可界定或決定側壁326及327生長率或速度。在部分情形中，頂表面323及325的垂直生長率(例如，在方向H1上)大於側壁326及327的水平生長率(例如，在方向W1上)。在部分情形中，垂直速率係水平速率的至少三倍快。根據實施例，材料322的生長(例如，在與材料332相同的生長處理或程序期間)以：(1)沿著表面216及217之頂部的垂直(110)晶體定向側壁336及337；以及(2)在具有(111)晶體定向之側壁336及337上方的頂表面333及335繼續；並形成頂表面角錐形形狀334。
在部分情形中，頂表面角錐形形狀334可，諸如，基於材料322之(預定)生長條件的選擇，用形成頂表面平坦頂部或如上文提及之形狀324的其他更高角度平面的生長取代。將材料332顯示成具有頂表面角錐形形狀334，該角錐形形狀具有在區域307及308之頂表面316及317之上形成「尖峰」或晶體生長型樣的(111)晶體定向頂表面333及335，諸如，從在材料232上或來自其之選擇性磊晶生長晶體材料322產生。
在部分情形中，材料332係與材料322相同的材料。在部分情形中，材料332在與材料322相同的生長處理期 間生長的相同材料。在部分情形中，當材料322在單生長處理期間繼續生長時，材料332係材料322。在部分情形中，材料332之(例如，預定)生長條件的選擇與材料222或322的生長條件相似。材料322及332可係本技術中已知的「緩衝」材料，諸如，提供將裝置層或材料磊晶生長於其上之表面的材料(例如，用於形成電子或電晶體裝置、通道、擴散層、閘極等)。
在部分情形中，材料332從材料322的一或多個頂表面(例如，323及325)及一或多個側壁(例如，326及327)生長(其頂表面及側表面皆從晶體種層或材料102的表面103生長)，但材料322不從STI區域207及208的非晶頂表面216及217生長。因此，在部分情形中，材料332繼續形成：(1)沿著表面216及217之頂部的垂直(110)晶體定向側壁336及337；以及(2)在具有(111)晶體定向之側壁336及337上方的頂表面333及335。在部分情形中，材料332的垂直生長速率繼續大於水平速率。
根據實施例，材料332的生長以與材料102之晶體定向相同的晶體定向繼續。在部分情形中，當材料332垂直地生長以形成頂表面333及335時，其具有(111)的晶體定向生長。此可與生長頂表面323及325的描述相似(例如，從頂表面233及235或在其上生長)。
根據實施例，材料332從材料322之表面的生長形成具有在具有(111)晶體定向之材料332的頂部之頂表面333及335的頂表面角錐形形狀334，諸如，對具有在材料 322之頂部的頂表面323及325之頂表面角錐形形狀324所描述的。頂表面角錐形334可延伸通過溝槽306上開口340。在部分情形中，開口340不具有頂透視圓形或橢圓形形狀。在部分情形中，將開口340描述為具有與隅角111及112相似的頂隅角。
在部分情形中，材料332之(例如，預定)生長條件，像是生長溫度、氣體流量壓力等，的選擇可界定或決定頂表面323及325生長率或速度。在部分情形中，選定或預定材料332之頂表面333及335的(例如，預定)生長條件的選擇，以調整用以針對頂表面333及335僅生長(111)平面而不生長其他(例如，排除平坦或其他角度平面)的處理條件。然而，在其他情形中，選定材料332之頂表面333及335的(例如，預定)生長條件的選擇，以包括或生長平坦或其他比(111)更高角度的平面，諸如，(311)或甚至(911)平面。
根據實施例，因為材料332從STI區域207及208之非晶頂表面216及217上方或與其接觸的材料322(例如，表面326及327)生長，材料332繼續以沿著表面216及217的頂部形成垂直(110)晶體定向側壁336及337，諸如，針對材料322之側壁326及327所描述的。在部分情形中，選定或預定材料332之側壁336及337的(例如，預定)生長條件的選擇，以調整用以針對側壁336及327僅生長(110)平面而不生長其他(例如，排除(110)或其他角度平面)的處理條件。
在部分情形中，材料332之(例如，預定)生長條件，像是生長溫度、氣體流量壓力等，的選擇可界定或決定與從材料322生長側壁326及327之描述相似的側壁336及337生長率或速度。在部分情形中，此導致側壁336及337的生長到達表面313及315；在頂表面323及325到達表面316及317(例如，表面316及317的隅角)之前。具有(110)晶體定向之側壁336及337的材料332可接觸(例如，靠著或直接接觸)STI側壁313及315。在部分情形中，側壁336及337平行於STI側壁313及315(例如，與彼等形成零度角)。
在部分情形中，組合溝槽350或圖3的以上描述藉由在具有上溝槽306之組合溝槽350中的基板材料之頂表面103上選擇性磊晶生長III-V族或鍺(Ge)單晶材料而降低或防止側壁缺陷的第一、第二、第三、及第五來源，該上溝槽在具有相對於基板表面103以40度及70度之間的角傾斜之側壁213及215(例如，55度)之下溝槽305的開口240之上或圍繞其。在此情形中，缺陷的第五來源可藉由具有相對於基板表面以40度及70度之間的角傾斜之側壁(例如，55度)的下溝槽(例如，見圖2描述)；或藉由使用具有在下溝槽305上開口240之上、開口在至其的下開口303、及完全圍繞其的上溝槽下STI表面216及217之上溝槽306的組合溝槽350而防止。側壁缺陷的第一、第二、第三來源可藉由具有高度H1係寬度W1的至少1.5倍且係長度L1之至少1.5倍的上溝槽306以提供深寬比 捕獲(ART)而防止，諸如，針對圖1於上文提及的，其中材料122生長至高度H1。
例如，缺陷的第一、第二、第三、及第五來源可不延伸入或不存在於形成裝置的磊晶區域或材料中(例如，材料332之上的上裝置材料)。因此，形成或生長自緩衝材料之頂表面的裝置鰭可提供可將經降低缺陷或無缺陷之鰭基裝置形成於其中的電子裝置材料(例如，井及通道)，因此提供更快或增加的效能、增加的良率、及建立在裝置材料上或中之電路裝置中的較少變異問題。
圖4係在具有在高垂直壁下溝槽405之上開口之上、開口至其、及圍繞其之下表面的上溝槽306之組合溝槽450中的基板材料102之頂表面103上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底101之一部分的概要橫剖面圖。圖4的相似特性編號可與圖1-3中描述的特性編號相同。然而，可有如下文解釋的一些例外或不同。
在此情形中，側壁缺陷的第一、第二、第三、及第五來源可藉由在具有在「高」下溝槽408之開口240上方並圍繞其的上溝槽306之組合溝槽450中的基板材料之頂表面上選擇性磊晶生長III-V族或鍺(Ge)單晶材料而受防止。具體地說，缺陷的第五來源可藉由使用上溝槽306具有在下溝槽上開口240之上、開口至其、及完全圍繞其的上溝槽下表面216及217的組合溝槽觀念而防止。側壁缺陷的第一、第二、第三來源可藉由具有使用深寬比捕獲 (ART)觀念，諸如，藉由具有溝槽高度至少係其寬度的1.5倍且至少係其長度之1.5倍的上溝槽306或「高」下溝槽405而受防止。
圖4顯示具有形成在STI區域307及308之間並具有在高垂直壁下溝槽405之上開口240之上、開口至其、且圍繞其之下表面(例如，表面216及217及開口303)的上溝槽306的組合溝槽450。上溝槽306可具有與下溝槽405之上開口240等於或相同的下開口303(例如，具有寬度W3及長度L3的二開口)。根據部分實施例，開口具有相同的軸及中心(例如，相對於寬度及長度中心彼此水平地重疊)。
針對下溝槽405，圖4顯示在具有高垂直側壁413及415的淺溝槽隔離(STI)區域407及408之間的溝槽405中之基板材料102的頂表面103上選擇性磊晶生長III-V族或鍺(Ge)材料222(及432)之後的半導體基板基底101之一部分的概要橫剖面圖。下溝槽405可相似於圖1的溝槽105，但具有高度H2、寬度W3、及長度L3。在部分情形中，在圖4之溝槽405中的頂表面103上生長材料222(及432)可與以上描述圖1中之溝槽105中的基板材料102的頂表面103上生長材料122相似。因此，在部分情形中，溝槽405可係溝槽105的較小版本(例如，具有本文提及的任何例外)。
根據部分實施例，下溝槽405的特徵407、408、413、415、483、485、432、433、434、及435可分別相 似於圖1之溝槽105的特徵107、108、113、115、123、125、122(相似於432)、126、124、及128，除了(1)具有高度H2、寬度W3、及長度L3(例如，相較於溝槽105的高度H1、寬度W1、及長度L1)之外；及下文提及的任何其他例外。
根據部分實施例，下溝槽405的隅角411及412可分別相似於圖3的隅角211及212，具有各隅角411及412在溝槽405的側壁及頂表面216及217之間形成90度角的例外，同時各隅角211及212在側壁及表面之間形成在40度及70度之間的角(例如，55度)。更具體地說，溝槽405可藉由在區域407之側壁413的側；在區域408之側壁415的側；在(或係)頂表面103(具有W3及L3)的底部；在上開口240(具有W3及L3)的頂部；及相鄰於區域407及408之頂表面216及217的頂隅角411及412(例如，延伸長度L3的上開口隅角)界定或具有彼等。溝槽側壁413及415相對於基板表面103可係高而垂直的(例如，與表面103形成直角)。材料432可具有接觸(例如，靠著或直接接觸)STI「垂直」側壁413及415的(111)晶體定向「垂直」側壁483及485，與圖1之接觸(例如，靠著或直接接觸)STI「垂直」側壁113及115之側壁123及125的以上描述相似。
溝槽405的H2可大於溝槽的W3，使得比率H2/W3係>=1.5。在部分情形中，比率H2/W3係=1.5。在部分情形中，比率H2/W3係>=2.0。在部分情形中，比率H2/W3 係=2.0。根據部分實施例，W3可在10及15奈米(nm)之間且H1可係350奈米(nm)。溝槽405的H2可大於溝槽的L3，使得比率H2/L3係>=1.5。在部分情形中，比率H2/L3係=1.5。在部分情形中，比率H2/L3係>=2.0。在部分情形中，比率H2/L3係=2.0。根據部分實施例，L3可在10及15奈米(nm)之間且H1可係350奈米(nm)。在部分情形中，L3等於(幾乎相同於)W3。在部分情形中，L3大於或少於W3。
圖4顯示可與圖1之相鄰於表面126及128的材料122相似之延伸(例如，生長)通過開口240的材料432。因此，在部分情形中，材料432；側壁433及435；及頂表面角錐形形狀434可與圖1之材料122；側壁126及128；及頂表面角錐形形狀124相似(例如，其中材料122生長至高度H1)。在此情形中，側壁缺陷的第一、第二、第三來源可藉由具有高度H2係寬度W3的至少1.5倍且係長度L3之至少1.5倍的下溝槽405以提供深寬比捕獲(ART)而防止，諸如，針對圖1於上文提及的(例如，其中材料122生長至高度H1)。例如，側壁缺陷的第一、第二、第三來源可由於溝槽405的ART(例如，H2係>=1.5倍的W3，且H2係>=1.5倍的L3)而在表面433及435的材料432(或相鄰於表面216及217之材料432的平面表面)中受防止。
關於上溝槽306，圖4顯示在從溝槽306中的材料432(表面222，其從表面103生長)之一或多個頂表面選擇 性磊晶生長III-V族或鍺(Ge)材料322(及332)，並生長至STI區域407及408的頂表面216及217上；並在具有垂直側壁313及315的STI區域307及308之間生長之後的半導體基板基底101之一部分的概要橫剖面圖。
在部分實施例中，材料322；側壁326、327；頂表面323及325；及頂表面角錐形形狀324可與圖3及4二者中相似。此可因為材料322從材料432(或222，其二者皆從晶體種層或材料102之表面103生長)之一或多個頂表面(例如，433及435，或相鄰於表面216及217之材料432的平面表面，例如，見圖2之244)生長，但材料322不從STI區域407及408之非晶頂表面216及217上長。因此，在部分情形中，材料322形成：(1)沿著表面216及217之頂部的垂直(110)晶體定向側壁326及327；以及(2)在具有(111)晶體定向之側壁326及327上方的頂表面323及325。在部分情形中，材料322的垂直生長率(例如，在方向H1上的頂表面形狀324的生長)大於水平生長率(例如，在方向W1上的側壁326加327的生長)。
根據實施例，材料322的生長如上文提及的材料332一般地繼續(例如，在相同的生長處理或程序期間)。在部分情形中，因為材料332從材料322的一或多個頂表面(例如，323及325)及一或多個側壁(例如，326及327)(其二者皆從晶體種層或材料102的表面103生長)生長，但材料322不從STI區域207及208的非晶頂表面216及217生長。因此，在部分情形中，材料332繼續以形成(1) 沿著表面216及217的頂部的垂直(110)晶體定向側壁336及337；及形成具有頂表面333及335的頂表面角錐形形狀334。具有(110)晶體定向之側壁336及337的材料332可接觸(例如，靠著或直接接觸)STI側壁313及315。在部分情形中，側壁336及337平行於STI側壁313及315(例如，與彼等形成零度角)。
從圖4之從材料432的一或多個頂表面(例如，433及435)生長材料322(及332)可不同於以上描述圖1中之在溝槽105中的基板材料102的頂表面103上生長材料122，因為材料322可在STI區域207及208的非晶頂表面216及217上方而非自其生長。更具體地說，在部分情形中，當材料322沿著邊緣230及231生長時，當其生長以形成接觸側壁313及315的垂直側壁326及327時，其生長有或具有(110)晶體定向。因此，在此等情形中，溝槽306的其他特徵可與溝槽306相似(例如，具有本文提及的任何例外)。
在部分情形中，側壁缺陷的第五來源不會由於具有相對於基板表面在40度及70度之間傾斜之側壁(例如，55度)的溝槽(例如，見溝槽305的圖2描述)而在材料432中受防止。然而，根據實施例，側壁缺陷的第五來源可藉由使用具有在下溝槽405上開口440之上、開口在至其之下開口503、及完全圍繞其的上溝槽下STI表面216及217之上溝槽306的組合溝槽450而在材料432中受防止。
根據實施例，溝槽405、306、及450及彼等側壁可 藉由型樣化及蝕刻形成。於下文相對於圖8A-I及10提供用於形成溝槽405、306及450及彼等側壁之處理的更詳細實施例。
磊晶材料322可係在從溝槽306中的材料432(或222，其從表面103生長)之頂表面433及435生長的溝槽306中，並在垂直側壁313及315之間的STI區域207及208之非晶頂表面216及217上方的磊晶材料的選擇性生長(例如，沈積)磊晶層，如針對從材料232之表面生長材料322的以上描述。材料322可係從單晶矽(Si)基板表面103生長的磊晶生長晶體緩衝材料，其在相同的生長處理或處理週期或「步驟」期間最初生長為材料222，然後係432，然後係322。
在部分情形中，材料322之(例如，預定)生長條件的選擇與材料222的生長條件相似。在部分情形中，材料322的生長係藉由如針對材料322從材料432生長所已知地選擇或使用預定生長溫度範圍、氣體流量範圍的壓力等從材料432的頂表面選擇性生長，但不從STI頂表面216及217的材料或區域207及208之STI側壁313及315生長或在彼等上啟始。
在部分情形中，組合溝槽450或圖4的以上描述藉由在具有上溝槽306之組合溝槽450中的基板材料之頂表面103上選擇性磊晶生長III-V族或鍺(Ge)單晶材料而降低或防止側壁缺陷的第一、第二、第三、及第五來源，該上溝槽在具有相對於基板表面103的「高」垂直側壁413及 415之下溝槽405的開口240之上或圍繞其。在此情形中，缺陷的第五來源可藉由使用具有在下溝槽405上開口240之上、開口在至其之開口303、及完全圍繞其之上溝槽下STI表面216及217的上溝槽306的組合溝槽450而受防止。側壁缺陷的第一、第二、第三來源可藉由(1)具有至少1.5倍寬度W1及至少1.5倍長度L1之高度H1的上溝槽306以提供深寬比捕獲(ART)，諸如，針對圖1於上文提及的(例如，其中材料122生長至高度H1)；或(2)具有至少1.5倍寬度W3及至少1.5倍長度L3之高度H2的下溝槽405以提供深寬比捕獲(ART)，諸如，針對圖1於上文提及的(例如，其中材料122生長至高度H1)而受防止。
例如，溝槽緩衝材料中的晶體缺陷的第一、第二、第三、及第五來源可不延伸入或不存在於形成裝置的裝置磊晶區域或材料中(例如，材料332上方的上裝置材料)。因此，形成或生長自緩衝材料之頂表面的裝置鰭可提供可將經降低缺陷或無缺陷之鰭基裝置形成於其中的電子裝置材料(例如，井及通道)，因此提供更快或增加的效能、增加的良率、及建立在裝置材料上或中之電路裝置中的較少變異問題。
圖5係在具有在短垂直壁下溝槽505之上開口之上、開口至其、及圍繞其之下表面的上溝槽306之組合溝槽550中的基板材料102之頂表面103上選擇性磊晶生長III-V族或鍺(Ge)材料之後的半導體基板基底101之一部 分的概要橫剖面圖。圖5的相似特性編號可與圖1-4中描述的特性編號相同。然而，可有如下文解釋的一些例外或不同。
在此情形中，側壁缺陷的第一、第二、第三、及第五來源可藉由在具有在「短」下溝槽505(例如，「短」下溝槽具有少於1.5倍其寬度或少於1.5倍其長度之溝槽高度的垂直側壁)之開口240上方並圍繞其的上溝槽306之組合溝槽550中的基板材料之頂表面上選擇性磊晶生長III-V族或鍺(Ge)單晶材料而受防止。具體地說，缺陷的第五來源可藉由使用上溝槽306具有在下溝槽上開口240之上、開口至其、及完全圍繞其的上溝槽下表面216及217的組合溝槽觀念而防止。側壁缺陷的第一、第二、第三來源可藉由具有使用深寬比捕獲(ART)觀念，諸如，藉由具有溝槽高度至少係其寬度的1.5倍且至少係其長度之1.5倍，的上溝槽306而受防止。
圖5顯示具有形成在STI區域307及308之間並具有在短垂直壁下溝槽505之上開口240之上、開口至其、且圍繞其之下表面(例如，表面216及217及開口303)的上溝槽306的組合溝槽550。上溝槽306可具有等於圖4提及之下溝槽405之上開口240的下開口303或與其相同的開口。
下溝槽505的H3可大於溝槽的W3，但比率H2/W3係<1.5。在部分情形中，H3少於W3。溝槽505的H3可大於溝槽的L3，但比率H2/L3係<1.5。在部分情形中， H3少於L3。可將溝槽505描述為不係ART溝槽。
針對下溝槽505，圖5顯示在具有短垂直側壁513及515的淺溝槽隔離(STI)區域507及508之間的溝槽505中之基板材料102的頂表面103上選擇性磊晶生長III-V族或鍺(Ge)材料222(及532)之後的半導體基板基底101之一部分的概要橫剖面圖。下溝槽505可相似於圖3的溝槽405，但具有高度H3、寬度W3、及長度L3。在部分情形中，在圖5之溝槽505中的頂表面103上生長材料222(及532)可與在圖1中之溝槽105中的基板材料102的頂表面103上生長材料122的以上描述相似(例如，其中材料122生長至高度H1)。因此，在部分情形中，溝槽505可係溝槽405的較短版本(例如，具有本文提及的任何例外)。在此情形中，H3在1nm及<1.5倍W3之間的範圍中。
根據部分實施例，下溝槽505的特徵507、508、513、515、583、585、532、533、534、及535可分別相似於圖3之下溝槽405的特徵407、408、413、415、483、485、432、433、434、及435，除了(1)具有高度H3(例如，相較於溝槽405的高度H2)之外；及下文提及的其他例外。更具體地說，溝槽505可藉由在區域507之側壁513的側；在區域508之側壁515的側；在(或係)頂表面103(具有W3及L3)的底部；在上開口240(具有W3及L3)的頂部；及相鄰於區域507及508之頂表面216及217的頂隅角411及412界定或具有彼等。溝槽側壁513及515相對於基板表面103可係高而垂直的(例如，與表 面103形成直角)。材料532可具有接觸(例如，靠著或直接接觸)STI「垂直」側壁513及515的(111)晶體定向「垂直」側壁583及585，與圖1之接觸(例如，靠著或直接接觸)STI「垂直」側壁113及115之側壁123及125的以上描述相似。
圖5顯示可與圖1之在表面126及128之下的材料122相似之延伸(例如，生長)通過開口240的材料532。因此，材料532；側壁533及535；及頂表面角錐形形狀534可與圖1之低於高度H1的材料122相似；諸如，其中存在缺陷來源1-3。在此情形中，側壁缺陷的第一、第二、第三來源不可藉由具有下溝槽505而受防止，因為高度H3不係寬度W3的至少1.5且不係長度L3的至少1.5倍。因此，溝槽505不提供深寬比捕獲(ART)，諸如，針對圖1於上文提及的(例如，其中材料122生長至高度H1)。
關於上溝槽306，圖5顯示在從溝槽306中的材料532(表面222，其從表面103生長)之一或多個頂表面選擇性磊晶生長III-V族或鍺(Ge)材料322(及332)，並生長至STI區域507及508的頂表面216及217上；並在具有垂直側壁313及315的STI區域307及308之間生長之後的半導體基板基底101之一部分的概要橫剖面圖。
在部分實施例中，材料322；側壁326、327；頂表面323及325；及頂表面角錐形形狀324可與圖4及5二者中相似。此可因為材料322從材料532(或222，其二者皆 從晶體種層或材料102之表面103生長)之一或多個頂表面(例如，533及535，或相鄰於表面216及217之材料532的平面表面，例如，見圖2之244)生長，但材料322不從STI區域507及508之非晶頂表面216及217上長。因此，在部分情形中，材料522形成：(1)沿著表面216及217之頂部的垂直(110)晶體定向側壁326及327；以及(2)在具有(111)晶體定向之側壁326及327上方的頂表面323及325。
根據實施例，材料322的生長如上文提及的材料332一般地繼續(例如，在相同的生長處理或程序期間)。在部分情形中，因為材料332從材料322(其從晶體種層或材料102的表面103二者生長)的一或多個頂表面(例如，323及325)及一或多個側壁(例如，326及327)生長，但材料322不從STI區域207及208的非晶頂表面216及217生長。因此，在部分情形中，材料332繼續以形成(1)沿著表面216及217的頂部的垂直(110)晶體定向側壁336及337；及形成具有頂表面333及335的頂表面角錐形形狀334。具有(110)晶體定向之側壁336及337的材料332可接觸(例如，靠著或直接接觸)STI側壁313及315。在部分情形中，側壁336及337平行於STI側壁313及315(例如，與彼等形成零度角)。
從材料532(或222，其從表面103生長)的一或多個頂表面(例如，533及535)將材料322(及332)生長至圖5之溝槽306中可與圖1中之在溝槽105中的基板材料102 的頂表面103上生長材料122的以上描述不同，因為材料322可在STI區域207及208的非晶頂表面216及217上方而非自其生長。更具體地說，在部分情形中，當材料322沿著邊緣230及231生長時，當其生長以形成接觸側壁313及315的垂直側壁326及327時，其生長有或具有(110)晶體定向。因此，在此等情形中，溝槽306的其他特徵可與溝槽306相似(例如，具有本文提及的任何例外)。
在部分情形中，側壁缺陷的第五來源不會由於具有相對於基板表面在40度及70度之間傾斜之側壁(例如，55度)的溝槽(例如，見溝槽305的圖2描述)而在材料532中受防止。然而，根據實施例，側壁缺陷的第五來源可藉由使用具有在下溝槽505上開口240之上、開口在至其之下開口303、及完全圍繞其的上溝槽下STI表面216及217之上溝槽306的組合溝槽550而在材料532中受防止。
根據實施例，溝槽505、306、及550及彼等側壁可藉由型樣化及蝕刻形成。於下文相對於圖8A-I及10提供用於形成溝槽505、306及550及彼等側壁之處理的更詳細實施例。
磊晶材料322可係在從溝槽306中的材料532(或222，其從表面103生長)之頂表面533及535生長的溝槽306中，並在垂直側壁313及315之間的STI區域507及508之非晶頂表面216及217上方的磊晶材料的選擇性生長(例如，沈積)磊晶層，如針對從材料232之表面生長材 料322的以上描述。材料322可係從單晶矽(Si)基板表面103生長的磊晶生長晶體緩衝材料，其在相同的生長處理或處理週期或「步驟」期間最初生長為材料222，然後係532，然後係322。
在部分情形中，材料322之(例如，預定)生長條件的選擇與材料222的生長條件相似。在部分情形中，材料322的生長係藉由如針對材料322從材料532生長所已知地選擇或使用預定生長溫度範圍、氣體流量範圍的壓力等從材料532的頂表面選擇性生長，但不從STI頂表面216及217的材料或區域207及208之STI側壁313及315生長或在彼等上啟始。
在部分情形中，組合溝槽550或圖5的以上描述藉由在具有在下溝槽505之開口240上方並圍繞其之上溝槽306的組合溝槽550中的基板材料之頂表面103上選擇生磊晶生長III-V族或鍺(Ge)單晶材料而降低或防止側壁缺陷的第一、第二、第三、及第五來源。在此情形中，缺陷的第五來源可藉由使用具有在下溝槽505上開口240之上、開口在至其之開口303、及完全圍繞其之上溝槽下STI表面216及217的上溝槽306的組合溝槽550而受防止。側壁缺陷的第一、第二、第三來源可藉由具有高度H1係寬度W1的至少1.5倍且係長度L1之至少1.5倍的上溝槽306以提供深寬比捕獲(ART)而防止，諸如，針對圖1於上文提及的(例如，其中材料122生長至高度H1)。
例如，溝槽緩衝材料中的晶體缺陷的第一、第二、第 三、及第五來源可不延伸入或不存在於形成裝置的裝置磊晶區域或材料中(例如，材料332上方的上裝置材料)。因此，形成或生長自緩衝材料之頂表面的裝置鰭可提供可將經降低缺陷或無缺陷之鰭基裝置形成於其中的電子裝置材料(例如，井及通道)，因此提供更快或增加的效能、增加的良率、及建立在裝置材料上或中之電路裝置中的較少變異問題。
圖6係具有形成在基底上方之組合溝槽的半導體基板基底之一部分的概要頂視圖。圖6從上方顯示在將組合溝槽650形成在基底上方之後材料102的半導體基板基底101。
將組合溝槽650顯示成具有側壁615、下表面617、下開口303、寬度W1、及長度L1的上溝槽306。在部分情形中，溝槽306的底表面可描述為下表面617及下開口303。
溝槽650或306具有上表面616。下溝槽605顯示成在上溝槽306之下。下溝槽605具有側壁613、下表面103、及具有寬度W3及長度L3的上開口204。
根據實施例，組合溝槽650可係本文描述的任何組合溝槽350、450、或550。在部分情形中，上表面616可係或代表表面316及317二者。根據實施例，側壁615可係或代表側壁313及315。在部分情形中，下表面617可係或代表表面216及217二者。根據實施例，下溝槽605可係本文描述的任何溝槽305、405、或505。根據實施例， 側壁613可係或代表側壁213及215、側壁313及315、側壁413及415、或側壁513及515。
根據部分實施例，開口240及303具有相同垂直軸或中心(例如，進入該頁中)。在部分情形中，組合溝槽650藉由在所有方向上從開口240向外延伸至少5至10nm而具有完全圍繞上開口240的上溝槽下表面617。在部分情形中，完全圍繞開口240的上溝槽下表面617包括係在表面617中間之島的開口240。在部分情形中，上溝槽下表面617在開口240周圍形成正方形(例如，如圖所示)或矩形周長。
根據實施例，圖2-6描述的結構及實施例包括與在沿著表面103之(110)晶體結構方向之方向上(例如，圖2-6所示的方向L及W)的內平面表面重合或具有其的STI側壁。在部分情形中，此包括與沿著或平行於表面103之(110)晶體結構方向之方向上(例如，L1、L2、L3、W1、W2、及W3的方向)的側壁之內平面表面重合或具有其的STI側壁(例如，側壁613及615)之圖2-6描述的實施例。在部分情形中，STI側壁613及615與基板的110方向重合，諸如，其中該110方向包括全部110方向家族(例如，011、101等，其可藉由<110>表示)。在部分實施例中，此110方向可用材料科學術語表示，其中方向家族藉由使用特殊括號「<>」而指定，諸如，「<110>」。在此等情形中，STI側壁613及615從型樣化觀點(例如，以產生在40度及70度之間的傾斜溝槽側壁213及215(例如， 55度))，及從(110)平面之側向磊晶生長的觀點(例如，針對110生長前側壁326及327以0度接近STI側壁313及315)係可能的(例如，可運作的)，因為溝槽的STI側壁正與基板的110方向重合。
根據實施例，圖7A-I可顯示用於形成組合溝槽350之型樣化及蝕刻的處理。根據實施例，圖7A-D可顯示用於形成STI區域207及208以形成溝槽205(或下溝槽305)之型樣化及蝕刻的處理。根據實施例，圖7E-I可顯示用於形成區域307及308以形成上溝槽306；並形成組合溝槽350之型樣化及蝕刻的處理。
圖7A顯示在以遮罩覆蓋基板的頂表面之待形成溝槽的區域；並在經遮罩區域受各向異性地蝕刻基板以形成具有在40度及70度之間向外傾斜的側壁(例如，55度)之溝槽的濕化學蝕刻劑之前曝光基板之頂表面的未遮罩區域之後的半導體基板。圖7A顯示形成(例如，接觸)在基板101之材料102的頂表面703上的型樣或遮罩760-762。半導體材料101、材料102、及頂表面103可與圖1-5中之該等特徵的描述相同。表面703可與表面103相似，但在表面103之上，諸如，藉由在表面103之上的高度H2或在該高度之上。在部分情形中，此等遮罩具有寬度W3及長度L3。如本技術中已知的，此等遮罩可單獨藉由光阻形成，或光阻/氧化物組合形成；或光阻/氮化物組合形成。此可包括藉由以遮罩(例如，氮化物材料)，諸如，遮罩760-762，覆蓋待形成溝槽之表面703的矽區域的型樣 化。
圖7A也顯示藉由以各向異性蝕刻矽之濕化學蝕刻劑蝕刻遮罩760-762之間的表面103而形成的溝槽705及706。此蝕刻可形成具有相對於表面703之在40度及70度之間的角度(例如，55度)之溝槽705及706的側壁712-716。此可包括相對於(例如，未蝕刻)遮罩760-762選擇性蝕刻矽材料(例如，材料102)以向下移除矽材料(例如，材料102)至表面103。此可包括藉由在經遮罩區域受各向異性地蝕刻矽(沿著晶格平面為佳)之濕化學蝕刻劑之後暴露未遮罩矽表面703而形成溝槽的蝕刻。在部分情形中，此包括使用氫氧化鉀蝕刻(矽的各向異性濕蝕刻)以在矽中產生具有在40度及70度之間向外傾斜之側壁(例如，55度)(頂開口大於底部)的溝槽。在40度及70度之間的角(例如，55度)可從使用沿著晶格平面移除矽的濕各向異性蝕刻，因此沿著(111)晶格平面移除矽而產生。
圖7B顯示在以淺溝槽隔離(STI)材料填充在40度及70度之間向外傾斜的溝槽(例如，55度)之後的圖7A的半導體基板。圖7B顯示將STI材料704填入至高於遮罩760-762之高度的溝槽705及706。STI材料704可係在基板101之上的所有暴露表面上方(例如，接觸)之STI材料的覆層。此可包括藉由以隔離氧化物(STI)填充在40度及70度之間向外傾斜的溝槽(例如，55度)而沈積STI材料。
圖7C顯示在將以遮罩覆蓋之基板的頂表面之原始區 域的遮罩移除以暴露基板的頂表面之後的圖7A的半導體基板。圖7C顯示將STI材料704平坦化至暴露基板101之表面703的高度(例如，高度H2)；以暴露溝槽705及706中之STI材料區域207及208的頂表面216及217；並移除遮罩760-762。
此可包括藉由移除以遮罩760-762覆蓋之原始Si區域的遮罩以暴露該處的矽而形成STI區域207及208，使得原始Si區域絕緣STI材料704的區域207及208。研磨或平坦化STI材料704可藉由本技術中已知的化學、物理、或機械研磨實施，以移除STI材料704及遮罩760-762，以形成新的STI隔離氧化物材料區域207及208的頂平面表面216及217。
圖7D顯示在使用各向同性蝕刻蝕刻基板之頂表面的經暴露原始區域；因此在氧化物中提供具有在40度及70度之間向內傾斜的側壁(例如，55度)、具有僅在溝槽底部暴露之矽的溝槽之後的圖7A的半導體基板。圖7D顯示藉由使用濕(或選擇性地使用乾)各向同性蝕刻(例如，沒有沿著結晶平面的優先蝕刻)蝕刻STI區域207及208之間的表面703以移除高度H2以暴露或形成材料102的(例如，平面)表面103以產生具有在40度及70度之間向內傾斜的側壁213及215(例如，55度)及底表面103的溝槽205而形成的溝槽205(或305)。此可包括相對於區域207及208的STI材料(例如，未蝕刻)選擇性蝕刻矽材料(例如，材料102)以向下移除矽材料(例如，材料102)至表面 103。此溝槽可具有高度H2、底寬度W2、及頂寬度W3、及長度L3。此可包括藉由使用各向同性蝕刻(沒有沿著結晶平面的優先蝕刻)蝕刻原始區域中的經暴露Si703形成具有在40度及70度之間的向內傾斜側壁(例如，55度)的溝槽205(或305)，此處可使用乾蝕刻；因此在氧化物中提供具有僅暴露在溝槽之底部的矽103、具有在40度及70度之間向內傾斜的側壁213及215(例如，55度)的溝槽205(或305)。此種側壁可係STI區域207及208的側壁213及215；或可形成如圖2-3所描述的溝槽205或305。
根據實施例，在圖7A-D之後，III-V族或鍺(Ge)材料可選擇性磊晶生長在溝槽205或305中，諸如，如圖2-3所描述的(例如，材料222及232)。
根據實施例，圖7E-I可顯示用於形成區域307及308(例如，溝槽306)之型樣化及蝕刻的處理。
圖7E顯示在以另一遮罩填入具有在40度及70度之間向內傾斜的側壁(例如，55度)的下溝槽之後的圖7A的半導體基板。圖7E顯示以在材料102之頂表面103；及表面216及216上形成(例如，接觸)至等於或高於在表面216及216上方之高度H1的高度的型樣或遮罩765填充的溝槽205(或305)。此可包括填充在溝槽205或305中(例如，如圖2-3所描述的溝槽)。遮罩765可以在基板101之上的所有暴露表面上方(例如，接觸)的覆遮罩。在部分情形中，此遮罩可藉由或以光阻單獨形成、以光阻氧化物組合物形成；以或光阻/氮化物組合物形成。此可包 括藉由使用另一遮罩(例如，氮化物硬遮罩765)將舊STI區域207及208之間具有在40度及70度之間的向內傾斜側壁213及215(例如，55度)的溝槽205(例如，在以上的圖7D形成)填充至高於側壁的高度並平坦化該遮罩(例如，向下至表面103之上的高度H2加H1)而沈積遮罩材料765。研磨或平坦化遮罩765可藉由本技術中已知的化學、物理、或機械研磨實施以移除遮罩材料765，以形成遮罩765的頂平面表面。
圖7F顯示在型樣化及蝕刻新的另一遮罩以形成至舊STI區域的開口，因此在下溝槽上方產生新遮罩的較大正方形台面之後的圖7A的半導體基板。圖7F顯示形成在遮罩765之頂表面上的型樣或遮罩766-768，及經蝕刻以暴露區域207及208之表面216及217的溝槽721及723。在部分情形中，遮罩766-768具有長度L1。遮罩766-768可藉由或以光阻單獨形成；或以光阻/氧化物組合物形成；或以光阻/氮化物組合物形成。此可包括藉由光微影型樣化及蝕刻新遮罩765以形成至STI區域207及208的開口721及723而型樣化及蝕刻以形成溝槽721及723，因此產生在下溝槽205上方的新遮罩765之遮罩765的較大正方形平台(大於下溝槽寬度W2)。
圖7G顯示在以淺隔離氧化物(STI)材料填充至舊STI區域的開口之後的圖7A的半導體基板。圖7G顯示以表面216及216上的STI材料775填充(例如，接觸)至等於或高於表面216及216上方之高度H1的溝槽721及 723。STI材料775可係在基板101之上的所有暴露表面上方(例如，接觸)的覆STI材料。此可包括以藉由以新隔離氧化物(STI)775填充至STI區域207及208的開口而沈積STI材料以填充溝槽721及723。
圖7H顯示在研磨新STI隔離氧化物以暴露新的另一遮罩的較大正方形台面及在至舊STI區域之開口中的新氧化物/STI之後的圖7A的半導體基板。圖7H顯示經平坦化至一高度(例如，高度H1)以暴露遮罩765的STI材料775；以產生溝槽306中之STI材料區域307及308的暴露頂表面316及317；並移除遮罩766-768。此可包括藉由研磨隔離氧化物775以(1)暴露在下溝槽405上方之新的另一遮罩765(例如，氮化物)的較大正方形平台765)，(2)暴露至STI區域207及208之開口721及723中的氧化物的表面316及317，因此形成STI材料775的區域307及308而形成STI區域307及308。研磨或平坦化STI材料775可藉由本技術中已知的化學、物理、或機械研磨實施，以形成新的STI隔離氧化物材料區域307及308的頂平面表面316及317。
圖7I顯示在選擇性蝕刻或移除在下溝槽上方之新的另一遮罩(例如，氮化物)的較大正方形平台而不移除任何新的氧化物，使得在至舊STI區域之開口中的新氧化物仍保留；因此在氧化物中設置具有垂直側壁的上溝槽並具有在具有在40度及70度之間向內傾斜之側壁(例如，55度)的下溝槽之開口上方並圍繞其的下開口之後的圖7A的半 導體基板。圖7I顯示可藉由相對於STI區域207、208、307、及308之材料及基板材料102選擇性蝕刻遮罩材料765而形成的溝槽306及305(例如，形成自溝槽205)；以產生或暴露組合溝槽350的溝槽306及305。溝槽306及305可藉由蝕刻以分離地或同時地(例如，溝槽305在與形成溝槽306之蝕刻相同的蝕刻處理或作為其之連續立即化學蝕刻期間形成)形成彼等而形成。
溝槽306及305可藉由使用濕(或選擇性使用乾)各向同性蝕刻(例如，沒有沿著結晶平面的優先蝕刻)蝕刻STI區域207、208、307、及308之間的遮罩765區域的表面而形成。此蝕刻可移除高度H1的遮罩765以暴露或形成區域207及208的頂(例如，平面)表面216及217，及開口303及240，以產生具有垂直側壁313及315的溝槽306。此蝕刻也可移除高度H2的遮罩765以暴露或形成材料102的頂(例如，平面)表面103，以產生具有在40度及70度之間向內傾斜側壁213及215(例如，55度)，及底表面103的溝槽305。此可包括相對於區域207、208、307、及308的STI材料(例如，未蝕刻)選擇性蝕刻遮罩765材料，以將遮罩765向下移除至表面103。在部分情形中，此可包括相對於材料102選擇性蝕刻遮罩765材料。此種蝕刻可包括使用濕(或選擇性的使用乾)各向同性蝕刻(沒有沿著結晶平面的優先蝕刻)蝕刻經暴露遮罩765材料。蝕刻以形成溝槽306可包括藉由選擇性蝕刻或移除下溝槽205上方之新遮罩765(例如，氮化物)的較大正方 形平台765而不移除任何區域的氧化物而形成溝槽306，使得仍保持至STI區域207及208之開口中的氧化物；因此在氧化物區域307及308中提供在傾斜壁下溝槽305的上開口240之上並圍繞其的上溝槽306(具有垂直側壁313及315)。上溝槽306可具有高度H1、底寬度W1、及長度L1，其中高度H1係>=1.5倍的W1並>=1.5倍的L1，諸如，針對圖1於上文描述的。
溝槽306側壁可包括STI區域307及308的側壁313及315；或可形成溝槽306，如圖3-5所描述的。根據實施例，在圖7A-I之後，III-V族或鍺(Ge)材料可選擇性磊晶生長在組合溝槽350中，諸如，如圖3所描述的(例如，材料222、232、322、及332)。
根據實施例，圖8A-I可顯示用於形成組合溝槽450或550之型樣化及蝕刻的處理。根據實施例，圖8A-D可顯示用於形成STI區域407及408以形成下溝槽405之型樣化及蝕刻的處理。在部分情形中，圖8A-D可顯示用於形成STI區域507及508以形成下溝槽505之型樣化及蝕刻的處理。根據實施例，圖8E-I可顯示用於形成區域307及308以形成上溝槽306；並形成組合溝槽450或550之型樣化及蝕刻的處理。
圖8A顯示在以遮罩覆蓋基板的頂表面之待形成溝槽的區域；並在經遮罩區域受各向異性地蝕刻基板以形成具有垂直側壁之溝槽的乾化學蝕刻劑之前曝光基板之頂表面的未遮罩區域之後的半導體基板。圖8A顯示形成(例如， 接觸)在基板101之材料102的頂表面703上的型樣或遮罩760-762。半導體材料101、材料102、及頂表面103可與圖1-5中之該等特徵的描述相同。表面703可與表面103相似，但在表面103之上，諸如，藉由在表面103之上的高度H2或在該高度之上。在部分情形中，此等遮罩具有寬度W3及長度L3。如本技術中已知的，此等遮罩可單獨藉由光阻形成，或光阻/氧化物組合形成；或光阻/氮化物組合形成。此可包括藉由以遮罩(例如，氮化物材料)，諸如，遮罩760-762，覆蓋待形成溝槽之表面703的矽區域的型樣化。
圖8A也顯示藉由以各向異性蝕刻矽之乾化學蝕刻劑蝕刻遮罩760-762之間的表面103而形成的溝槽805及806。此蝕刻可形成具有相對於表面703之90度角的溝槽805及806的垂直側壁812-816。此可包括相對於(例如，未蝕刻)遮罩760-762選擇性蝕刻矽材料(例如，材料102)以向下移除矽材料(例如，材料102)至表面103。此可包括藉由在經遮罩區域受各向異性地蝕刻矽(沿著晶格平面為佳)的乾化學蝕刻劑之後暴露未遮罩矽表面703而形成溝槽的蝕刻。在部分情形中，此包括使用氯或其他酸性乾化學物質(矽的各向異性乾蝕刻)以在矽中產生具有垂直側壁的溝槽。在部分情形中，其他此種化學物質可包括「鹵素」以取代或補充氯。此種鹵素可包括氟；或氯及氟的組合。
圖8B顯示在以淺溝槽隔離(STI)材料填充垂直側壁溝 槽之後的圖8A的半導體基板。圖8B顯示將STI材料804填入至高於遮罩760-762之高度的溝槽805及806。STI材料804可係在基板101之上的所有暴露表面上方(例如，接觸)之STI材料的覆層。此可包括藉由以隔離氧化物(STI)填充垂直側壁溝槽而沈積STI材料。
圖8C顯示在將以遮罩覆蓋之基板的頂表面之原始區域的遮罩移除以暴露基板的頂表面之後的圖8A的半導體基板。圖8C顯示將STI材料804平坦化至暴露基板101之表面703的高度(例如，高度H2)；以暴露溝槽805及806中之STI材料區域407及408的頂表面216及217；並移除遮罩760-762。
此可包括藉由移除以遮罩760-762覆蓋之原始Si區域的遮罩以暴露該處的矽而形成STI區域407及408，使得原始Si區域絕緣STI材料804的區域407及408。研磨或平坦化STI材料804可藉由本技術中已知的化學、物理、或機械研磨實施，以移除STI材料804及遮罩760-762，以形成新的STI隔離氧化物材料區域407及408的頂平面表面216及217。
圖8D顯示在使用各向同性蝕刻蝕刻基板之頂表面的經暴露原始區域；因此在氧化物中提供具有垂直側壁、具有僅在溝槽底部暴露之矽的溝槽之後的圖8A的半導體基板。圖8D顯示藉由使用濕(或選擇性地使用乾)各向同性蝕刻(例如，沒有沿著結晶平面的優先蝕刻)蝕刻STI區域407及408之間的表面703以移除高度H2以暴露或形成 材料102的(例如，平面)表面103以產生具有垂直側壁413及415及底表面103的溝槽405而形成的溝槽405。此可包括相對於區域407及408的STI材料(例如，未蝕刻)選擇性蝕刻矽材料(例如，材料102)以向下移除矽材料(例如，材料102)至表面103。此可包括藉由使用各向同性蝕刻(沒有沿著結晶平面的優先蝕刻)蝕刻原始區域中的經暴露Si 703而形成具有垂直側壁的溝槽405，此處可使用乾蝕刻；因此在氧化物中提供具有僅暴露在溝槽之底部的矽103、具有垂直側壁413及415的溝槽405。此種側壁可係STI區域407及408的側壁413及415；或可形成如圖4所描述的溝槽405。此溝槽可具有高度H2，及寬度W3及長度L3，其中高度H2係>=1.5倍的W3並>=1.5倍的L3，諸如，針對圖4於上文所描述的。
根據實施例，在圖8A-D之後，III-V族或鍺(Ge)材料可選擇性磊晶生長在溝槽405中，諸如，如圖4所描述的(例如，材料222及432)。
根據實施例，具有高度H3的STI區域507及508能在圖8A-D中形成，以形成如圖5所述的溝槽405，取代形成如圖8A-D所述之具有高度H2的STI區域407及408。此實施例可包括針對圖8A-D的以上描述，但具有以高度H3形成的溝槽505，取代如圖4-5所述之以高度H2形成的溝槽405。此溝槽可具有高度H3，及寬度W3、及長度L3，其中高度H2係<1.5倍的W3並<1.5倍的L3，諸如，針對圖5於上文所描述的。又，針對此實施 例，根據實施例，在圖8A-D之後，III-V族或鍺(Ge)材料可選擇性磊晶生長在溝槽505中，諸如，如圖5所描述的(例如，材料222及532)。
根據實施例，圖8E-I可顯示用於形成區域307及308(例如，溝槽306)之型樣化及蝕刻的處理。此等描述可與針對圖7E-I的以上描述相似，但圖8E-I可形成在溝槽405或505之上的溝槽306，諸如，針對圖4或5所描述的。
例如，圖8E顯示在以另一遮罩填入具有垂直側壁的下溝槽，諸如，針對圖7E所描述的，填充在以形成(例如，接觸)在材料102之頂表面103上的型樣或遮罩765填充的溝槽205(或305)中；及在表面216及216上填充至等於或高於在表面216及216上方之高度H1的高度之後的圖8A的半導體基板。此可包括填充在溝槽405或505中(例如，如圖4-5所描述的溝槽)。
圖8F顯示在型樣化及蝕刻新的另一遮罩以形成至舊STI區域的開口，因此在下溝槽上方產生新遮罩的較大正方形台面之後的圖8A的半導體基板。
圖8G顯示在以淺隔離氧化物(STI)材料填充至舊STI區域的開口之後的圖8A的半導體基板。
圖8H顯示在研磨新STI隔離氧化物以暴露新的另一遮罩的較大正方形台面及在至舊STI區域之開口中的新氧化物/STI之後的圖8A的半導體基板。
圖8I顯示在選擇性蝕刻或移除在下溝槽上方之新的 另一遮罩的較大正方形平台(例如，氮化物)而不移除任何新的氧化物，使得在至舊STI區域之開口中的新氧化物仍保留；因此在氧化物中設置具有垂直側壁的上溝槽並具有在下溝槽之開口上方並圍繞其的下開口之後的圖8A的半導體基板。
圖8I顯示可藉由相對於STI區域407、408、307、及308之材料及基板材料102選擇性蝕刻遮罩材料765而形成的溝槽306及405；以產生或暴露組合溝槽350的溝槽306及405。溝槽306及405可藉由蝕刻以分離地或同時地(例如，溝槽405在與形成溝槽306之蝕刻相同的蝕刻處理或作為其之連續立即化學蝕刻期間形成)形成彼等而形成。此可藉由使用濕(或選擇性地使用乾)各向同性蝕刻(例如，沒有沿著結晶平面的優先蝕刻)蝕刻STI區域407、408、307、及308之間的遮罩765區域的表面而完成，與藉由蝕刻STI區域207、208、307、及308之間的遮罩765區域的表面而形成溝槽306及305之圖7I的以上描述相似。此蝕刻也可移除高度H2的遮罩765，以暴露或形成材料102的頂(例如，平面)表面103，以產生具有垂直側壁413及415及底表面103的溝槽405。
根據實施例，在圖8A-I之後，可將III-V族或鍺(Ge)材料選擇性磊晶生長在溝槽450或550中，諸如，圖4-5所描述的(例如，材料222、432、322、及332用於溝槽450；或材料222、532、322、及332用於溝槽550)。
圖9係用於形成具有在溝槽底部暴露的基板頂表面、 具有在STI區域之間在40度及70度之間向內傾斜的側壁(例如，55度)之溝槽的範例處理900。圖9可係用於形成如圖2-3所描述之溝槽205、305、或350的範例處理。
區塊910可包括使用遮罩(例如，氮化物材料)覆蓋表面103之待形成溝槽的矽區域。
區塊920可包括在經遮罩區域受各向異性地蝕刻矽(沿著晶格平面為佳)之濕化學蝕刻劑之後暴露未遮罩矽表面103，諸如，使用氫氧化鉀蝕刻(矽的各向異性濕蝕刻)在矽中產生具有在40度及70度之間向外傾斜側壁(例如，55度)的溝槽(頂開口大於底部)。
區塊930可包括以隔離氧化物(STI)填充在40度及70度之間向外傾斜的溝槽(例如，55度)。
區塊940可包括將以遮罩覆蓋之原始Si區域的遮罩移除，以暴露該處的矽。
區塊950可包括使用各向同性蝕刻(沒有沿著結晶平面的優先蝕刻)蝕刻原始區域中的經暴露Si，此處可使用乾蝕刻；因此在氧化物中提供具有僅在溝槽底部暴露之矽、具有在40度及70度之間向內傾斜側壁(例如，55度)的溝槽。
此種側壁可係STI區域207及208的側壁213及215；或可形成如圖2-3所分別描述的溝槽205或305。
在部分實施例中，處理900在區塊950之後停止，諸如，以形成STI區域207及208，或如圖2所述的溝槽205。在部分實施例中，處理900在區塊950之後繼續， 以形成STI區域207、208、307、及308；或如圖3所述的組合溝槽350。
區塊960可包括將另一遮罩(例如，氮化物硬遮罩)在舊STI區域之間具有40度及70度之間向內傾斜側壁(例如，55度)的下溝槽(例如，在以上的圖7D中形成)中填充至高於側壁的高度並平坦化該遮罩。
區塊970可包括光微影型樣化及蝕刻新遮罩以形成至STI區域207及208的開口，因此將新遮罩的較大正方形平台(大於下溝槽W2)產生在下溝槽上方。
區塊980可包括以新隔離氧化物(STI)填充至STI區域207及208的開口。
區塊990可包括研磨隔離氧化物以暴露下溝槽上方之另一新遮罩(例如，氮化物)的較大正方形平台及至STI區域207及208之開口中的氧化物。
區塊995可包括選擇性蝕刻或移除下溝槽上方之新遮罩(例如，氮化物)的較大正方形平台而不移除任何氧化物，使得仍保留至STI區域207及208之開口中的氧化物；因此在氧化物中提供具有垂直側壁並具有在傾斜壁下溝槽305之上開口240上方並圍繞其的下開口303的上溝槽(例如，溝槽306)；並在氧化物中提供具有僅在溝槽底部暴露之矽、具有在40度及70度之間向內傾斜側壁(例如，55度)的下溝槽(例如，溝槽305)。此種側壁可係STI區域207及208的側壁213及215；及STI區域307及308的側壁313及315；或可形成如圖3所述的組合溝槽 350。
圖10係用於形成具有在溝槽底部暴露的基板頂表面之在STI區域之間的溝槽垂直側壁的範例處理1000。圖10可係用於形成如圖4-5所描述之溝槽450或550的範例處理。
區塊1010可包括使用遮罩(例如，氮化物材料)覆蓋表面103之待形成溝槽的矽區域。
區塊1020可包括在經遮罩區域受各向異性地蝕刻矽(沿著晶格平面較佳)的乾化學蝕刻劑之後暴露未遮罩矽表面103，諸如，使用氯或其他酸性乾化學物(矽的各向異性乾蝕刻)以在矽中產生具有垂直側壁的溝槽(矽的各向異性乾蝕刻在矽中產生具有垂直側壁的溝槽(頂開口等於底部))。在部分情形中，其他此種化學物質可包括「鹵素」以取代或補充氯。此種鹵素可包括氟；或氯及氟的組合。
區塊1030可包括以隔離氧化物(STI)填充垂直側壁溝槽。
區塊1040可包括將以遮罩覆蓋之原始Si區域的遮罩移除，以暴露該處的矽。
區塊1050可包括使用各向同性蝕刻(沒有沿著結晶平面的優先蝕刻)蝕刻原始區域中的經暴露Si，此處可使用乾蝕刻；因此在氧化物中提供具有僅在溝槽底部暴露之矽、具有垂直側壁的溝槽。
根據實施例，此種側壁可係STI區域407及408的側壁413及415；或可形成如圖4所描述的溝槽405(例如， 具有如圖4所描述的高度H2)。根據其他實施例，此種側壁可係STI區域507及508的側壁513及515；或可形成如圖5所描述的溝槽505(例如，具有如圖5所描述的高度H3)。
在部分實施例中，處理1000在區塊1050之後繼續，以形成STI區域407、408、307、及308；或如圖4所述的組合溝槽350。在部分實施例中，處理1000在區塊1050之後繼續，以形成STI區域507、508、307、及308；或如圖5所述的組合溝槽550。
區塊1060可包括具有在舊STI區域之間的垂直側壁的下溝槽中(例如，在上文的圖8D中形成)將另一遮罩(例如，氮化物硬遮罩)填充至高於側壁的高度並平坦化該遮罩。
區塊1070可包括光微影型樣化及蝕刻新遮罩以形成至STI區域407及408的開口，因此將新遮罩的較大正方形平台(大於下溝槽W3)產生在下溝槽上方。
區塊1080可包括以新隔離氧化物(STI)填充至STI區域407及408的開口。
區塊1090可包括研磨隔離氧化物以暴露下溝槽上方之另一新遮罩(例如，氮化物)的較大正方形平台及至STI區域407及408之開口中的氧化物。
區塊1095可包括選擇性蝕刻或移除下溝槽上方之新遮罩(例如，氮化物)的較大正方形平台而不移除任何氧化物，使得仍保留至STI區域407及408之開口中的氧化 物；因此在氧化物中提供具有垂直側壁並具有在垂直壁下溝槽405之上開口240上方並圍繞其的下開口303的上溝槽(例如，溝槽306)；並在氧化物中提供具有僅在溝槽底部暴露之矽、具有垂直側壁的下溝槽(例如，溝槽405)。
在部分實施例中，此種側壁可係STI區域407及408的側壁413及415，及STI區域307及308的側壁313及315；或可形成圖4所描述的組合溝槽450(例如，其中區域407及408的高度係H2)。在其他實施例中，此種側壁可係STI區域507及508的側壁513及515，及STI區域307及308的側壁313及315；或可形成圖5所描述的組合溝槽550(例如，其中區域507及508的高度係H3)。
在部分情形中，材料122、222、232、322、332、432、及532各者係InP、GaAs、InGaAs、AlGaAs、InAlAs、GaAsSb、或InP材料的層。在部分情形中，材料122、222、232、322、332、432、及532的一者係InP、GaAs、InGaAs、AlGaAs、InAlAs、GaAsSb、或InP材料的層。在部分情形中，(1)材料122係InP或GaAs材料的底層；(2)材料232、432、532、及322係InAlAs材料的中間層；及(3)材料332係InGaAs材料的頂層或材料332係5-50nm InGaAs/2nm InP/20nm高摻雜InGaAs(在InGaAs中具有從53%至100%的銦成分)材料之堆疊的頂層。在部分情形中，(1)材料122、232、432、及532係InP或GaAs材料的底層；(2)材料322係InAlAs材料的中間層；及(3)材料332係InGaAs材料的頂層或材料332係 5-50nm InGaAs/2nm InP/20nm高摻雜InGaAs(在InGaAs中具有從53%至100%的銦成分)材料之堆疊的頂層。
在部分情形中，材料122、222、232、322、332、432、及532可描述為「磊晶區域」；或磊晶層或材料的「堆疊」。針對部分實施例，將形成材料122、222、232、322、332、432、及532描述為「同時」磊晶生長磊晶材料、層、或區域。例如，「同時」可描述在相同時間實施在不同溝槽或組合溝槽(例如，在STI區域或側壁之間)中形成或生長相同材料的相同處理。在部分情形中，同時磊晶生長磊晶材料可描述在同時實施如上述之在表面103上形成材料的多個溝槽的相同處理。
圖1-10顯示界定在STI區域及表面103之間的一或二個單或組合溝槽(例如，溝槽105、205、350、450、及550)。然而，預期更多相似溝槽及STI區域可存在於基板101上，與該單或組合溝槽相似(例如，溝槽105、205、350、450、及550)，諸如，至少數百或數十萬個。
在部分情形中，「組合溝槽」可具有開口至彼此的二或多級(例如，垂直定向，諸如，上對下)溝槽(例如，具有在彼等之間形成開口的上及下開口)。在部分情形中，「組合溝槽」可具有上(例如，頂)溝槽及下(例如，底)溝槽，其中上溝槽具有在下溝槽之上開口之上並圍繞其的下開口。在部分情形中，開口具有相同的軸及中心(例如，相對於寬度及長度中心彼此水平地重疊)。
圖11描繪根據一實作的計算裝置1100。計算裝置 1100收納板1102。板1102可包括許多組件，包括但未受限於處理器1104及至少一通訊晶片1106。處理器1104實體及電連接至板1102。在部分實作中，也將至少一通訊晶片1106實體及電地連接至板1102。在其他實作中，通訊晶片1106係處理器1104的一部分。
取決於其應用，計算裝置1100可包括可或不會實體及電連接至板1102的其他組件。此等其他組件包括，但未受限於，依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編碼解碼器、視訊編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、迴轉儀、揚聲器、相機、及大量儲存裝置(諸如，硬碟機、光碟(CD)、及數位多樣化光碟(DVD)等)。
通訊晶片1106致能用於將資料傳輸至計算裝置1100或自其傳輸資料的無線通訊。術語「無線」及其衍生術語可能用於描述可能透過非實質媒體經由使用調變電磁輻射通訊資料的電路、裝置、系統、方法、技術、通信頻道等。該術語未暗示該等關聯裝置不包含任何線路，雖然在部分實施例中彼等可能不含。通訊晶片1106可實作任何數量的無線標準或協定，包括但未受限於Wi-Ei(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、 HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、彼等的衍生物，以及指定為3G、4G、5G、及之後的任何其他無線協定。計算裝置1100可包括複數個通信晶片1106。例如，第一通信晶片1106可能專用於較短範圍的無線通訊，諸如，Wi-Fi及藍牙，且第二通信晶片1106可能專用於較長範圍的無線通訊，諸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
計算裝置1100的處理器1104包括封裝在處理器1104內的積體電路晶粒。在部分實作中，積體電路晶粒包括(1)具有相對於溝槽形成於其上的基板表面以40度及70度之間的角傾斜之側壁(例如，55度)的溝槽；及/或(2)在具有在形成在基板表面上之下溝槽的開口上方並圍繞其的上溝槽；及從該基板表面生長之選擇性磊晶生長緩衝材料之層的組合溝槽，如參考圖1-10所描述的。術語「處理器」可能指處理來自暫存器及/或記憶體之電子資料的任何裝置或裝置之一部分，以將該電子資料轉移為可能儲存在暫存器及/或記憶體中的其他電子資料。
通訊晶片1106也包括封裝在通訊晶片1106內的積體電路晶粒。如上文所述，根據其他實作，包括通訊晶片的封裝合併一或多個電容器。
如上文描述的，在其他實作中，收納在計算裝置1100內的另一組件可包含包括積體電路晶粒的微電子封裝。
在各種實作中，計算裝置1100可能係膝上型電腦、易網機、筆記型電腦、超輕薄筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視訊錄影機。在其他實作中，計算裝置1100可能係處理資料的任何其他電子裝置。
範例
以下範例關於實施例。
範例1係用於生長選擇性磊晶緩衝材料的組合溝槽，該組合溝槽包含：在基板表面上的第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定下溝槽的第一及第二STI內側壁，該下溝槽具有其係該基板表面的底表面，該下溝槽具有下溝槽上開口；及在該第一及第二STI區域上的第三及第四STI區域，該第三及第四STI區域具有界定上溝槽的第三及第四STI內側壁，該上溝槽暴露該下溝槽上開口及該基板表面；該上溝槽具有在該下溝槽上開口之上並完全圍繞其的上溝槽下表面。
在範例2中，範例1的主題內容能選擇性包括其中該上溝槽的高度為該上溝槽之寬度的至少1.5倍及該上溝槽之長度的至少1.5倍；且其中該第三及第四STI內側壁垂直於該基板表面。
在範例3中，範例1的主題內容能選擇性包括更包 含：在該下溝槽中及在該上溝槽中的晶體磊晶材料之層，該晶體磊晶材料選擇性地從該基板表面磊晶生長，但不從該下溝槽的STI頂表面生長。
在範例4中，範例3的主題內容能選擇性包括其中該晶體磊晶材料之層係緩衝材料的層且更包含：在該緩衝材料之頂表面上的裝置晶體磊晶材料之裝置層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊晶生長。
在範例5中，範例3的主題內容能選擇性包括其中該磊晶材料具有接觸該第一及第二STI內側壁的(111)晶體指數側壁；且其中該磊晶材料具有接觸該第三及第四STI內側壁的(110)晶體指數垂直側壁。
在範例6中，範例1的主題內容能選擇性包括其中該第一及第二STI內側壁形成相對於該基板表面之在40度及70度之間的內傾角。
在範例7中，範例1的主題內容能選擇性包括其中該第一及第二STI內側壁垂直於該基板表面。
範例8係用於生長選擇性磊晶緩衝材料的溝槽，該溝槽包含：在基板表面上的第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定溝槽的第一及第二STI內側壁，該溝槽具有其係該基板表面的底表面；該第一及第二STI內側壁形成相對於該基板表面之約55度的內傾角；及在該溝槽中的晶體磊晶材料之層，該晶體磊晶材料選擇性地從該基板表面磊晶生長。
在範例9中，範例8的主題內容能選擇性包括其中該 晶體磊晶材料之層具有接觸該第一及第二STI內側壁的(111)晶體指數材料側壁。
在範例10中，範例8的主題內容能選擇性包括其中該晶體磊晶材料之層係緩衝材料的層且更包含：在該緩衝材料之頂表面上的裝置晶體磊晶材料的層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊晶生長。
範例11係形成用於生長選擇性磊晶緩衝材料之溝槽的方法，該方法包含：在基板表面上形成第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定溝槽的第一及第二STI內側壁，該溝槽具有其係該基板表面的底表面；該第一及第二STI內側壁形成相對於該基板表面之55度的內傾角；及從該基板表面及在該溝槽中選擇性地磊晶生長晶體磊晶材料之層。
在範例12中，範例11的主題內容能選擇性包括其中該晶體磊晶材料之層具有接觸該第一及第二STI內側壁的(111)晶體指數材料側壁。
在範例13中，範例11的主題內容能選擇性包括其中該晶體磊晶材料之層係緩衝材料的層且更包含：選擇性地從該緩衝材料的頂表面磊晶生長裝置晶體磊晶材料的裝置層。
範例14係形成用於生長選擇性磊晶緩衝材料之組合溝槽的方法，該方法包含：在基板表面上形成第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定下溝槽的第一及第二STI內側壁，該下溝槽具有其係該基 板表面的底表面，該下溝槽具有下溝槽上開口；及在該第一及第二STI區域上形成第三及第四STI區域，該第三及第四STI區域具有界定上溝槽的第三及第四STI內側壁，該上溝槽暴露該下溝槽上開口及該基板表面；該上溝槽具有在該下溝槽上開口之上並完全圍繞其的上溝槽下表面。
在範例15中，範例14的主題內容能選擇性包括其中該上溝槽的高度為該上溝槽之寬度的至少1.5倍及該上溝槽之長度的至少1.5倍；且其中該第三及第四STI內側壁垂直於該基板表面。
在範例16中，範例14的主題內容能選擇性包括更包含：從該基板表面將晶體磊晶材料之層選擇性地磊晶生長至該下溝槽中及至該上溝槽中；且其中該晶體磊晶材料之層不從該下溝槽的STI頂表面生長。
在範例17中，範例16的主題內容能選擇性包括其中該晶體磊晶材料之層係緩衝材料的層且更包含：在該緩衝材料之頂表面上的裝置晶體磊晶材料的層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊晶生長。
在範例18中，範例16的主題內容能選擇性包括其中該磊晶材料具有接觸該第一及第二STI內側壁的(111)晶體指數側壁；且其中該磊晶材料具有接觸該第三及第四STI內側壁的(110)晶體指數垂直側壁。
在範例19中，範例14的主題內容能選擇性包括其中該第一及第二STI內側壁形成相對於該基板表面之55度的內傾角。
在範例20中，範例14的主題內容能選擇性包括其中該第一及第二STI內側壁垂直於該基板表面。
範例21係用於計算的系統，包含：耦接至記憶體的微處理器，該微處理器具有至少一組合溝槽，該組合溝槽具有：在基板表面上的第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定下溝槽的第一及第二STI內側壁，該下溝槽具有其係該基板表面的底表面，該下溝槽具有下溝槽上開口；在該第一及第二STI區域上的第三及第四STI區域，該第三及第四STI區域具有界定上溝槽的第三及第四STI內側壁，該上溝槽開口至該下溝槽上開口及該基板表面；該上溝槽具有在該下溝槽上開口之上並完全圍繞其的上溝槽下表面；在該下溝槽中及在該上溝槽中的緩衝晶體磊晶材料之緩衝層，該緩衝晶體磊晶材料選擇性地從該基板表面磊晶生長，但不從該下溝槽的STI頂表面生長；在該緩衝材料之頂表面上的裝置晶體磊晶材料之裝置層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊晶生長；及形成在該裝置材料之鰭中的複數個裝置。
在範例22中，範例21的主題內容能選擇性包括其中該該上溝槽的高度為該上溝槽之寬度的至少1.5倍及該上溝槽之長度的至少1.5倍；其中該第三及第四STI內側壁垂直於該基板表面；其中該磊晶材料具有接觸該第三及第四STI內側壁的(110)晶體指數垂直側壁；及其中(a)該磊晶材料具有接觸該第一及第二STI內側壁的(111)晶體指 數側壁及(b)該第一及第二STI內側壁形成相對於該基板表面之55度的內傾角之一者。
範例23係設備，包含用於實施範例11-20的任一範例之方法的機構。
在以上描述中，為了解釋的目的，已陳述許多具體細節，以提供對實施例的徹底瞭解。然而，可能實現一或多個其他實施例而無需部分此等具體細節對熟悉本發明之人士將係明顯的。所描述之該等特定實施例未用於限制本發明的實施例而係說明其。本發明之實施例的範圍並未由上文提供的該等具體範例所決定，而僅由以下的申請專利範圍決定。在其他情形中，已將為人所熟知之結構、裝置、以及操作以方塊圖或不含細節的形式顯示，以避免模糊對本描述的理解。例如，在本文中使用相對於基板表面形成在40度及70度之間的向內角之STI內側壁描述實施例的同時，可認為角度可約為55度，或在部分情形中，恰為55度。已將參考數字或參考數的終端部重複於該等圖式之間的適當位置，以指示對應或類似的元件，彼等可能選擇性地具有相似特性。
也應理解在此說明書全文中對「一實施例」、「實施例」、「一或多個實施例」、或「不同實施例」的引用，例如，意謂著特定特性可能包括在實施例的實踐中。相似地，為使本揭示合理化並協助瞭解各種發明實施樣態的目的，應理解本描述中的各種特性有時可能聚集在單一實施例、圖式、或其之描述中。然而，並未將所揭示的此方法 解釋為反映需要比明確敘述在申請專利範圍各項中的特性更多之特性的實施例。更確切地說，如以下申請專利範圍所反映的，實施例的發明態樣可能在比單一已揭示實施例的所有特性更少的範圍。例如，雖然以上描述及圖式描述形成「組合溝槽」可具有二級(例如，306及305、405、或505)，認為組合溝槽可具有開口朝向彼此(例如，垂直定向的，諸如上及下)之二級以上的溝槽(例如，具有在彼等之間形成開口的上及下開口)。因此，將實施方式之後的申請專利範圍明確地併入此實施方式中，將各獨立申請專利範圍作為本發明之個別實施例。
101‧‧‧半導體基板基底
102‧‧‧基板材料
103、116、117、126、128‧‧‧頂表面
105‧‧‧溝槽
107、108‧‧‧淺溝槽隔離(STI)區域
111、112‧‧‧頂隅角
113、115‧‧‧內STI側壁
122‧‧‧磊晶材料
123、125‧‧‧側壁
124‧‧‧頂形狀
140‧‧‧上開口

Claims (16)

  1. 一種用於生長選擇性磊晶緩衝材料的組合溝槽，該組合溝槽包含：在基板表面上的第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定下溝槽之第一及第二下溝槽側壁的第一及第二STI內側壁，該下溝槽具有其係該基板表面的底表面，該下溝槽具有下溝槽上開口；在該第一及第二STI區域上的第三及第四STI區域，該第三及第四STI區域具有界定上溝槽之第三及第四上溝槽側壁的第三及第四STI內側壁，該上溝槽暴露該下溝槽上開口及該基板表面；該上溝槽具有在該下溝槽上開口之上並完全圍繞其的上溝槽下表面；及在該下溝槽中及在該上溝槽中的晶體磊晶材料之層，該晶體磊晶材料選擇性地從該基板表面磊晶生長，但不從該下溝槽的STI頂表面生長，其中該磊晶材料具有接觸該第一及第二STI內側壁的(111)晶體指數側壁；且其中該磊晶材料具有接觸該第三及第四STI內側壁的(110)晶體指數垂直側壁。
  2. 如申請專利範圍第1項的組合溝槽，其中該上溝槽的高度為該上溝槽之寬度的至少1.5倍及該上溝槽之長度的至少1.5倍；且其中該第三及第四STI內側壁垂直於該基板表面。
  3. 如申請專利範圍第1項的組合溝槽，其中該晶體磊晶材料之層係緩衝材料的層且更包含： 在該緩衝材料之頂表面上的裝置晶體磊晶材料之裝置層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊晶生長。
  4. 如申請專利範圍第1項的組合溝槽，其中該第一及第二STI內側壁形成相對於該基板表面之55°的內傾角。
  5. 如申請專利範圍第1項的組合溝槽，其中該第一及第二STI內側壁垂直於該基板表面。
  6. 一種用於生長選擇性磊晶緩衝材料的溝槽，該溝槽包含：在基板表面上的第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定溝槽之第一及第二下溝槽側壁的第一及第二STI內側壁，該溝槽具有其係該基板表面的底表面；該第一及第二下溝槽側壁形成相對於該基板表面之55°的內傾角；及在該溝槽中的晶體磊晶材料之層，該晶體磊晶材料選擇性地從該基板表面磊晶生長，其中該晶體磊晶材料之層具有接觸該第一及第二STI內側壁的(111)晶體指數材料側壁。
  7. 如申請專利範圍第6項的溝槽，其中該晶體磊晶材料之層係緩衝材料的層且更包含：在該緩衝材料之頂表面上的裝置晶體磊晶材料之層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊 晶生長。
  8. 一種形成用於生長選擇性磊晶緩衝材料之溝槽的方法，該方法包含：形成第一及第二淺溝槽隔離(STI)區域在基板表面上，該第一及第二STI區域具有界定溝槽之第一及第二下溝槽側壁的第一及第二STI內側壁，該溝槽具有其係該基板表面的底表面；該第一及第二下溝槽側壁形成相對於該基板表面之55°的內傾角；及選擇性地從該基板表面及該溝槽中磊晶生長晶體磊晶材料之層，其中該晶體磊晶材料之層具有接觸該第一及第二STI內側壁的(111)晶體指數材料側壁。
  9. 如申請專利範圍第8項的方法，其中該晶體磊晶材料之層係緩衝材料的層且更包含：選擇性地從該緩衝材料的頂表面磊晶生長裝置晶體磊晶材料的裝置層。
  10. 一種形成用於生長選擇性磊晶緩衝材料之組合溝槽的方法，該方法包含：形成第一及第二淺溝槽隔離(STI)區域在基板表面上，該第一及第二STI區域具有界定下溝槽之第一及第二下溝槽側壁的第一及第二STI內側壁，該下溝槽具有其係該基板表面的底表面，該下溝槽具有下溝槽上開口；形成第三及第四STI區域在該第一及第二STI區域 上，該第三及第四STI區域具有界定上溝槽之第三及第四上溝槽側壁的第三及第四STI內側壁，該上溝槽暴露該下溝槽上開口及該基板表面；該上溝槽具有在該下溝槽上開口之上並完全圍繞其的上溝槽下表面；及從該基板表面將晶體磊晶材料之層選擇性地磊晶生長至該下溝槽中及至該上溝槽中；且其中該晶體磊晶材料之層不從該下溝槽的STI頂表面生長，其中該磊晶材料具有接觸該第一及第二STI內側壁的(111)晶體指數側壁；且其中該磊晶材料具有接觸該第三及第四STI內側壁的(110)晶體指數垂直側壁。
  11. 如申請專利範圍第10項的方法，其中該上溝槽的高度為該上溝槽之寬度的至少1.5倍及該上溝槽之長度的至少1.5倍；且其中該第三及第四STI內側壁垂直於該基板表面。
  12. 如申請專利範圍第10項的方法，其中該晶體磊晶材料之層係緩衝材料的層且更包含：在該緩衝材料之頂表面上的裝置晶體磊晶材料之層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊晶生長。
  13. 如申請專利範圍第10項的方法，其中該第一及第二STI內側壁形成相對於該基板表面之55°的內傾角。
  14. 如申請專利範圍第10項的方法，其中該第一及第二STI內側壁垂直於該基板表面。
  15. 一種用於計算的系統，包含：耦接至記憶體的微處理器，該微處理器具有至少一組合溝槽，該組合溝槽具有：在基板表面上的第一及第二淺溝槽隔離(STI)區域，該第一及第二STI區域具有界定下溝槽之第一及第二下溝槽側壁的第一及第二STI內側壁，該下溝槽具有其係該基板表面的底表面，該下溝槽具有下溝槽上開口；在該第一及第二STI區域上的第三及第四STI區域，該第三及第四STI區域具有界定上溝槽之第三及第四上溝槽側壁的第三及第四STI內側壁，該上溝槽開口至該下溝槽上開口及該基板表面；該上溝槽具有在該下溝槽上開口之上並完全圍繞其的上溝槽下表面；在該下溝槽中及在該上溝槽中的緩衝晶體磊晶材料之緩衝層，該緩衝晶體磊晶材料選擇性地從該基板表面磊晶生長，但不從該下溝槽的STI頂表面生長；在該緩衝材料之頂表面上的裝置晶體磊晶材料之裝置層，該裝置晶體磊晶材料選擇性地從該緩衝材料的該頂表面磊晶生長；及形成在該裝置材料之鰭中的複數個裝置，其中該磊晶材料具有接觸該第三及第四STI內側壁的(110)晶體指數垂直側壁。
  16. 如申請專利範圍第15項的系統，其中該上溝槽的高度為該上溝槽之寬度的至少1.5倍及該上溝槽之長度的至少1.5倍；其中該第三及第四STI內側壁垂直於該基 板表面；及其中(a)該磊晶材料具有接觸該第一及第二STI內側壁的(111)晶體指數側壁及(b)該第一及第二STI內側壁形成相對於該基板表面之55°的內傾角的一者。
TW103130107A 2013-09-04 2014-09-01 在選擇性磊晶期間防止側壁缺陷的方法及結構 TWI564939B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/058084 WO2015034492A1 (en) 2013-09-04 2013-09-04 Methods and structures to prevent sidewall defects during selective epitaxy

Publications (2)

Publication Number Publication Date
TW201523702A TW201523702A (zh) 2015-06-16
TWI564939B true TWI564939B (zh) 2017-01-01

Family

ID=52628795

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130107A TWI564939B (zh) 2013-09-04 2014-09-01 在選擇性磊晶期間防止側壁缺陷的方法及結構

Country Status (7)

Country Link
US (1) US9698013B2 (zh)
EP (1) EP3042390A4 (zh)
KR (1) KR102245485B1 (zh)
CN (1) CN105874564A (zh)
SG (1) SG11201600820PA (zh)
TW (1) TWI564939B (zh)
WO (1) WO2015034492A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177143B2 (en) * 2015-10-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Limited FinFET device and method for fabricating the same
US9570297B1 (en) * 2015-12-09 2017-02-14 International Business Machines Corporation Elimination of defects in long aspect ratio trapping trench structures
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
US10249492B2 (en) 2016-05-27 2019-04-02 International Business Machines Corporation Fabrication of compound semiconductor structures
US9735010B1 (en) 2016-05-27 2017-08-15 International Business Machines Corporation Fabrication of semiconductor fin structures
US10453943B2 (en) * 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
US10163628B1 (en) 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Lattice-mismatched semiconductor substrates with defect reduction
DE112017008074T5 (de) * 2017-09-22 2020-07-09 Intel Corporation Substratdefektsperrschichten für verspannte Kanalhalbleiterbauelemente
KR102651721B1 (ko) 2019-01-09 2024-03-26 삼성전자주식회사 이미지 센서
KR20200141142A (ko) * 2019-06-10 2020-12-18 삼성전자주식회사 반도체 장치
KR102644454B1 (ko) * 2021-11-05 2024-03-08 한국과학기술연구원 언더컷 구조의 트렌치를 포함하는 반도체 소자 및 이를 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20100289116A1 (en) * 2009-05-12 2010-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Selective Epitaxial Growth of Semiconductor Materials with Reduced Defects
US20120032234A1 (en) * 2010-08-05 2012-02-09 Katholieke Universiteit Leuven, K.U. Leuven R&D Antiphase Domain Boundary-Free III-V Compound Semiconductor Material on Semiconductor Substrate and Method for Manufacturing Thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669645B1 (ko) * 2002-11-12 2007-01-16 마이크론 테크놀로지, 인크 씨모스 이미지 센서의 암전류를 감소시키기 위한 접지게이트 및 아이솔레이션 기술
US6888214B2 (en) 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
KR20040105980A (ko) 2003-06-10 2004-12-17 매그나칩 반도체 유한회사 반도체 소자의 얕은 트랜치 소자분리막 형성방법
US20070066074A1 (en) * 2005-09-19 2007-03-22 Nace Rossi Shallow trench isolation structures and a method for forming shallow trench isolation structures
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8334184B2 (en) * 2009-12-23 2012-12-18 Intel Corporation Polish to remove topography in sacrificial gate layer prior to gate patterning
CN102592966B (zh) * 2011-01-12 2015-07-15 中国科学院微电子研究所 半导体器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20100289116A1 (en) * 2009-05-12 2010-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Selective Epitaxial Growth of Semiconductor Materials with Reduced Defects
US20120032234A1 (en) * 2010-08-05 2012-02-09 Katholieke Universiteit Leuven, K.U. Leuven R&D Antiphase Domain Boundary-Free III-V Compound Semiconductor Material on Semiconductor Substrate and Method for Manufacturing Thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G. Wang et al. "growth of high quality InP layers in STI trenches on miscut Si(001) substrates", Journal of Crystal Growth (2011), Vol. 315, pp. 32-36 *

Also Published As

Publication number Publication date
KR20160051732A (ko) 2016-05-11
CN105874564A (zh) 2016-08-17
TW201523702A (zh) 2015-06-16
WO2015034492A1 (en) 2015-03-12
EP3042390A1 (en) 2016-07-13
US20160181099A1 (en) 2016-06-23
US9698013B2 (en) 2017-07-04
EP3042390A4 (en) 2017-04-12
KR102245485B1 (ko) 2021-04-29
SG11201600820PA (en) 2016-03-30

Similar Documents

Publication Publication Date Title
TWI564939B (zh) 在選擇性磊晶期間防止側壁缺陷的方法及結構
TWI544518B (zh) 矽晶圓上之iii-v族裝置的集成
TWI539521B (zh) 在矽溝槽中的三族氮化物裝置
TWI582831B (zh) 用於III-Ｎ磊晶之具有Ｓｉ（１１１）平面於Ｓｉ（１００）晶片上的奈米結構及奈米特徵
TWI544636B (zh) 使用選擇式磊晶成長整合ｖｌｓｉ相容性鰭狀結構與在其上製作裝置
US10084043B2 (en) High mobility nanowire fin channel on silicon substrate formed using sacrificial sub-fin
TWI540649B (zh) 形成一對電子裝置鰭的方法
KR102375846B1 (ko) 게이트-올-어라운드 트랜지스터들을 위한 gaas 상의 부정형 ingaas
KR102355273B1 (ko) 헤테로지니어스 반도체 재료 통합 기술들
US10096474B2 (en) Methods and structures to prevent sidewall defects during selective epitaxy

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees