TWI559518B - 電阻式隨機存取記憶體及其製造方法 - Google Patents

Description

電阻式隨機存取記憶體及其製造方法

本發明是有關於一種記憶體及其製造方法，且特別是有關於一種電阻式隨機存取記憶體及其製造方法。

電阻式隨機存取記憶體(RRAM或ReRAM)因其記憶密度高(記憶單元的面積小)、操作速度快、功耗低且成本低，是近年來廣為研究的一種記憶體元件。其運作原理在於，某些介電材料在被施予高電壓時內部會產生導電路徑，從而自高電阻狀態轉變至低電阻狀態，此後，又可經「重設」步驟而回到高電阻狀態。藉此，該介電材料得以提供對應「0」和「1」的兩種截然不同的狀態，因此可以作為儲存數位資訊的記憶單元。

在各類電阻式隨機存取記憶體中，氧化鉿型電阻式隨機存取記憶體因耐久性優、切換速度快而備受矚目。可是，目前所使用的鈦/氧化鉿(Ti/HfO₂)型電阻式隨機存取記憶體在高溫時往往難以保持在低電阻狀態，造成所謂「高溫數據保持能力」的劣化。對此，有進行研究並加以改善的必要。

本發明提供一種電阻式隨機存取記憶體及其製造方法，可以改善電阻式隨機存取記憶體在高溫狀態下數據保持能力不佳的問題。

本發明的電阻式隨機存取記憶體包括第一電極層、第二電極層以及位於該第一電極層與該第二電極層之間的堆疊結構。該堆疊結構包括成分為HfO_x的導電層與成分為HfO_y的可變電阻層，其中x<y，且氧離子在該導電層中的擴散速率低於其在金屬(例如鉿或鈦)中的擴散速率。

本發明的電阻式隨機存取記憶體的製造方法包括以下步驟。在基底上形成第一電極層；在該第一電極層上形成堆疊結構；在該堆疊結構上形成第二電極層。該堆疊結構包括成分為HfO_x的導電層與成分為HfO_y的可變電阻層，其中x<y，且氧離子在該導電層中的擴散速率低於其在金屬中的擴散速率。

在一種實施方式中，0.05<x<0.5，1<y<3。

在一種實施方式中，x約等於0.25，y約等於2。

在一種實施方式中，該導電層為包括單斜晶系(monoclinic)結構和六方最密堆積(hexagonal closed packed，HCP)結構的多晶材料，該可變電阻層包括單斜晶系結構和非晶結構。

在一種實施方式中，單斜晶系結構在該導電層中以體積計佔50%到80%。

在一種實施方式中，該導電層的電阻率為200μΩ cm到100000μΩ cm。

在一種實施方式中，該導電層的厚度為5nm到50nm。

在一種實施方式中，該可變電阻層的厚度為2nm到10nm。

在一種實施方式中，該第一電極層和該第二電極層的材料分別選自由氮化鈦(TiN)、氮化鉭(TaN)、鉑(Pt)、銥(Ir)和石墨組成的族群。

基於上述，本發明提出一種電阻式隨機存取記憶體及其製造方法，透過在可變電阻層和電極層之間置入一層可暫時儲存氧離子的導電層，可以避免氧離子在高溫環境下擴散回到可變電阻層的情形，從而改善一般電阻式隨機存取記憶體常遭遇的高溫數據保持能力不佳的問題。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例作詳細說明如下。

100‧‧‧基底

102‧‧‧第一電極層

104‧‧‧堆疊結構

106‧‧‧導電層

108‧‧‧可變電阻層

110‧‧‧第二電極層

200‧‧‧氧離子

300‧‧‧導電細絲

M‧‧‧記憶單元

圖1到圖4是根據本發明的第一實施方式所繪示的電阻式隨機存取記憶體的剖面流程圖。

圖5是根據本發明的第二實施方式所繪示的電阻式隨機存取記憶體的剖面示意圖。

以下將參照隨附圖式更全面地描述本發明的示範性實施方式；然而，本發明可按不同的形式體現，且不侷限於本文闡述的實施方式。

本發明的第一實施方式涉及一種電阻式隨機存取記憶體的製造方法，根據此實施方式，圖1到圖4繪示了製造電阻式隨機存取記憶體的 流程。

請參照圖1，首先，提供基底100。基底100的材料不受特別限 制，常見者例如是矽基底等半導體基底。在圖1中雖然沒有繪示，但基底100中可能已經形成了其他元件，例如二極體或電晶體等半導體元件和導電插塞，前述二極體或電晶體等元件可以作為電阻式隨機存取記憶體的切換元件。

請參照圖2，接著，在基底100上形成第一電極層102。第一電 極層102的材料不受特別限制，凡習知的導電材料均可使用，例如可以是氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦鋁(TiAlN)、鈦鎢(TiW)合金、鎢(W)、釕(Ru)、鉑(Pt)、銥(Ir)、石墨或上述材料的混合物或疊層；其中，較佳是氮化鈦、氮化鉭、鉑、銥、石墨或其組合。第一電極層102的形成方法不受特別限制，常見者如直流濺鍍或射頻磁控濺鍍等物理氣相沈積製程。第一電極層102的厚度亦不受特別限制，但通常在5nm到500nm之間。

請參照圖3，接著，在第一電極層102上形成堆疊結構104。在 本實施方式中，堆疊結構104包括由導電層106和可變電阻層108組成的雙層結構。

在本實施方式中，導電層106和可變電阻層108的成分都是鉿的 氧化物，然而，氧在其中的莫耳分率不同，使得兩者展現出實質上導電(例如電阻率在200μΩ cm到100000μΩ cm之間)和未施加電壓前實質上絕緣兩種不同的性質。具體而言，導電層106的成分為HfO_x，可變電阻層108的成分為HfO_y，其中x<y；換言之，導電層106是相較之下氧含量較低(O-deficient)的材料。x的數值以介於0.05到0.5之間較佳，y的數值以介於1到3之間較佳。由於鉿和氧的二元系統在不超過2000K的溫度下， 存在兩種穩定相，即HfO_0.25和HfO₂。因此，當x和y的數值落於前述範圍內時，導電層106和可變電阻層108的材料在整個記憶體製程期間都能保有非常穩定的內部結構，這可以提高製程的良率。基於同一理由，更佳的情況是x約等於0.25，y約等於2。但需注意的是，本文中使用「約」來修飾特定數值，即表示應容許至少10%的誤差範圍。

導電層106可以透過任何習知的薄膜製程來形成，例如反應性濺鍍等物理氣相沈積製程，其厚度例如是介於5nm到50nm之間。可變電阻層108也可以透過物理氣相沈積製程來形成；或者，考慮到可變電阻層108的厚度通常需限制在很薄的範圍(例如2nm到10nm)，較佳是透過原子層沈積(ALD)製程來形成。根據前述方法分別形成導電層106和可變電阻層108之後，導電層106可以是包括單斜晶系結構和六方最密堆積結構的多晶材料，且在該導電層中，單斜晶系結構以體積計佔50%到80%。至於可變電阻層108則包括單斜晶系結構和非晶結構。

關於導電層106和可變電阻層108在高電阻狀態和低電阻狀態之間切換的機制，將於以下第二實施方式中參照圖5說明之。可參照028段以下的說明。此外，還需注意的是，儘管在圖3所示的實施方式中，是先形成導電層106再形成可變電阻層108，本文對這兩層薄膜的形成順序實則並不意欲加以限制。在其他實施方式中，也可以先在第一電極層102上形成可變電阻層，再在可變電阻層上形成導電層。

請參照圖4，接著，在堆疊結構104上形成第二電極層110，而完成電阻式隨機存取記憶體的製作。第二電極層110的材料、厚度和形成方法可以和第一電極層102相同，於此不再贅述。

圖5繪示的是本發明的第二實施方式涉及的一種電阻式隨機存取記憶體。

請參照圖5，在本實施方式中，電阻式隨機存取記憶體包括配置 在基底100上的第一電極層102、第二電極層110以及堆疊結構104，其中堆疊結構104位於第一電極層102與第二電極層110之間，且堆疊結構104包括成分為HfO_x的導電層106與成分為HfO_y的可變電阻層108，其中x<y。基底100、第一電極層102、第二電極層110和堆疊結構104(導電層106、可變電阻層108)的材料、厚度、形成方法可以和第一實施方式所記載者相同，於此不再贅述。以下參照圖5所作的說明將集中在電阻式隨機存取記憶體的一種可能的操作機制。

圖5中由第一電極層102、第二電極層110和堆疊結構104組成 的結構下文中將統稱為記憶單元M。由於可變電阻層108起初是實質上絕緣的，第一電極層102和第二電極層110之間原本呈斷路狀態。此時，若在第一電極層102和第二電極層110之間建立高電位差，可變電阻層108中的氧離子(O^2-)200將受正電位的吸引而離開可變電阻層108(在圖5中是進入了導電層106，其移動路徑由虛線箭頭示意之)，藉此，可變電阻層108內部形成由氧的空缺(Oxygen vacancy)構成的導電細絲300。記憶單元M因此從高電阻狀態轉變為低電阻狀態。

習知的電阻式隨機存取記憶體中沒有導電層106的存在，因此， 氧離子離開可變電阻層後，將進入作為電極的金屬層(其材料例如是鉿或鈦)。然而，氧離子在此類金屬層中的擴散速率相當高，即使在室溫下也有一定的機會藉由擴散回到可變電阻層中。如果電阻式隨機存取記憶體的後續製程包括高溫處理步驟(例如封裝製程的溫度可達約200℃)，氧離子擴散回到可變電阻層的情形自然更為嚴重。一旦過多的氧離子回到可變電阻層，和氧空缺再結合(recombination)，就可能造成導電細絲的斷絕，無法維持低電阻狀態，這就是「高溫狀態下數據保持能力不佳(HTDR fail)」 的問題。

以往為了克服此問題，也有研究者提出在電極和可變電阻層之間配置其他材料層的作法，然而，該材料層是介電層，因此該些作法需要非常嚴格地控制該介電層的厚度(例如小於5nm，甚至到達數個Å的等級)，以避免元件完全無法導通；且該材料層的成分和可變電阻層的材料在製程溫度區間內，往往會形成許多不同的相，這造成製程設計和元件效能控制的困難。

相對地，在本實施方式中，當可變電阻層108的材料為氧化鉿時，在電極層和可變電阻層108之間置入一層構成原子相同(同為氧和鉿)但相對比例不同(氧的比例較少)的導電層106，可有效改善HTDR fail的問題。其原因可能在於，氧離子200在導電層106中的擴散速率遠低於其在金屬材料中的擴散速率，因此，一旦氧離子200受電場的驅使進入導電層106，若無相反電場的施予，即使在高溫狀態下，仍會傾向於停留在導電層106中，而不至於擴散回到可變電阻層108。此外，由於導電層106的「導電」特性，其厚度不需要控制在數個奈米等級，可達約50nm。再者，如前文所提及的，氧和鉿的二元系統中存在兩個非常穩定的相，因此，將導電層106和可變電阻層108的材料限於本實施方式中所述者，有助於提高產品的良率。

綜上所述，本發明提出一種電阻式隨機存取記憶體及其製造方法，透過在可變電阻層和電極層之間置入一層可暫時儲存氧離子的導電層，可以避免氧離子在高溫環境下擴散回到可變電阻層的情形，從而改善一般電阻式隨機存取記憶體常遭遇的高溫數據保持能力不佳的問題。

雖然已經以示範性實施方式對本發明作說明如上，然而，其並非用以限定本發明。任何所屬技術領域中具有通常知識者，在不脫離本發明 的精神和範圍的前提內，當可作些許的更動與潤飾。故本申請案的保護範圍當以後附的申請專利範圍所界定者為準。

100‧‧‧基底

102‧‧‧第一電極層

104‧‧‧堆疊結構

106‧‧‧導電層

108‧‧‧可變電阻層

110‧‧‧第二電極層

200‧‧‧氧離子

300‧‧‧導電細絲

M‧‧‧記憶單元

Claims (10)

1. 一種電阻式隨機存取記憶體，包括：第一電極層；第二電極層；以及堆疊結構，位於該第一電極層與該第二電極層之間，該堆疊結構包括成分為HfO_x的導電層與成分為HfO_y的可變電阻層，其中x<y，0.05<x<0.5，且氧離子在該導電層中的擴散速率低於其在金屬中的擴散速率。
2. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中1<y<3。
3. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中x約等於0.25，y約等於2。
4. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該導電層為包括單斜晶系結構和六方最密堆積結構的多晶材料，該可變電阻層包括單斜晶系結構和非晶結構。
5. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中單斜晶系結構在該導電層中以體積計佔50%到80%。
6. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該導電層的電阻率為200μΩcm到100000μΩcm。
7. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該導電層的厚度為5nm到50nm。
8. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該可變電阻層的厚度為2nm到10nm。
9. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該第一電極層和該第二電極層的材料分別選自由氮化鈦、氮化鉭、鉑、銥和石墨 組成的族群。
10. 一種電阻式隨機存取記憶體的製造方法，包括：在基底上形成第一電極層；在該第一電極層上形成堆疊結構；以及在該堆疊結構上形成第二電極層；其中該堆疊結構包括成分為HfO_x的導電層與成分為HfO_y的可變電阻層，其中x<y，0.05<x<0.5，且氧離子在該導電層中的擴散速率低於其在金屬中的擴散速率。