TWM621734U

TWM621734U - 可變電阻式記憶體

Info

Publication number: TWM621734U
Application number: TW110208350U
Authority: TW
Inventors: 陳朝陽; 黃志仁
Original assignee: 志陽憶存股份有限公司
Priority date: 2021-07-16
Filing date: 2021-07-16
Publication date: 2022-01-01

Abstract

本創作公開一種可變電阻式記憶體。一種可變電阻式記憶體包括一第一電極層、一第一氧化層、一第二氧化層以及一第二電極層。第一氧化層設置在第一電極層上。第一氧化層包括一第一摻雜物。第二氧化層設置在第一氧化層上。第二電極層設置在第二氧化層上。第一氧化層包括一第一厚度。第二氧化層包括一第二厚度。第一厚度是第一厚度與第二厚度的總和的10%至50 %。

Description

可變電阻式記憶體

本創作涉及一種可變電阻式記憶體，特別是涉及一種具有較高能量障壁的可變電阻式記憶體。

可變電阻式記憶體是新一代的記憶體。但是目前的製作方法，是在氧化層中加入鈦(Ti)、鉿(Hf)或鈮(Nb)等元素或其化合物。但是根據這類製作方法製作的可變電阻式記憶體，氧化層的能量障壁(energy barrier)較低，以致可變電阻式記憶體的反覆使用的次數(cycling)無法大幅提高，以及較差的資料保持能力(data retention)。

故，如何提供一種具有較高能量障壁(higher energy barrier)的可變電阻式記憶體，來克服上述的缺陷，已成為該項事業所欲解決的重要課題之一。

本創作所要解決的技術問題在於，針對現有技術的不足提供一種可變電阻式記憶體，包括一第一電極層；一第一氧化層，設置在所述第一電極層上，所述第一氧化層包括一第一摻雜物；一第二氧化層，設置在所述第一氧化層上；以及一第二電極層，設置在所述第二氧化層上；其中，所述第一氧化層包括一第一厚度，所述第二氧化層包括一第二厚度，所述第一厚度是所述第一厚度與所述第二厚度的總和的10%至50%。

為了解決上述的技術問題，本創作所採用的另外一技術方案是提供一種可變電阻式記憶體，包括一第一電極層；一第一氧化層，設置在所述第一電極層上，所述第一氧化層包括一第一摻雜物；一第二氧化層，設置在所述第一氧化層上；以及一覆蓋層，設置在所述第二氧化層上；以及一第二電極層，設置在所述覆蓋層上；其中，所述第一氧化層包括一第一厚度，所述第二氧化層包括一第二厚度，所述第一厚度是所述第一厚度與所述第二厚度的總和的10%至50%。

本創作的其中一有益效果在於，本創作所提供的可變電阻式記憶體以及製作方法，可以有效提高可變電阻式記憶體的反覆寫入、重置使用的次數(cycling)以及資料的保持能力(data retention)。

為使能更進一步瞭解本創作的特徵及技術內容，請參閱以下有關本創作的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本創作加以限制。

S110-S160:步驟

1,2,3:可變電阻式記憶體

11,21,31:第一電極層

12,22,32:第一氧化層

13,23,33:第二氧化層

14,34:覆蓋層

15,24,35:第二電極層

D1:第一摻雜物

H1:第一厚度

H2:第二厚度

HT:第一厚度與第二厚度的總和

圖1是本創作第一實施例的可變電阻式記憶體的製作方法的製作步驟流程圖。

圖2A至圖2E是圖1中的可變電阻式記憶體的製作方法的示意圖。

圖3是本創作第二實施例的可變電阻式記憶體的示意圖。

圖4是本創作第三實施例的可變電阻式記憶體的示意圖。

以下是通過特定的具體實施例來說明本創作所公開有關“可變電阻式記憶體以及可變電阻式記憶體的製作方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本創作的優點與效果。本創作可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本創作的構思下進行各種修改與變更。另外，本創作的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本創作的相關技術內容，但所公開的內容並非用以限制本創作的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

[第一實施例]

請參閱圖1、圖2A至圖2E，圖1是本創作第一實施例的可變電阻式記憶體的製作方法的製作步驟流程圖。圖2A至圖2E是圖1中的可變電阻式記憶體的製作方法的示意圖。

一種可變電阻式記憶體的製作方法，包括下列步驟：設置一第一電極層(步驟S110)；設置一第一氧化層在所述第一電極層上(步驟S120)；以擴散方式摻雜一第一摻雜物在所述第一氧化層中(步驟S130)；設置一第二氧化層在所述第一氧化層上(步驟S140)；設置一覆蓋層在所述第二氧化層與所述第二電極層之間(步驟S150)；以及設置一第二電極層(步驟S160)。

上列步驟中，第一電極層11以及第二電極層15的材料可以是金屬、金屬合金、導電氧化物。金屬則是包括鉭(Ta)、鈦(Ti)，鎢(W)、釕(Ru)或鋁(Al)等。金屬合金則可以包括：氮化鈦(TiN)、氮化鉭(TaN)、鈦鎢(TiW)、鈦鎢氮(TiAlN)等。導電氧化物則是包括：二氧化銥(IrO2)、二氧化釕(RuO2)及其組合。

覆蓋層14的材料可以是金屬或是金屬合金。金屬則是包括鉭(Ta)、鈦(Ti)，鎢(W)、釕(Ru)或鋁(Al)等。金屬合金則可以包括：氮化鈦(TiN)、氮化鉭(TaN)、鈦鎢(TiW)或是鈦鎢氮(TiAlN)等。

第一氧化層12的材料則可以包括：氧化物、過度金屬氧化物或是其組合。氧化物則是包括氧化矽(SiOx)或是氧化鋁(AlOx)等。過度金屬氧化物則是包括：氧化鉭(TaOx)、氧化鉭(TaOx)、氧化鉿(HfOx)、氧化鈦(TiOx)、氧化鎢(WOx)或是其組合。

類似地，第二氧化層13的材料也是包括氧化物、過度金屬氧化物或是其組合。氧化物則是包括氧化矽(SiOx)或是氧化鋁(AlOx)等。過度金屬氧化物則是包括：氧化鉭(TaOx)、氧化鉭(TaOx)、氧化鉿(HfOx)、氧化鈦(TiOx)、氧化鎢(WOx)或是其組合。

在本實施例中，第一氧化層12的材料與第二氧化層13的材料是相同的。在其他實施例中，第一氧化層12的材料與第二氧化層13的材料則可以是利用不同的材料進行設置。

加入第一氧化層12中的第一摻雜物D1則是包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素或是除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素的化合物、V族元素的化合物或是除了氧之外的VI族元素的化合物或其組合。

如圖2A以及步驟S110所示，第一電極層11首先被設置。第一電極層11也可以被稱為底電極(bottom electrode)。

如圖2B以及步驟S120所示，第一氧化層12則是被設置在第一電極層11上。在本實施例中，第一電極層11、第一氧化層12、第二氧化層13、覆蓋層14以及第二電極層15可以利用物理氣相沈積製程(PVD)或是原子層沈積製程(ALD)。

在設置完成第一氧化層12之後，則需要進行步驟S130。如圖2C所示，步驟S130中，則是利用擴散方式將第一摻雜物D1加入第一氧化層12中。也就是第一摻雜物D1會通過擴散作用散佈在第一氧化層12中。

接下來，如圖2D以及步驟S140所示，第二氧化層13則是設置在第一氧化層12上。在本實施例中，第二氧化層13是沒有加入第一摻雜物D1的。在其他實施例中，第二氧化層13則可以同樣地利用擴散作用加入第二摻雜物(圖未示)。將第一摻雜物D1加入第一氧化層12的溫度則是介於攝氏100°至攝氏450°之間。第二摻雜物(圖未示)的材料可以與第一摻雜物D1是相同的材料。第二摻雜物(圖未示)的材料也可以與第一摻雜物D1是不相同的材料。

第一摻雜物D1以及第二摻雜物(圖未示)可以包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素、除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素的化合物、V族元素的化合物、除了氧之外的VI族元素的化合物或是其組合。

第一氧化層12包括一第一厚度H1，第二氧化層13則是包括一第二厚度H2。

在本實施例中，第一厚度H1與第二厚度H2是相同的。

如圖2D所示，第一厚度H1則可以是第一厚度H1與第二厚度H2的總和HT的10%至50%。

在本實施例中，第一氧化層12包括第一摻雜物D1，第二氧化層13沒有加入摻雜物。因此，在摻雜濃度(doping concentration)上，第一氧化層12的摻雜濃度(doping concentration)會大於第二氧化層13的摻雜濃度。

類似地，即使第二氧化層13有加入第二摻雜物(圖未示)，第二氧化層13的第二摻雜物(圖未示)的摻雜濃度會小於第一氧化層12的第一摻雜物的摻雜濃度。

此外，第一摻雜物D1與第一氧化層12的一重量比例小於15%。重量比例的計算則如下列公式1所示。

此外，當第二氧化層13也以擴散作用加入第二摻雜物(圖未示)，其第二摻雜物(圖未示)的重量比例會如下列公式2所示。

如圖2E所示，覆蓋層14是設置在第二氧化層13上。第二電極層15則是設置在覆蓋層14上。第二電極層15則又被稱為頂電極(top electrode)。

本實施例的可變電阻式記憶體1的第一電極層11以及第二電極層15可以分別加上電壓。第一電極層11以及第二電極層15之間的電壓差，可以決定可變電阻式記憶體1的0與1的狀態。也就是，第一電極層11以及第二電極層15之間的電壓差，決定第一電極層11以及第二電極層15(包括覆蓋層14)之間的電阻值的變化。例如，第一電極層11的電壓大於第二電極層15的電壓時，可變電阻式記憶體1則會從低阻態(LRS)轉變成高阻態(HRS)，產生重置(reset)的動作。

可變電阻式記憶體1的各層結構的厚度可以根據實際需求進行調整。本實施例中則是提供各層結構的大略厚度範圍。

第一電極層11以及第二電極層15的厚度分別介於1nm至2000nm之間。第一氧化層12與第二氧化層13的總厚度則是介於1nm至100nm。至於覆蓋層14，在某些產品中可以不設置。因此覆蓋層14的厚度是介於0nm至100nm。

[第二實施例]

請參閱圖3，圖3是本創作第二實施例的可變電阻式記憶體的示意圖。

本實施例中，提供一種可變電阻式記憶體2。可變電阻式記憶體2包括一第一電極層21、一第一氧化層22、一第二氧化層23、一第二電極層24。也就是，可變電阻式記憶體2是不包括覆蓋層的產品。

第一氧化層22設置在第一電極層21上。第一氧化層22則是包括一第一摻雜物。第二氧化層23則是設置在第一氧化層22上。第二電極層24則是設置在第二氧化層23上。第一氧化層22的材料與第二氧化層23的材料是相同的。在其他實施例中，第一氧化層22的材料與第二氧化層23的材料可以是不相同的。

第一摻雜物D1包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素、除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素的化合物、V族元素的化合物、除了氧之外的VI族元素的化合物或其組合。

第一氧化層22包括一第一厚度H1，第二氧化層23則是包括一第二厚度H2。在本實施例中，第一厚度H1與第二厚度H2是相同的。

類似地，如圖2D所示，第一厚度H1則可以是第一厚度H1與第二厚度H2的總和HT的10%至50%。

此外，第一氧化層22的第一摻雜物D1與第一氧化層22的一重量比例小於15%。重量比例的計算則如前述公式1所示。當第二氧化層23也有摻雜第二摻雜物(圖未示)時，則第二氧化層23的第二摻雜物(圖未示)與第二氧化層23的一重量比例則會小於第一氧化層22的第一摻雜物D1與第一氧化層22的重量比例。第二氧化層23的第二摻雜物(圖未示)與第二氧化層23的一重量比例則會如前述公式2所示。

本實施例的可變電阻式記憶體2的第一電極層21以及第二電極層24可以分別加上電壓。第一電極層21以及第二電極層24之間的電壓差，可以決定可變電阻式記憶體2的0與1的狀態。也就是，第一電極層21以及第二電極層24之間的電壓差，決定第一電極層21以及第二電極層24之間的電阻值的變化。例如，第一電極層21的電壓大於第二電極層24的電壓時，可變電阻式記憶體2則會從低阻態(LRS)轉變成高阻態(HRS)，產生重置(reset)的動作。

可變電阻式記憶體2的各層結構的厚度可以根據實際需求進行調整。本實施例中則是提供各層結構的大略厚度範圍。

第一電極層21以及第二電極層24的厚度分別介於1nm至2000nm之間。第一氧化層22與第二氧化層23的總厚度則是介於1nm至100nm。至於覆蓋層(圖未示)在本實施例中是不設置的，因此覆蓋層(圖未示)的厚度是介於0nm。

[第三實施例]

請參閱圖4，圖4是本創作第三實施例的可變電阻式記憶體的示意圖。

本實施例提供一種可變電阻式記憶體3。可變電阻式記憶體3包括一第一電極層31、一第一氧化層32、一第二氧化層33、一覆蓋層34以及第二電極層35。

第一氧化層32設置在第一電極層31上。第一氧化層32包括一第一摻雜物D1。第二氧化層33設置在第一氧化層32上。覆蓋層34設置在第二氧化層33上。第二電極層35則是設置在覆蓋層34上。

第一摻雜物D1包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素、除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素的化合物、V族元素的化合物、除了氧之外的VI族元素的化合物或是其組合。在其他實施例中，第二氧化層33可以摻雜一第二摻雜物(圖未示)。第二摻雜物(圖未示)的材料可以與第一摻雜物D1相同。

第一氧化層32包括一第一厚度H1，第二氧化層33則是包括一第二厚度H2。

在本實施例中，第一厚度H1與第二厚度H2是相同的。

此外，第一摻雜物D1與第一氧化層32的一重量比例小於15%。重量比例的計算則如前述公式1所示。當第二氧化層33也有摻雜第二摻雜物(圖未示)時，則第二氧化層33的第二摻雜物(圖未示)與第二氧化層33的一重量比例則會小於第一氧化層32的第一摻雜物D1與第一氧化層32的重量比例。第二氧化層33的第二摻雜物(圖未示)與第二氧化層33的一重量比例則會如前述公式2所示。

本實施例的可變電阻式記憶體3的第一電極層31以及第二電極層35可以分別加上電壓。第一電極層31以及第二電極層35之間的電壓差，可以決定可變電阻式記憶體3的0與1的狀態。也就是，第一電極層31以及第二電極層35之間的電壓差，決定第一電極層31以及第二電極層35(包括覆蓋層34)之間的電阻值的變化。例如，第一電極層31的電壓大於第二電極層35的電壓時，可變電阻式記憶體3則會從低阻態(LRS)轉變成高阻態(HRS)，產生重置(reset)的動作。

可變電阻式記憶體3的各層結構的厚度可以根據實際需求進行調整。本實施例中則是提供各層結構的大略厚度範圍。

第一電極層31以及第二電極層35的厚度分別介於1nm至 2000nm之間。第一氧化層32與第二氧化層33的總厚度則是介於1nm至100nm。至於覆蓋層34，在某些產品中可以不設置。因此覆蓋層34的厚度是介於0nm至100nm。

[實施例的有益效果]

本創作的其中一有益效果在於，本創作所提供的可變電阻式記憶體以及製作方法，可以有效提高可變電阻式記憶體的反覆使用的次數(cycling)以及資料的保持能力(data retention)。

以上所公開的內容僅為本創作的優選可行實施例，並非因此侷限本創作的申請專利範圍，所以凡是運用本創作說明書及圖式內容所做的等效技術變化，均包含於本創作的申請專利範圍內。

2:可變電阻式記憶體

21:第一電極層

22:第一氧化層

23:第二氧化層

24:第二電極層

D1:第一摻雜物

Claims

一種可變電阻式記憶體，包括一第一電極層；一第一氧化層，設置在所述第一電極層上，所述第一氧化層包括一第一摻雜物；一第二氧化層，設置在所述第一氧化層上；以及一第二電極層，設置在所述第二氧化層上；其中，所述第一氧化層包括一第一厚度，所述第二氧化層包括一第二厚度，所述第一厚度是所述第一厚度與所述第二厚度的總和的10%至50 %。
如請求項1所述的可變電阻式記憶體，其中，所述第一摻雜物包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素、除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素的化合物、V族元素的化合物、除了氧之外的VI族元素的化合物或其組合。
如請求項1所述的可變電阻式記憶體，其中，所述第一摻雜物與所述第一氧化層的一重量比例小於15%，所述第一氧化層的材料與所述第二氧化層的材料是相同或是不相同的。
如請求項1所述的可變電阻式記憶體，其中，所述第二氧化層還包括一第二摻雜物，所述第二摻雜物是以擴散方式摻雜在所述第二氧化層中，所述第二摻雜物包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素、除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素、V族元素的化合物、除了氧之外的VI族元素的化合物或其組合，所述第二氧化層的所述第二摻雜物的摻雜濃度小於所述第一氧化層的所述第一摻雜物的摻雜濃度。
一種可變電阻式記憶體，包括一第一電極層；一第一氧化層，設置在所述第一電極層上，所述第一氧化層包括一第一摻雜物；一第二氧化層，設置在所述第一氧化層上；以及一覆蓋層，設置在所述第二氧化層上；以及一第二電極層，設置在所述覆蓋層上；其中，所述第一氧化層包括一第一厚度，所述第二氧化層包括一第二厚度，所述第一厚度是所述第一厚度與所述第二厚度的總和的10%至50 %。
如請求項5所述的可變電阻式記憶體，其中，所述第一摻雜物包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素、除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素的化合物、V族元素的化合物、除了氧之外的VI族元素的化合物或其組合。
如請求項5所述的可變電阻式記憶體，其中，所述第一摻雜物與所述第一氧化層的一重量比例小於15%，所述第一氧化層的材料與所述第二氧化層的材料是相同或是不相同的。
如請求項5所述的可變電阻式記憶體，其中，所述第二氧化層還包括一第二摻雜物，所述第二摻雜物是以擴散方式摻雜在所述第二氧化層中，所述第二摻雜物包括：除了鋁之外的III族元素、除了矽之外的IV族元素、V族元素、除了氧之外的VI族元素、除了鋁之外的III族元素的化合物、除了矽之外的IV族元素、V族元素的化合物、除了氧之外的VI族元素的化合物或其組合，所述第二氧化層的所述第二摻雜物的摻雜濃度小於所述第一氧化層的所述第一摻雜物的摻雜濃度。