TWI557803B - 晶種層之形成方法、矽膜之成膜方法及成膜裝置 - Google Patents
晶種層之形成方法、矽膜之成膜方法及成膜裝置 Download PDFInfo
- Publication number
- TWI557803B TWI557803B TW102146983A TW102146983A TWI557803B TW I557803 B TWI557803 B TW I557803B TW 102146983 A TW102146983 A TW 102146983A TW 102146983 A TW102146983 A TW 102146983A TW I557803 B TWI557803 B TW I557803B
- Authority
- TW
- Taiwan
- Prior art keywords
- seed layer
- film
- forming
- ruthenium
- decane
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明主張2012年12月27日提出申請的日本專利申請第2012-285701號之優先權,並將該日本申請案之所有內容,作為參考文獻引用至此。
本發明係關於一種晶種層之形成方法、矽膜之成膜方法以及成膜裝置。
矽(例如非晶矽)被使用於填埋半導體積體電路裝置之接觸孔或線路、用以形成元件或構造的薄膜材料。該非晶矽的成膜方法中,二矽烷在400~500℃分解,三矽烷在350~450℃分解,四矽烷在300~400℃分解,而形成該非晶矽膜。
然而,若以非晶矽填入朝向細微化邁進的接觸孔及配線,成膜後的非晶矽在接觸孔部的表面覆蓋率較差,而產生大的孔隙(Void)。若在接觸孔或配線內產生較大的孔隙,則成為例如,引起電阻值增大的主要原因之一。而非晶矽膜的表面粗糙度之精度不良,亦為其主要原因。
於是,為了改善非晶矽膜的表面粗糙度之精度,在非晶矽膜成膜之前,
對基底層表面上供給胺基矽烷系氣體,而預先在基底層表面上形成晶種層。
最近,在要求改善矽膜,例如非晶矽膜的表面粗糙度之精度的同時,對於成膜製程之低溫化的要求也越來約嚴苛。
上述的成膜方法中,雖可達成改善表面粗糙度之精度的目的,但特別宜應用於成膜製程溫度為400℃以上的情況。例如,若應用於成膜製程溫度未滿400℃,例如以350℃為上限的成膜製程,則使得形成於晶種層上的例如非晶矽膜的成膜時間稍微增加。
成膜時間的稍微增加,則可能導致表面粗糙度之精度稍微降低。即使以現狀來說,係在沒有影響的範圍內,但考量到今後電子裝置的進展,可充分地預想到,今後將發展至「形成於晶種層上的薄膜,其表面粗糙度之精度即使稍微降低亦無法容許」的程度。
如此,考量到更要求成膜製程之低溫化的情況中,具有難以達到「繼續提升形成於晶種層上的薄膜的表面粗糙度之精度,並更加提升面內均一性」這樣的情形。
本發明係一種晶種層之形成方法,可對於成膜製程之更低溫化的要求有所對應,另外,亦可達成「持續提升形成於晶種層上之薄膜的表面粗糙度之精度,並更加提升面內均一性」的目的,並提供一種可使用該晶種層之形成方法的矽膜之成膜方法,以及進行該成膜方法的成膜裝置。
本發明之第1態樣的晶種層之形成方法,係在基底層上形成作為薄膜之晶種的晶種層,包含:(1)將該基底層加熱,對該加熱的基底層表面上供
給胺基矽烷系氣體,以在該基底層表面上形成第1晶種層的步驟;(2)將該基底層加熱,對該加熱的基底層表面上,供給二矽烷以上的高次矽烷系氣體,以在形成有該第1晶種層的該基底層表面上,形成第2晶種層的步驟;使該步驟(1)中的處理溫度,為400℃以下,可使該胺基矽烷系氣體所包含的至少矽吸附於該基底層表面上的溫度以上;使該步驟(2)中的處理溫度,為400℃以下,可使該二矽烷以上之高次矽烷系氣體所包含的至少矽吸附於形成有該第1晶種層的該基底層表面上的溫度以上。
本發明之第2態樣的矽膜之成膜方法,係在被處理體的基底層上形成晶種層,並在該晶種層上使矽膜成膜,包含:(1)在該被處理體的基底層表面上,形成該晶種層的步驟;及(2)在該晶種層上,形成該矽膜的步驟;其中,使用上述第1態樣的晶種層之形成方法,進行該步驟(1)。
本發明之第3態樣的成膜裝置,係在基底層上使矽膜成膜的成膜裝置,包含:處理室,收納具有基底層的被處理體,該基底層上形成有該矽膜;處理氣體供給機構,對該處理室內,供給用於處理的氣體;加熱裝置,將該處理室內所收納的該被處理體加熱;排氣機構,使該處理室內排氣;及控制器,控制該處理氣體供給機構、該加熱裝置及該排氣機構;該控制器,係以進行第2態樣的矽膜之成膜方法的步驟(1)及步驟(2)的方式,控制該處理氣體供給機構、該加熱裝置及該排氣機構。
1‧‧‧矽基板
2‧‧‧第1晶種層
3‧‧‧第2晶種層
4‧‧‧雙層晶種層
5‧‧‧矽膜
20‧‧‧支架邊緣部分
100‧‧‧成膜裝置
101‧‧‧處理室
102‧‧‧頂板
103‧‧‧分流腔
104‧‧‧密封構件
105‧‧‧縱型晶圓載具
106‧‧‧載具支架
106a‧‧‧支持溝
107‧‧‧保溫筒
108‧‧‧平台
109‧‧‧蓋部
110‧‧‧旋轉軸
111‧‧‧磁性流體密封構件
112‧‧‧密封構件
113‧‧‧手臂
114‧‧‧處理氣體供給機構
115‧‧‧惰性氣體供給機構
117a‧‧‧胺基矽烷系氣體供給源
117b‧‧‧高次矽烷系氣體供給源
117c‧‧‧不含胺基的矽烷系氣體供給源
120‧‧‧惰性氣體供給源
121a~121d‧‧‧流量控制器
122a~122d‧‧‧開閉閥
123a~123c‧‧‧分散噴嘴
124‧‧‧氣體吐出孔
128‧‧‧噴嘴
129‧‧‧排氣口
130‧‧‧排氣口蓋
131‧‧‧氣體出口
132‧‧‧排氣機構
133‧‧‧加熱裝置
150‧‧‧控制器
151‧‧‧使用者介面
152‧‧‧儲存部
S1、S2、S11、S12‧‧‧步驟
併入本說明書並成為其一部分的附件圖式,係顯示本發明之實施態樣者,其與上述一般說明及下述實施形態的詳細內容,一同說明本發明之概念。
【圖1】係顯示使用本發明之第1及第2實施態樣之晶種層之形成方法的矽膜之成膜方法其程序之一例的流程圖。
【圖2】圖(A)~圖(D)係概略顯示程序之中,半導體基板之狀態的剖面圖。
【圖3】係顯示矽膜之堆積時間與膜厚的關係圖。
【圖4】圖(A)係縱型晶圓載具的縱剖面圖。
【圖4】圖(B)係縱型晶圓載具的水平剖面圖。
【圖5】係顯示晶種層形成時之處理溫度/處理壓力與矽膜之面內均一性的關係的圖。
【圖6】圖(A)係顯示半導體基板的整個面之中,矽膜之面內均一性的平面圖。
【圖6】圖(B)係顯示半導體基板之支架邊緣部分以外的區域中,矽膜之面內均一性的平面圖。
【圖7】圖(A)~圖(C)係概略顯示處理溫度/處理壓力之變化與矽膜的膜厚變化之關係的水平剖面圖。
【圖8】圖(A)~圖(B),係概略顯示處理溫度/處理壓力之變化與支持溝內的處理氣體之流速變化之關係的縱剖面圖。
【圖9】係顯示載具位置與矽膜之面內均一性之關係的圖。
【圖10】係概略顯示本發明之第3實施態樣的成膜裝置之一例的剖面圖。
以下,參照圖式說明本發明之實施態樣。下述的詳細說明中,為了能夠充分理解本發明,而列舉許多具體的詳細說明。然而,顯而易見地,即使沒有這樣的詳細說明,本領域技術人員亦可實現本發明。在其他的例中,為了避免使各種實施態樣難以理解,故不詳細表示眾所周知的方法、順序、系統及構成要件。又,所有圖式中,對相同的部份附上相同的參照符號。
圖1係顯示使用本發明之第1及第2實施態樣的晶種層之形成方法的矽膜之成膜方法其程序之一例的流程圖,圖2A~圖2D,係概略顯示程序之中,半導體基板之狀態的剖面圖。
首先,如圖2A所示,本例中準備矽基板(矽晶圓)1作為被處理體。本例中,雖例示了矽基板1,並且以形成有矽膜之基底層為矽基板、即單晶矽為例,但基底層並不限於單晶矽,其表面亦可被氧化,亦可將氧化矽膜、氮化矽膜、金屬膜、金屬氧化物膜、金屬氮化物膜等的薄膜堆積在基底層的氧化面上。
接著,如圖1之步驟S1所示,在基底層(本例中為矽基板1)上形成晶種層。本例中,係分為兩階段來形成晶種層。其形成方法的一例如下所述。
<第1晶種層的形成>
如圖1的步驟S11及圖2B所示,將作為基底層的矽基板1加熱,並對已加熱的矽基板1之表面供給胺基矽烷系氣體,使得該胺基矽烷系氣體所包含的至少矽吸附於矽基板1的表面上。另外,使步驟S11中的處理溫度,為400℃以下,且可使胺基矽烷系氣體所包含的至少矽吸附於基底層表面(本例中為矽基板1的表面)上的溫度以上。藉此,在矽基板(基底層)1的表面上形成第1晶種層2。
作為胺基矽烷系氣體之例,可選自包含下述至少一個化合物之氣體:丁胺基矽烷(BAS)、
雙第三丁胺基矽烷(BTBAS)、二甲胺基矽烷(DMAS)、雙二甲胺基矽烷(BDMAS)、三(二甲胺基)矽烷(TDMAS)、二乙胺基矽烷(DEAS)、雙二乙胺基矽烷(BDEAS)、二丙胺基矽烷(DPAS)、二異丙胺基矽烷(DIPAS)、陸乙胺基二矽烷(Hexakis ethylamino disilane)、(1)((R1R2)N)nSiXH2X+2-n-m(R3)m、(2)((R1R2)N)nSiXH2X-n-m(R3)m。
其中,上述(1)、(2)式中,n為胺基的數量,係1~6的自然數m為烷基的數量,係0或1~5的自然數R1、R2、R3=CH3、C2H5、C3H7R1=R2=R3,或是亦可為不同。
R3=Cl,或是亦可為F。
X為1以上的自然數。
本例中,使用DIPAS作為胺基矽烷系氣體。以下為形成第1晶種層2時的處理條件之一例:DIPAS流量:200sccm
處理時間:1分鐘
處理溫度:350℃
處理壓力:133.3Pa(1Torr)。
又,本說明書中,將1Torr定義為133.3Pa。
藉由以這樣的條件進行成膜處理,可在矽基板1的表面上,吸附具有DIPAS所包含的至少矽的成分,而可形成以原子等級,例如1層原子左右
的等級(單原子層等級)吸附的第1晶種層2。第1晶種層2為極薄層,係在例如,不進行化學氣相沉積反應的情況下形成。
<第2晶種層的形成>
接著,如圖1之步驟S12及圖2C所示,將作為基底層的矽基板1加熱,並將不含胺基的二矽烷以上的高次矽烷系氣體供給至已加熱的矽基板1表面上,使該高次矽烷系氣體所包含的至少矽吸附於形成有第1晶種層2的矽基板1表面上。另外,使步驟S12中的處理溫度,在400℃以下,且在可使二矽烷以上的高次矽烷系氣體所包含的至少矽吸附於形成有第1晶種層2的矽基板(基底層)1之表面上的溫度以上。藉此,可在形成有第1晶種層2的矽基板(基底層)1的表面上,形成第2晶種層3。
作為不含胺基的二矽烷以上的高次矽烷系氣體的例子,可選自包含下述化合物中至少一種的氣體:以SimH2m+2(其中m為2以上的自然數)的化學式所表示之矽的氫化物,及以SinH2n(其中n為3以上的自然數)的化學式所表示的矽之氫化物。
另外,作為以上述以SimH2m+2的化學式所表示之矽的氫化物,宜選自下述化合物中的至少一種:二矽烷(Si2H6)、三矽烷(Si3H8)、四矽烷(Si4H10)、五矽烷(Si5H12)、六矽烷(Si6H14)、七矽烷(Si7H16)。
另外,作為上述以SinH2n的化學式所表示之矽的氫化物,宜為選自下述化合物中的至少一種:環三矽烷(Si3H6)、
環四矽烷(Si4H8)、環五矽烷(Si5H10)、環六矽烷(Si6H12)、環七矽烷(Si7H14)。
本例中,係使用Si2H6作為不含胺基之二矽烷以上的高次矽烷系氣體。以下係作為形成第2晶種層3時的處理條件的一例:Si2H6流量:300sccm
處理時間:60分鐘
處理溫度:350℃
處理壓力:399.9Pa(3Torr)。
藉由以這樣的條件進行成膜處理,可使具有Si2H6所包含的至少矽的成分,吸附於形成有第1晶種層2的矽基板1的表面上,而可與第1晶種層2相同地,形成以原子等級,例如一層原子左右的等級(單原子層等級),或是1nm左右的厚度吸附的第2晶種層3。此外,該第2晶種層3,亦與第1晶種層2相同,係在例如,不進行化學氣相沉積反應的情況下形成。
如此,本例中形成雙層晶種層4以作為晶種層,其中包含第1晶種層2、及形成於第1晶種層2上之第2晶種層3。雙層晶種層4的狀態為例如非晶質狀態。接著,於雙層晶種層4上形成薄膜。因此,考量到例如,雙層晶種層4之厚度與該薄膜本體之厚度的總膜厚,雙層晶種層4的厚度宜為0nm以上1nm以下的範圍。
<薄膜的形成>
接著,如圖1的步驟S2及圖2D所示,在包含第1晶種層2與第2晶種層3的雙層晶種層4上,形成薄膜。在將薄膜作為矽膜5的情況中,使用不含胺基的矽烷系氣體作為矽膜5的原料氣體。作為不含胺基的矽烷系氣體的一例,可為選自包含下述化合物中至少一種的氣體:以SimH2m+2(其中m為1以上的自然數)的化學式所表示之矽的氫化物,及以SinH2n(其中n
為3以上的自然數)的化學式所表示之矽的氫化物。
另外,作為以上述SimH2m+2之化學式所表示之矽的氫化物,可舉例如:單矽烷(SiH4)、及用於形成第2晶種層3之矽的氫化物。
另外,以SinH2n的化學式所表示之矽的氫化物,亦可舉例如用於形成第2晶種層3之矽的氫化物。
本例中,使用二矽烷(Si2H6)作為不含胺基的矽烷系氣體。以下敘述形成矽膜5時之處理條件的一例:Si2H6流量:100sccm
處理時間:90分鐘
處理溫度:350℃
處理壓力:133.3Pa(1Torr)。
上述處理條件中,例如,膜厚約15nm的矽膜5,係形成於雙層晶種層4之中的第2晶種層3上。
另外,在形成矽膜5時,可採用化學氣相沉積法,亦可採用原子層沉積法。
另外,亦可在矽膜5中摻入雜質。在對矽膜5摻入雜質時,只要在如圖1的步驟S2及圖2D所示的成膜步驟中,在供給不含胺基的矽烷系氣體的同時,供給含有雜質的氣體即可。
作為雜質,可舉例如:硼(B)、磷(P)、砷(As)、氧(O)、碳(C)、氮(N)。
亦可將該等雜質混合。亦即,步驟S2的成膜步驟中,可在供給不含胺基的矽烷系氣體的同時,供給含有選自上述6種雜質中之至少一種的氣體,以將雜質摻入矽膜5。
矽膜5成膜後的狀態,可為非晶質狀態、非晶質狀態及奈米結晶狀態混合存在之狀態、奈米結晶狀態、多晶狀態中的任一種狀態。
該矽膜5成膜後的狀態,可在矽膜5成膜時決定,或是以矽膜5成膜後的處理來決定。例如,在矽膜5成膜時決定其狀態的情況中,只要調節處理溫度、處理壓力、原料氣體流量等即可。另外,在矽膜5成膜之後決定其狀態的情況中,只要對形成有矽膜5之矽基板1進行退火處理即可。詳細而言,藉由調節退火處理時的處理溫度、處理壓力、處理時間等,可將矽膜5的狀態控制為上述四種狀態中的任一種。
矽膜5,係原來欲形成的薄膜本體。因此,矽膜5的厚度可由使用者的需求來決定,但是若考慮到實用的觀點,則矽膜5的厚度,宜在0nm以上100nm以下的範圍。
如此,可在矽基板1上,隔著包含第1晶種層2與第2晶種層3的雙層晶種層4,形成矽膜5。
根據這種使用第1及第2實施態樣之晶種層之形成方法的矽膜之成膜方法,可得到下述之優點。
(成膜時間)
首先,在成膜製程溫度的上限未滿400℃之情況中,對於矽膜5的成膜時間進行說明。
圖3係顯示堆積時間(X軸)與矽膜5之膜厚(Y軸)之關係的圖。
圖3中,使成膜製程的上限溫度為350℃,以作為參考例,且僅使用DIPAS形成單一晶種層,然後在該單一晶種層上使矽膜成膜,並將此例以「●」表示。參考例中的單一晶種層形成時的處理條件如下所述。
DIPAS流量:500sccm
處理時間:0.5分鐘
處理溫度:350℃
處理壓力:53.3Pa(0.4Torr)
如同從圖3之參考例所能得知,在大約90分鐘的成膜處理中,形成約11nm的矽膜5,而在大約143分鐘的成膜處理中,形成約18nm的矽膜5。以最小平方法,對所測定的2種膜厚進行線性逼近(linear approximation),其直線的方程式如下所述。
線I:y=1.565x-34.593
在使上述方程式中,y=0、即矽膜的膜厚為「0」時,求得線I與堆積時間的交點,約為22分鐘。因此,參考例中的矽膜的成膜時間Tinc1,約為22分鐘。
接著,根據第1及第2實施態樣之圖1所示的步驟S11,以及步驟S12的處理條件(參照圖中「○」),在包含第1晶種層2與第2晶種層3的雙層晶種層4上形成矽膜5的情況中,於大約63分鐘的成膜處理中,形成約11nm的矽膜5,於大約90分鐘的成膜處理中,形成約15nm的矽膜5。以最小平方法,對所測定的2種膜厚進行線性逼近,其直線的方程式如下所述。
線II:y=1.6784x-1.9063
在使上述方程式中,y=0、即矽膜的膜厚為「0」時,求得線II與堆積時間的交點,約為1.1分鐘。
因此,第1及第2實施態樣中,矽膜5的成膜時間Tinc2,約為1.1分鐘。
如此,根據第1及第2實施態樣,在成膜製程溫度未滿400℃的情況中,例如,為350℃的情況中,與僅使用DIPAS來形成單一晶種層的情況相比,可縮短矽膜5的成膜時間。因此,可得到「與成膜製程的更低溫化之要求
有所對應」這樣的優點。
更進一步,根據第1及第2實施態樣,如上所述,可縮短成膜時間,結果,與上述僅使用DIPAS形成單一晶種層的情況相比,可維持形成於上述雙層晶種層4上的薄膜(本例中為矽膜5)的表面粗糙度之精度,並且使其更加提升。
(面內均一性)
接著,在成膜製程溫度的上限為400℃以下的情況中,對於矽膜5的面內均一性進行說明。
圖4A係縱型晶圓載具的縱剖面圖,圖4B係圖4A中沿著I-I線的水平剖面圖。又,圖4A係沿著圖4B中的II-II線沿的縱剖面圖。
如圖4A所示,縱型晶圓載具105,為例如石英製,具有複數載具支架106,例如,三根載具支架106。載具支架106上,分別形成有複數支持溝106a。該等的支持溝106a,分別逐一地支持矽基板1之邊緣部的一部份,而使得矽基板1可多段地載置於縱型晶圓載具105之中。縱型晶圓載具105,在多段地載置矽基板1的狀態下,插入後述之成膜裝置的處理室內,並在處理室內,進行使用第1及第2實施態樣的晶種層之形成方法的矽膜成膜。
如此,在矽基板1載置於縱型晶圓載具105時,其邊緣部的一部分被支持溝106a所支持。支持溝106a所支持的矽基板1的部分(以下稱為支架邊緣部分20),與矽基板1的中央部分不同,其頂面上方存在有載具支架106。因此,在成膜處理時,處理氣體在矽基板1的支架邊緣部分20的流動,與支架邊緣部分20以外的矽基板1的中央部分的流動有所不同。
於是,對於形成雙層晶種層4時的處理溫度/處理壓力與矽膜5的面內均一性之關係進行研究。圖5係顯示形成雙層晶種層4時的處理溫度/處理
壓力與矽膜5的面內均一性之關係的圖。圖5中,「●」係顯示整個面之中的矽基板1的面內均一性(參照圖6A),「○」係顯示矽基板1之支架邊緣部分20以外的區域中,矽膜5的面內均一性(參照圖6B)。
<第1例:處理溫度400℃/處理壓力133.3Pa>
第1例,基本上,係處理溫度為400℃,處理壓力為133.3Pa(1Torr)的情況。具體的處理條件如下所述。又,矽膜5,係以成膜溫度400℃進行成膜。
<第1晶種層2的形成>
處理氣體:DIPAS
處理氣體流量:200sccm
處理時間:1分鐘
處理溫度:400℃
處理壓力:133.3Pa(1Torr)
<第2晶種層3(=矽膜5)的形成>
此步驟,係與第1實施態樣中之第2晶種層3的形成對應的步驟,在處理溫度為400℃的情況中,二矽烷(Si2H6)被熱分解。因此,第1例中,係藉由化學氣相沉積反應成長,而形成矽膜5。
處理氣體:Si2H6
處理氣體流量:300sccm
處理時間:30分鐘
處理溫度:400℃
處理壓力:133.3Pa(1Torr)
如圖5所示,第1例中,圖6A所示的整個面之中,矽膜5之膜厚的面內均一性約為2.8%。另外,圖6B所示的支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性約為1.2%。其差值約為1.6%。這顯示了,矽膜5的支架邊緣部分20的膜厚,與支架邊緣部分20以外的區域之膜厚,具有
較大的差值。此外,矽膜5的支架邊緣部分20的膜厚,與支架邊緣部分20以外的區域之膜厚相比,顯示出變薄的傾向。
<第2例:處理溫度350℃/處理壓力133.3Pa>
第2例中,具有處理壓力與第1例相同,而將處理溫度從400℃下降至350℃的情況。具體而言,處理條件如下所述。又,矽膜5係以350℃的成膜溫度成膜。
<第1晶種層2的形成>
處理氣體:DIPAS
處理氣體流量:200sccm
處理時間:1分鐘
處理溫度:350℃
處理壓力:133.3Pa(1Torr)
<第2晶種層3的形成>
處理氣體:Si2H6
處理氣體流量:300sccm
處理時間:30分鐘
處理溫度:350℃
處理壓力:133.3Pa(1Torr)
如圖5所示,第2例中,整個面之中,矽膜5之的膜厚的面內均一性約為1.9%。另外,支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性約為1.4%。其差值約為0.5%。這顯示了,與處理溫度400℃/處理壓力133.3Pa的第1例相比,矽膜5的支架邊緣部分20的膜厚,與支架邊緣部分20以外的區域之膜厚,其差值變小,表示情況有所改善。亦即,藉由將處理溫度降低至400℃以下,可提升矽膜5的膜厚之面內均一性。
<第3例:處理溫度350℃/處理壓力399.9Pa>
第3例中,係處理溫度與第2例相同,而將處理壓力從133.3Pa(1Torr)上升至399.9Pa(3Torr)的情況。具體的處理條件如下所述。又,矽膜5係在成膜溫度350℃成膜。
<第1晶種層2的形成>
處理氣體:DIPAS
處理氣體流量:200sccm
處理時間:1分鐘
處理溫度:350℃
處理壓力:399.9Pa(3Torr)
<第2晶種層3的形成>
處理氣體:Si2H6
處理氣體流量:300sccm
處理時間:30分鐘
處理溫度:350℃
處理壓力:399.9Pa(3Torr)
如圖5所示,第3例中,整個面之中,矽膜5之膜厚的面內均一性約為0.8%。另外,支架邊緣部分20以外的區域中,矽膜5的膜厚之面內均一性約為0.7%。其差值約為0.1%。這顯示了,與處理溫度350℃/處理壓力133.3Pa的第2例相比,矽膜5在支架邊緣部分20的膜厚,與支架邊緣部分20以外之區域的膜厚的差值,更進一步地縮小,表示更加改善的情況。亦即,藉由將處理溫度下降至400℃以下,且使處理壓力為超過133.3Pa的壓力,可更加提升矽膜5之膜厚的面內均一性。處理溫度350℃/處理壓力399.9Pa的第3例之中,如前所述,膜厚的差值為0.1%。這顯示了,矽膜5在支架邊緣部分20的膜厚,與支架邊緣部分20以外的區域之膜厚幾乎沒有改變。
總結上述的研究,相較於圖7A所示之處理溫度400℃/處理壓力
133.3Pa(第1例)的處理條件,處理溫度在400℃以下,例如圖7B所示之處理溫度350℃/處理壓力133.3Pa(第2例),可得到下述優點:相對於矽膜5在支架邊緣部分20以外之區域的膜厚,可使矽膜5在支架邊緣部分20的膜厚變得更厚,進而提升矽膜5之面內均一性。亦即,這被認為是因為,處理溫度400℃中,因為二矽烷(Si2H6)熱分解,第2晶種層3(即該二矽烷所包含的矽)因為化學氣相沉積反應而成長,故在支架邊緣部分20以外的區域中,形成特別厚的態樣。
此點,若使處理溫度在400℃以下(例如350℃),因為可防止二矽烷熱分解,故第2晶種層3並不會伴隨化學氣相沉積反應,而可僅以二矽烷所包含之矽的吸附來進行堆積。因此,與藉由化學氣相沉積反應的成長相比,支架邊緣部分20以外的區域中,可抑制第2晶種層3形成特別厚的態樣。
另外,矽膜5在400℃以下(例如350℃)成膜的情況中,矽膜5因為化學氣相沉積反應的成長,與成膜溫度為400℃的情況相比,例如,可將化學氣相沉積成長抑制得較低,而可抑制支架邊緣部分20以外的區域中,化學氣相沉積反應的速度。從此等的點可推測,相對於矽膜5在支架邊緣部分20以外之區域的膜厚,可使矽膜5的支架邊緣部分20的膜厚變得更厚。
更進一步,相較於圖7B所示的處理溫度350℃/處理壓力133.3Pa(第2例),使處理壓力超過133.3Pa,例如圖7C所示的處理溫度350℃/處理壓力399.9Pa(第3例)的情形可得到下述優點:可使矽膜5在支架邊緣部分20的膜厚變得更厚,並更提升矽膜5在矽基板1中的面內均一性。於是可推測,處理壓力較高者,如圖8A以及圖8B所示,可使處理氣體在支持溝106a內的流速變慢。藉由使處理氣體的流速變慢,可使處理氣體,例如用於形成第2晶種層3的二矽烷,於支持溝106a內或其周邊的區域,停留較長的時間。二矽烷可以較長的時間停留,則可提高二矽烷所包含的矽吸附於第1晶種層2上的機率。結果可推測,相對於矽膜5在支架邊緣部分20以外的區域的膜厚,可使矽膜5在支架邊緣部分20的膜厚變得更厚,例如,可使其成為幾乎相同的膜厚。
(面內均一性的載具位置相依性)
圖5所示的結果,係載置於圖4所示之縱型晶圓載具105之中段的矽基板1所得到的結果。縱型晶圓載具105中,面內均一性與載具位置具有相依性,亦即面內均一性會因為矽基板1在縱型晶圓載具105內的載置位置而有所變化。接著,對於該面內均一性與載具位置的相依性進行研究。
圖9係顯示載具位置與矽膜5之面內均一性的關係的圖。圖9中,顯示參照圖5所說明之第1例(參照▲及△),及第3例(參照●及○)的載具位置,與矽膜5之面內均一性的關係。
<第1例:處理溫度400℃/處理壓力133.3Pa>
<上段>
如圖9所示,第1例中,整個面之中,矽膜5之膜厚的面內均一性約為2.9%,支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性約為1.5%,其差值約為1.4%。
<中段>
如同參照圖5所說明,整個面之中,矽膜5之膜厚的面內均一性約為2.8%,支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性約為1.2%,其差值約為1.6%。
<下段>
整個面之中,矽膜5之膜厚的面內均一性約為3.4%,支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性約為2.5%,其差值約為0.9%。
從這樣的結果,處理溫度400℃/處理壓力133.3Pa的第1例中,難以說是矽膜5之膜厚的面內均一性因為載具位置而有所改善,與載具位置無關地,矽膜5在支架邊緣部分20的膜厚,與支架邊緣部分20以外之區域的膜厚,具有大的差值。
另外,相較於整個面,矽膜5在支架邊緣部分20以外的區域中,其膜厚的面內均一性較為良好,但其亦僅止於約1.2~2.5%的範圍。
<第3例:處理溫度350℃/處理壓力399.9Pa>
<上段>
第3例中,整個面之中,矽膜5之膜厚的面內均一性約為1.2%,支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性亦約為1.2%,其差值約為0%。兩者膜厚幾乎相同。
<中段>
如同參照圖5所說明。整個面之中,矽膜5之膜厚的面內均一性約為0.8%,支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性約為0.7%,其差值約為0.1%。兩區域中的矽膜5的膜厚幾乎相同。
<下段>
整個面之中,矽膜5之膜厚的面內均一性約為2.3%,支架邊緣部分20以外的區域中,矽膜5之膜厚的面內均一性亦約為2.3%,其差值約為0%。兩區域中,矽膜5的膜厚幾乎相同。
從這樣的結果可得知,處理溫度350℃/處理壓力399.9Pa的第3例中,整個面之中的面內均一性,與支架邊緣部分20以外的區域中的面內均一性,其差值幾乎不會因為載具位置而有所變化。亦即,可與載具位置無關地,使矽膜5在支架邊緣部分20的膜厚,與在支架邊緣部分20以外的區域的膜厚幾乎沒有差值。
而且,矽膜5的支架邊緣部分20以外的區域,其膜厚的面內均一性,與第1例相比,亦改善至約0.7~2.3%的範圍。
如此,根據使用第1及第2實施態樣的晶種層之形成方法之矽膜之成
膜方法,可得到「與成膜製程的更低溫化的要求有所對應」這樣的優點。
另外,根據使用第1及第2實施態樣的晶種層之形成方法之矽膜之成膜方法,可得到「維持形成於雙層晶種層4上之薄膜其表面粗糙度之精度,並使其更加提升」這樣的優點。
接著,將可進行「根據使用本發明的第1及第2實施態樣的晶種層之形成方法的矽膜之成膜方法」的成膜裝置的例子,作為本發明的第3實施態樣,進行說明。
<成膜裝置>
圖10係概略顯示本發明之第3實施態樣的成膜裝置的一例的剖面圖。
如圖10所示,批次式的成膜裝置100,係一併處理複數被處理基板的裝置,具有處理室101,其下端開口,且為有頂之圓筒狀。處理室101的整體,係由例如石英所形成。處理室101內的頂部,設有石英製的頂板102。處理室101的下端開口部,透過O型環等的密封構件104,與例如,以不銹鋼形成圓筒狀之分流腔103連結。
分流腔103,支持處理室101的下端。參照圖4所說明的縱型晶圓載具105,從分流腔103的下方,插入處理室101內。縱型晶圓載具105中,具有複數支架106,其中形成有複數的支持溝106a(參照圖4B),上述支持溝中,支持有複數片(例如50~100)作為被處理體的半導體基板之邊緣部的一部分,本例中為矽基板1。藉此,縱型晶圓載具105中,可多段地載置矽基板1。
縱型晶圓載具105,透過石英製的保溫筒107,載置於平台108上。平台108,使分流腔103的下端開口部開閉,其被支持於例如,貫通不銹鋼製的蓋部109的旋轉軸110上。旋轉軸110的貫通部上,設有例如,磁性流體密封構件111,可一方面氣密地密封旋轉軸110,一方面可旋轉地進行支
持。蓋部109的周邊部與分流腔103的下端部之間,插設有例如,以O型環所形成的密封構件112。藉此可保持處理室101內的密封性。旋轉軸110,例如,安裝於載具升降器等的升降機構(圖中未顯示)所支持的手臂113的前端。藉此,晶圓載具105以及蓋部109等,可一起升降,以插入或是離開處理室101內。
成膜裝置100,具有處理氣體供給機構114,對處理室101內,供給用於處理的氣體;及惰性氣體供給機構115,對處理室101內,供給惰性氣體。
本例的處理氣體供給機構114,包含胺基矽烷系氣體供給源117a、二矽烷以上的高次矽烷系氣體供給源117b(以下簡稱為高次矽烷系氣體供給源),以及不含胺基的矽烷系氣體供給源117c(以下簡稱為矽烷系氣體供給源117c)。
另外,惰性氣體供給機構115,包含惰性氣體供給源120。胺基矽烷系氣體,用於形成第1晶種層2,其一例為DIPAS。二矽烷以上的高次矽烷系氣體,用於第2晶種層3的形成,其一例為二矽烷(Si2H6)。不含胺基的矽烷系氣體,用於矽膜5的成膜,其一例為二矽烷(Si2H6)。惰性氣體的一例為氮氣。惰性氣體用於吹淨氣體等。
胺基矽烷系氣體供給源117a,透過流量控制器121a以及開閉閥122a,與分散噴嘴123a連接。相同地,高次矽烷系氣體供給源117b,透過流量控制器121b以及開閉閥122b,與分散噴嘴123b(圖10中為了方便,僅顯示參照符號)連接。相同地,矽烷系氣體供給源117c,透過流量控制器121c以及開閉閥122c,與分散噴嘴123c連接。
分散噴嘴123a~123c係由石英管所構成,其往內側貫通分流腔103的側壁,並往上彎曲且垂直延伸。分散噴嘴123a~123c的垂直部分,以既定的垂直間隔,形成有複數氣體吐出孔124。藉此,可從氣體吐出孔124在水平方向上,朝向處理室101內大致均勻地吐出各氣體。
惰性氣體供給源120,透過流量控制器121d以及開閉閥122d,與噴嘴128連接。噴嘴128,貫通分流腔103的側壁,從其前端在水平方向上朝向處理室101內,吐出惰性氣體。
處理室101內,與分散噴嘴123a~123c相反側的部分,設有使處理室101內排氣的排氣口129。排氣口129,係藉由在上下方向上,切除處理室101的側壁,而形成細長狀。與處理室101之排氣口129對應的部分,以覆蓋排氣口129的方式,藉由熔接,安裝有剖面為狀的排氣口蓋130。排氣口蓋130,沿著處理室101的側壁往上延伸,於處理室101的上方規制出氣體出口131。氣體出口131,與含有真空泵等的排氣機構132連接。排氣機構132,藉由使處理室101內排氣,使得用於處理之處理氣體的排氣,及處理室101內的壓力,成為與處理對應的處理壓力。
處理室101的外周,設有筒體狀的加熱裝置133。加熱裝置133,在將供給至處理室101內的氣體活化的同時,將處理室101內所收納的被處理體(本例為矽基板1)加熱。
成膜裝置100的各部的控制,係藉由例如微處理器(電腦)所構成的控制器150進行。控制器150與使用者介面151連接,其係由操作者為了管理成膜裝置100而進行輸入指令之操作等的觸控面板,及顯示成膜裝置100之運作狀況的面板等所構成。
控制部150與儲存部152連接。儲存部152儲存有:控制程式,用以在控制部150的控制之下,實現以成膜裝置100所進行的各種處理;及程式、即配方,與處理條件對應,使成膜裝置100的各構成部進行處理。配方,儲存於例如,儲存部152中的記憶媒體。記憶媒體,可為硬碟或半導體記憶體,亦可為CD-ROM、DVD、快閃記憶體等的移動式裝置。另外,亦可從其他裝置,例如透過專用線路,適當地傳送配方。相應於需求,在來自使用者介面151的指示等之下,從儲存部152讀出配方,而控制部150
根據所讀出的配方進行處理。成膜裝置100,在控制部150的控制之下,進行預期的處理。
本例中,在控制部150的控制之下,依序進行依照上述第2實施態樣的矽膜之成膜方法的成膜處理。
使用上述第1及第2實施態樣的晶種層之形成方法的矽膜之成膜方法,可藉由一台如同圖10之成膜裝置100的成膜裝置來進行。
另外,成膜裝置並不限於如圖10所示的批次式,亦可為單片式的成膜裝置。
以上,雖依照實施態樣說明本發明,但本發明並不限於上述實施態樣,可進行各種變化。
例如,上述實施態樣中,雖具體例示了處理條件,但並不限於上述實施態樣所記載的具體例示,在不損及上述優點的情況下,矽基板1的大小當然可對應處理室101的容積變化等,而進行變更。
另外,上述實施態樣所記載的成膜方法,即使是成膜製程溫度較低,例如,上限溫度未滿400℃的成膜製程,亦可達成「提升矽膜5之膜厚的面內均一性,且縮短成膜時間,進而更加改善矽膜5的表面粗糙度之精度」的目的。因此,上述實施態樣所記載的成膜方法,可應用於朝向細微化邁進的電子製品之製造方法,例如,半導體裝置的製造製程,或平面顯示器的製造製程。
另外,若使包含第1晶種層2與第2晶種層3的雙層晶種層4的膜厚變厚,則含有雙層晶種層4之矽膜5的膜厚增加。從矽膜5之薄膜化的觀點來看,第1晶種層2的厚度宜為較薄。較佳的態樣,宜為單原子層等級的厚度程度。具體而言,雙層晶種層4的厚度,宜為0nm以上1.0nm以下
的有限值的厚度。
然而,如上所述,根據第1及第2實施態樣的矽膜之成膜方法,具有「更加改善成膜時間,而其結果可使表面粗糙度的精度進一步提升」的優點。因此,亦適用於矽膜5之膜厚較厚的情況。例如,可使用於一般半導體裝置的製造中所使用的50nm以上100nm以下的矽膜5,亦可使用於膜厚比其更薄的,例如2nm以上50nm以下之範圍的厚度。
另外,因為胺基矽烷系氣體不會分解,故亦可吸附於例如,矽基板(基底層)1上。例如,DIPAS係在450℃以上熱分解。若胺基矽烷熱分解,則會在形成的膜中,混入碳(C)、氮(N)等雜質。藉由不使胺基矽烷系氣體分解,而使其吸附於例如矽基板(基底層)1上,則具有「可抑制所形成的膜中混入雜質的情況」這樣的優點。
另外,上述實施態樣中,形成第1晶種層2及第2晶種層3時的處理壓力,從改善矽膜5之面內均一性的觀點來看,宜為超過133.3Pa(1Torr)的壓力。作為具體壓力的一例,可舉例如399.9Pa(3Torr)。而在形成第1晶種層2及第2晶種層3時的處理壓力之上限,從實用的觀點來看,較適當的值,宜為1333Pa(10Torr)以下。
根據本發明,可提供一種晶種層之形成方法,可與成膜製程之更低溫化的要求有所對應,另外,持續提升形成於晶種層上的薄膜表面粗糙度之精度,並更加提升面內均一性;並提供一種使用該晶種層之形成方法的矽膜之成膜方法,以及可實施該成膜方法的成膜裝置。
此外,本發明只要在不脫離該主旨的範圍內,可進行各種變化。
S1、S2、S11、S12‧‧‧步驟
Claims (11)
- 一種晶種層之形成方法,係形成作為在基底層上形成矽膜時之晶種的晶種層,該方法包含:(1)將該基底層加熱,對該加熱的基底層表面供給胺基矽烷系氣體,以在該基底層表面上形成第1晶種層的步驟;及(2)將該基底層加熱,對該加熱的基底層表面供給二矽烷以上的高次矽烷系氣體,以在形成有該第1晶種層的該基底層表面上,形成第2晶種層的步驟;使該步驟(1)中的處理溫度,成為未達於400℃,且可使該胺基矽烷系氣體所包含的至少矽吸附於該基底層表面上的溫度以上;使該步驟(2)中的處理溫度,成為未達於400℃,且可使該二矽烷以上的高次矽烷系氣體所包含的至少矽吸附於形成有該第1晶種層之該基底層表面上的溫度以上;包含該第1晶種層與該第2晶種層之晶種層的厚度,超過0nm且在1nm以下的範圍內。
- 如申請專利範圍第1項之晶種層之形成方法,其中,該步驟(1)中,藉由使該胺基矽烷系氣體所包含的至少矽吸附於該基底層表面上,而形成該第1晶種層;該步驟(2)中,藉由使該二矽烷以上的高次矽烷系氣體所包含的至少矽吸附於形成有該第1晶種層的基底層表面上,而形成該第2晶種層。
- 如申請專利範圍第2項之晶種層之形成方法,其中,該步驟(1)中的至少矽之吸附,以及該步驟(2)中的至少矽之吸附,皆未伴隨化學氣相沉積反應而進行。
- 如申請專利範圍第1至3項中任一項之晶種層之形成方法,其中,該步驟(1)中的至少矽之吸附,以及該步驟(2)中的至少矽之吸附,係分別在單原子層等級的厚度範圍內進行。
- 如申請專利範圍第1至3項中任一項之晶種層之形成方法,其中,包含該第1晶種層與該第2晶種層的晶種層為非晶質。
- 如申請專利範圍第1至3項中任一項之晶種層之形成方法,其中,使該步驟(2)中的處理壓力,超過133.3Pa,並在1333Pa以下。
- 如申請專利範圍第1至3項中任一項之晶種層之形成方法,其中,該胺基矽烷系氣體,係選自包含下述化合物中至少一種的氣體:丁胺基矽烷、雙第三丁胺基矽烷、二甲胺基矽烷、雙二甲胺基矽烷、三(二甲胺基)矽烷、二乙胺基矽烷、雙二乙胺基矽烷、二丙胺基矽烷、二異丙胺基矽烷、陸乙胺基二矽烷、(1)((R1R2)N)nSiXH2X+2-n-m(R3)m、(2)((R1R2)N)nSiXH2X-n-m(R3)m;其中,(1)、(2)式中,n係胺基之數量,其為1~6的自然數;m為烷基的數量,其為0或1~5的自然數;R1、R2、R3=CH3、C2H5、C3H7;R1=R2=R3,或是亦可不同;R3=Cl,或是亦可為F;X為1以上的自然數。
- 如申請專利範圍第1至3項中任一項之晶種層之形成方法,其中,該二矽烷以上的高次矽烷系氣體,係選自於包含下列化合物中至少一種的氣體:以SimH2m+2(其中m為2以上的自然數)之化學式所表示的矽的氫化物;及以SinH2n(其中n為3以上的自然數)之化學式所表示的矽的氫化物。
- 如申請專利範圍第8項之晶種層之形成方法,其中,以該SimH2m+2之化學式所表示的矽的氫化物,係選自下述化合物中的至少一種:二矽烷(Si2H6)、 三矽烷(Si3H8)、四矽烷(Si4H10)、五矽烷(Si5H12)、六矽烷(Si6H14)、七矽烷(Si7H16);而以該SinH2n之化學式所表示的矽的氫化物,係選自下述化合物中的至少一種:環三矽烷(Si3H6)、環四矽烷(Si4H8)、環五矽烷(Si5H10)、環六矽烷(Si6H12)、環七矽烷(Si7H14)。
- 一種矽膜之成膜方法,係在被處理體上形成矽膜,包含:(1)在該被處理體的基底層的表面上,形成晶種層的步驟;及(2)在該晶種層上,形成該矽膜的步驟;其中,使用申請專利範圍第1至9項中任一項的晶種層之形成方法,以進行該步驟(1)。
- 一種成膜裝置,使矽膜形成於基底層上,包含:處理室,收納具有基底層的被處理體,該基底層上形成有該矽膜;處理氣體供給機構,將用於處理的氣體供給至該處理室內;加熱裝置,加熱該處理室內所收納的該被處理體;排氣機構,使該處理室內排氣;及控制器,控制該處理氣體供給機構、該加熱裝置及該排氣機構,以實施如申請專利範圍第10項之矽膜之成膜方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012285701A JP5947710B2 (ja) | 2012-12-27 | 2012-12-27 | シード層の形成方法、シリコン膜の成膜方法および成膜装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201443997A TW201443997A (zh) | 2014-11-16 |
TWI557803B true TWI557803B (zh) | 2016-11-11 |
Family
ID=50990165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102146983A TWI557803B (zh) | 2012-12-27 | 2013-12-18 | 晶種層之形成方法、矽膜之成膜方法及成膜裝置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9263256B2 (zh) |
JP (1) | JP5947710B2 (zh) |
KR (1) | KR101682747B1 (zh) |
CN (1) | CN103898601B (zh) |
TW (1) | TWI557803B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5544343B2 (ja) * | 2010-10-29 | 2014-07-09 | 東京エレクトロン株式会社 | 成膜装置 |
US9978585B2 (en) | 2012-06-01 | 2018-05-22 | Versum Materials Us, Llc | Organoaminodisilane precursors and methods for depositing films comprising same |
US9337018B2 (en) | 2012-06-01 | 2016-05-10 | Air Products And Chemicals, Inc. | Methods for depositing films with organoaminodisilane precursors |
JP5925673B2 (ja) * | 2012-12-27 | 2016-05-25 | 東京エレクトロン株式会社 | シリコン膜の成膜方法および成膜装置 |
JP5947710B2 (ja) * | 2012-12-27 | 2016-07-06 | 東京エレクトロン株式会社 | シード層の形成方法、シリコン膜の成膜方法および成膜装置 |
JP6258813B2 (ja) * | 2014-08-12 | 2018-01-10 | 東京エレクトロン株式会社 | ゲルマニウム膜の成膜方法および成膜装置 |
US10115892B2 (en) * | 2015-11-23 | 2018-10-30 | Headway Technologies, Inc. | Multilayer structure for reducing film roughness in magnetic devices |
JP6902958B2 (ja) | 2017-08-02 | 2021-07-14 | 東京エレクトロン株式会社 | シリコン膜の形成方法および形成装置 |
JP7058520B2 (ja) * | 2018-03-05 | 2022-04-22 | 東京エレクトロン株式会社 | シリコン膜の成膜方法及び基板処理装置 |
JP7058575B2 (ja) | 2018-09-12 | 2022-04-22 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
JP2020132904A (ja) * | 2019-02-13 | 2020-08-31 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
CN115260222B (zh) * | 2022-09-26 | 2023-01-31 | 江苏南大光电材料股份有限公司 | 一种二烷基氨基硅烷的制备方法及其用途 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176095A (ja) * | 2010-02-24 | 2011-09-08 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理方法及び基板処理装置 |
TW201201252A (en) * | 2010-04-27 | 2012-01-01 | Tokyo Electron Ltd | Amorphous silicon film formation method and amorphous silicon film formation apparatus |
JP2012028741A (ja) * | 2010-06-22 | 2012-02-09 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
JP2012138492A (ja) * | 2010-12-27 | 2012-07-19 | Tokyo Electron Ltd | カーボン膜上への酸化物膜の成膜方法及び成膜装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2835723B2 (ja) | 1988-02-26 | 1998-12-14 | 富士通株式会社 | キャパシタ及びキャパシタの製造方法 |
JP2900497B2 (ja) * | 1990-04-17 | 1999-06-02 | 日本電気株式会社 | Siのエピタキシアル成長方法 |
JP5490753B2 (ja) * | 2010-07-29 | 2014-05-14 | 東京エレクトロン株式会社 | トレンチの埋め込み方法および成膜システム |
JP5544343B2 (ja) | 2010-10-29 | 2014-07-09 | 東京エレクトロン株式会社 | 成膜装置 |
JP5675331B2 (ja) * | 2010-12-27 | 2015-02-25 | 東京エレクトロン株式会社 | トレンチの埋め込み方法 |
JP5514162B2 (ja) * | 2011-07-22 | 2014-06-04 | 東京エレクトロン株式会社 | アモルファスシリコン膜の成膜方法および成膜装置 |
JP5977002B2 (ja) * | 2011-08-25 | 2016-08-24 | 東京エレクトロン株式会社 | トレンチの埋め込み方法および半導体集積回路装置の製造方法 |
JP5741382B2 (ja) | 2011-09-30 | 2015-07-01 | 東京エレクトロン株式会社 | 薄膜の形成方法及び成膜装置 |
US9353442B2 (en) * | 2011-10-28 | 2016-05-31 | Tokyo Electron Limited | Apparatus for forming silicon-containing thin film |
JP5829196B2 (ja) * | 2011-10-28 | 2015-12-09 | 東京エレクトロン株式会社 | シリコン酸化物膜の成膜方法 |
JP5793398B2 (ja) | 2011-10-28 | 2015-10-14 | 東京エレクトロン株式会社 | シード層の形成方法及びシリコン含有薄膜の成膜方法 |
JP5792101B2 (ja) * | 2012-03-15 | 2015-10-07 | 東京エレクトロン株式会社 | 積層半導体膜の成膜方法 |
JP2013219114A (ja) * | 2012-04-05 | 2013-10-24 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP5947710B2 (ja) * | 2012-12-27 | 2016-07-06 | 東京エレクトロン株式会社 | シード層の形成方法、シリコン膜の成膜方法および成膜装置 |
JP6030455B2 (ja) * | 2013-01-16 | 2016-11-24 | 東京エレクトロン株式会社 | シリコン酸化物膜の成膜方法 |
JP6082712B2 (ja) * | 2013-07-31 | 2017-02-15 | 東京エレクトロン株式会社 | シリコン膜の成膜方法および薄膜の成膜方法 |
-
2012
- 2012-12-27 JP JP2012285701A patent/JP5947710B2/ja active Active
-
2013
- 2013-12-18 TW TW102146983A patent/TWI557803B/zh active
- 2013-12-24 KR KR1020130162913A patent/KR101682747B1/ko active IP Right Grant
- 2013-12-27 US US14/141,777 patent/US9263256B2/en active Active
- 2013-12-27 CN CN201310741406.0A patent/CN103898601B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176095A (ja) * | 2010-02-24 | 2011-09-08 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理方法及び基板処理装置 |
TW201201252A (en) * | 2010-04-27 | 2012-01-01 | Tokyo Electron Ltd | Amorphous silicon film formation method and amorphous silicon film formation apparatus |
JP2012028741A (ja) * | 2010-06-22 | 2012-02-09 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
JP2012138492A (ja) * | 2010-12-27 | 2012-07-19 | Tokyo Electron Ltd | カーボン膜上への酸化物膜の成膜方法及び成膜装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5947710B2 (ja) | 2016-07-06 |
US20140187024A1 (en) | 2014-07-03 |
TW201443997A (zh) | 2014-11-16 |
JP2014127693A (ja) | 2014-07-07 |
US9263256B2 (en) | 2016-02-16 |
CN103898601B (zh) | 2018-03-27 |
CN103898601A (zh) | 2014-07-02 |
KR101682747B1 (ko) | 2016-12-05 |
KR20140085343A (ko) | 2014-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI557803B (zh) | 晶種層之形成方法、矽膜之成膜方法及成膜裝置 | |
JP6068130B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
TWI577821B (zh) | 矽膜之成膜方法、薄膜之成膜方法及剖面形狀之控制方法 | |
TWI577823B (zh) | 矽膜之成膜方法及成膜裝置 | |
TWI524425B (zh) | 氮化矽膜的成膜方法及成膜裝置 | |
TW201318039A (zh) | 薄膜形成方法及膜形成設備 | |
JP2014060227A (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム | |
CN101962756A (zh) | 半导体处理用的成批化学气相沉积方法及装置 | |
KR101559816B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 | |
JP2015103729A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
JP2015133393A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
TW202223993A (zh) | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 | |
US9353442B2 (en) | Apparatus for forming silicon-containing thin film | |
CN105369212A (zh) | 锗膜的成膜方法和成膜装置 | |
JP6175541B2 (ja) | シード層の形成方法、シリコン膜の成膜方法および成膜装置 | |
JP2015110830A (ja) | マスク構造体の形成方法、成膜装置及び記憶媒体 | |
JP2017085164A (ja) | 薄膜の成膜方法 | |
JP6155389B2 (ja) | アモルファスシリコン膜の蒸着方法及び蒸着装置 |