TWI550772B - 互補式金氧半導體元件的製造方法 - Google Patents
互補式金氧半導體元件的製造方法 Download PDFInfo
- Publication number
- TWI550772B TWI550772B TW099129648A TW99129648A TWI550772B TW I550772 B TWI550772 B TW I550772B TW 099129648 A TW099129648 A TW 099129648A TW 99129648 A TW99129648 A TW 99129648A TW I550772 B TWI550772 B TW I550772B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- mos device
- complementary mos
- etching
- fabricating
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明是有關於一種互補式金氧半導體元件的製造方法,且特別是有關於一種具有高介電常數介電層與金屬閘極之互補式金氧半導體元件的製造方法。
隨著互補式金氧半導體(CMOS)元件尺寸持續微縮,傳統的元件膜層也將遭遇諸多挑戰,新的元件材料將是往後幾年超大型積體電路(VLSI)發展極需解決的問題。近年來,高介電常數介電層與金屬閘極的技術發展,已成為半導體產業最重要的研究之一。
圖1A至圖1E為習知具有高介電常數介電層與金屬閘極之互補式金氧半導體元件的製造流程剖面圖。
首先,請參照圖1A,提供一個半導體基底100,基底100中具有淺溝渠隔離結構102,以將基底100定義出N型金氧半導體區104與P型金氧半導體區106。然後,在基底100上依序形成氧化矽層108與氧化鉿(HfO2)層110。其中,氧化鉿層110為具有高介電常數之介電材料層,而氧化矽層108作為基底100與氧化鉿層110之間的界面層(interfacial layer,IL)。
接著,請參照圖1B,在N型金氧半導體區104與P型金氧半導體區106的氧化鉿層110上分別形成氧化鑭(LaO)層112與氧化鋁(AlO)層114,以調整金屬閘極之功函數。
之後,請參照圖1C,在基底100上方形成閘極堆疊結構116,覆蓋住部分氧化鑭層112與部分氧化鋁層114。閘極堆疊結構116為由下往上的氮化鈦層118、多晶矽層120與硬罩幕層122所構成。
接下來,進行二次濕式蝕刻步驟,以製作金氧半導體元件的閘極介電層。
請參照圖1D,進行濕式蝕刻步驟124,移除未被閘極堆疊結構116覆蓋住之氧化鋁層114與氧化鑭層112,形成氧化鋁層114a與氧化鑭層112a。濕式蝕刻步驟124為將元件置入蝕刻機台中,使用稀釋的鹽酸(HCl)作為蝕刻液,蝕刻氧化鋁層114與氧化鑭層112,之後利用去離子水(DI water)清洗元件表面以去除殘留蝕刻液,接著吹乾元件,然後將元件移出蝕刻機台。
隨後,請參照圖1E,進行濕式蝕刻步驟126,移除未被閘極堆疊結構116覆蓋住之氧化鉿層110與氧化矽層108,形成氧化鉿層110a與氧化矽層108a。濕式蝕刻步驟126為將元件置入蝕刻機台中,使用稀釋的氫氟酸(HF)作為蝕刻液,蝕刻氧化鉿層110與氧化矽層108,之後利用去離子水清洗元件表面以去除殘留蝕刻液,接著吹乾元件,然後將元件移出蝕刻機台。如此一來,即可完成元件之閘極介電層的製作。
然而,習知互補式金氧半導體元件的製造方法中,在蝕刻氧化鋁層114、氧化鑭層112、氧化鉿層110與氧化矽層108後,往往會在元件表面附著聚合物或其他殘留物,其會影響後續的製程,並造成元件的效能與良率降低。
因此,如何能改善上述之問題,以及整合高介電常數介電層與金屬閘極成為高良率、高可靠度的互補式金氧半導體製程,將是半導體元件發展上極為重要的課題之一。
本發明的目的就是在提供一種互補式金氧半導體元件的製造方法,其可避免習知蝕刻後元件表面附著聚合物或其他殘留物,進而影響後續製程以及元件的效能與良率降低的問題。
本發明提出一種互補式金氧半導體元件的製造方法。此方法為,在基底中形成隔離結構,以定義出第一型金氧半導體區與第二型金氧半導體區。然後,在基底上依序形成界面層與高介電常數介電層。接著,在第一型金氧半導體區與第二型金氧半導體區之高介電常數介電層上分別形成第一覆蓋層與第二覆蓋層。隨後,在部分的第一覆蓋層與部分的第二覆蓋層上分別形成第一閘極堆疊結構與第二閘極堆疊結構。其中,第一閘極堆疊結構與第二閘極堆疊結構包含由基底上方起的第一導體層、第二導體層與硬罩幕層。然後,進行原位濕式蝕刻步驟,依序使用第一蝕刻液,蝕刻第一覆蓋層與第二覆蓋層,以及使用第二蝕刻液,蝕刻高介電常數介電層與界面層,至暴露出基底。其中,第二蝕刻液中為包含第一蝕刻液之混合蝕刻液。
在本發明的較佳實施例中,上述之高介電常數介電層例如是含鉿系介電層。較佳的是,高介電常數介電層例如是氧化鉿層。
在本發明的較佳實施例中,上述之第一覆蓋層與第二覆蓋層例如是高介電常數材料層。較佳的是,第一型金氧半導體區為N型金氧半導體區,第二金氧半導體區為P型金氧半導體區,而第一覆蓋層例如是氧化鑭層,第二覆蓋層例如是氧化鋁層。
在本發明的較佳實施例中,上述之第一蝕刻液為稀釋的鹽酸,第二蝕刻液為包含稀釋的鹽酸與稀釋的氫氟酸的混合蝕刻液。在另一實施例中,在使用第二蝕刻液之後,接著還可使用第三蝕刻液,此第三蝕刻液與第一蝕刻液相同。
在本發明的較佳實施例中,上述之第一導體層例如是金屬層。較佳的是,第一導體層的材質為選自於由鎢、鋁、鋁銅合金、銅、鈦、矽化鈦、鈷、矽化鈷、鎳、矽化鎳、氮化鈦、鈦鎢合金以及氮化鉭所組成之族群其中之一。
在本發明的較佳實施例中,上述之第二導體材料層例如是多晶矽層。
在本發明的較佳實施例中,上述之界面層例如是氧化矽層。
在本發明的較佳實施例中,更包括在進行原位濕式蝕刻步驟之前,進行一電漿處理步驟。此電漿處理步驟所使用的氣體包括氬氣及/或三氯化硼。
由於,本發明之方法是以原位方式,在不移出蝕刻機台的情形下,進行介電層的濕式蝕刻步驟,因此不僅可與一般互補式金氧半導體電晶體的製程整合,且在操作上亦較為簡單方便。此外,本發明之方法是在同一蝕刻機台中,直接更換蝕刻液,使用混合的蝕刻液,進行介電層的蝕刻,其不僅可提高蝕刻效率,避免元件表面附著聚合物或其他殘留物,且可改善後續製程以及元件的效能與良率降低的問題。另外,在進行原位濕式蝕刻步驟之前,可對元件表面施行電漿處理步驟,以有助於進行後續的蝕刻步驟。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
圖2A至圖2E為本發明之一實施例之具有高介電常數介電層與金屬閘極之互補式金氧半導體元件的製造流程剖面圖。
首先,請參照圖2A,提供基底200,其例如是半導體基底。接著,在基底200中形成隔離結構202,以定義出第一型金氧半導體區204與第二型金氧半導體區206。隔離結構202例如是淺溝渠隔離結構(Shallow Trench Isolation,STI)。在本實施例中,第一型金氧半導體區204例如是N型金氧半導體區,第二型金氧半導體區206例如是P型金氧半導體區。
然後,請參照圖2B,在基底200上形成界面層(Interfacial Layer,IL)208。界面層208例如是氧化矽層,其形成方法例如是化學氣相沈積法、電漿加強型化學氣相沈積法或快速熱處理法。接著,在界面層208上形成高介電常數介電層210。高介電常數介電層210例如是含鉿系介電層,較佳的是高介電常數介電層210例如是氧化鉿層,其形成方法例如是沈積法或濺鍍法。上述之界面層208是用以使高介電常數介電層210與基底200緊密連接。
之後,請參照圖2C,在第一型金氧半導體區204與第二型金氧半導體區206之高介電常數介電層210上分別形成第一覆蓋層212與第二覆蓋層214。第一覆蓋層212與第二覆蓋層214是用以調整金屬閘極之功函數。第一覆蓋層212與第二覆蓋層214例如是高介電常數材料層,較佳的是第一覆蓋層212例如是氧化鑭(LaO)層,而第二覆蓋層214例如是氧化鋁(AlO)層。
第一覆蓋層212與第二覆蓋層214的形成方法例如是,先沈積一層第一覆蓋材料層(未繪示)覆蓋住整個高介電常數介電層210。然後,在第一型金氧半導體區204之第一覆蓋材料層上形成罩幕層(未繪示)。接著,以罩幕層為蝕刻罩幕,蝕刻第一覆蓋材料層,以形成第一覆蓋層212。隨後,移除第一型金氧半導體區204之罩幕層。然後,沈積一層第二覆蓋材料層(未繪示),覆蓋第二型金氧半導體區206之高介電常數介電層210以及第一覆蓋層212。接著,在第二型金氧半導體區206之第二覆蓋材料層上形成罩幕層(未繪示)。之後,以罩幕層為蝕刻罩幕,蝕刻第二覆蓋材料層,以形成第二覆蓋層214。然後,移除第二型金氧半導體區206之罩幕層。
隨後,請參照圖2D,在部分的第一覆蓋層212與部分的第二覆蓋層214上分別形成第一閘極堆疊結構215與第二閘極堆疊結構216。第一閘極堆疊結構215與第二閘極堆疊結構216是由基底200上方起的第一導體層218、第二導體層220與硬罩幕層222所構成。其中,第一導體層218例如是金屬層,其材質例如是選自於由鎢、鋁、鋁銅合金、銅、鈦、矽化鈦、鈷、矽化鈷、鎳、矽化鎳、氮化鈦、鈦鎢合金以及氮化鉭所組成之族群其中之一。較佳的是,第一導體層218例如是氮化鈦層。另外,第二導體層220例如是多晶矽層。硬罩幕層222例如是氮化矽層。
第一閘極堆疊結構215與第二閘極堆疊結構216的形成方法例如是,在第一覆蓋層212與第二覆蓋層214上依序沈積第一導體材料層(未繪示)、第二導體材料層(未繪示)以及硬罩幕材料層(未繪示)。然後,在硬罩幕材料層上形成一層圖案化光阻層(未繪示)。接著,以此圖案化光阻層為蝕刻罩幕,蝕刻硬罩幕材料層,以形成硬罩幕層222。然後,移除上述之圖案化光阻層。隨後,以硬罩幕層222為蝕刻罩幕,蝕刻第二導體材料層與第一導體材料層,以形成第二導體層220與第一導體層218。如此即可在第一型金氧半導體區204與第二型金氧半導體區206分別形成第一閘極堆疊結構215與第二閘極堆疊結構216。
接著,請繼續參照圖2E與圖3,以說明本發明之互補式金氧半導體元件的閘極介電層的蝕刻方法。圖3為本發明之原位濕式蝕刻步驟的流程圖。
如圖2E所示,在蝕刻機台中,以原位(in-situ)方式,進行一濕式蝕刻步驟225,先蝕刻第一覆蓋層212與第二覆蓋層214,然後在將元件不移出蝕刻機台的情況下,接著蝕刻高介電常數介電層210與界面層208,至暴露出基底200,以形成第一覆蓋層212a、第二覆蓋層214a、高介電常數介電層210a與界面層208a。
更詳細而言,如圖3所示,濕式蝕刻步驟225為,在同一蝕刻機台中,先使用第一蝕刻液(標號310),移除未被第一閘極堆疊結構215與第二閘極堆疊結構216覆蓋之第一覆蓋層212與第二覆蓋層214。在本實施例中,第一蝕刻液例如是稀釋的鹽酸(HCl)。之後,利用去離子水清洗元件表面以去除殘留蝕刻液(標號320)。接著,使用第二蝕刻液(標號330),移除暴露出來的高介電常數介電層210與界面層208。上述之第二蝕刻液為包含第一蝕刻液的混合蝕刻液。在本實施例中,第二蝕刻液例如是稀釋的鹽酸與稀釋的氫氟酸(HF)。然後,利用去離子水清洗元件表面以去除殘留蝕刻液(標號340)。隨後,吹乾元件(標號350),然後將元件移出蝕刻機台,以完成蝕刻步驟。
特別是,本發明之蝕刻介電層(覆蓋層、高介電常數介電層、界面層)的步驟中,利用原位方式,使用混合的蝕刻液,使得介電層可完全被去除,因此可避免習知因蝕刻後元件表面附著聚合物或其他殘留物,進而影響後續製程以及元件的效能與良率降低的問題。
而且,相較於習知製程,需將元件多次移出/移入蝕刻機台,本發明之方法在同一機台中就可完成介電層的蝕刻,因此製程較為簡單,且能與一般互補式金氧半導體電晶體的製程整合。
如圖4A與圖4B所示,其為以本發明之方法製作之元件的掃瞄式電子顯微鏡(SEM)照片,由照片可顯示出元件表面並無蝕刻後聚合物或其他殘留物附著。
值得一提的是,在一實施例中,於上述之濕式蝕刻步驟225中,使用第二蝕刻液之後,更包括在不移出蝕刻機台的情況下,使用第三蝕刻液,以更加提高元件之介電層的清除效率,避免聚合物或其他殘留物的附著。第三蝕刻液與第一蝕刻液相同,其例如是稀釋的鹽酸。亦即是,如圖3所示,利用去離子水進行清洗(標號340)之後,以及吹乾元件(標號350)之前,可使用第三蝕刻液進行蝕刻(標號360),然後利用去離子水進行清洗(標號370)。
在另一實施例中,請再次參照圖2D,在進行濕式蝕刻步驟225之前,可進行一電漿處理步驟227,以有助於進行後續的蝕刻步驟。上述之電漿處理步驟227可例如是,使用氬氣(Ar)為氣體源,進行電漿處理,使第一覆蓋層212與第二覆蓋層214的結構較為鬆散,進而提高高介電常數介電層210的蝕刻速率。電漿處理步驟227亦可例如是使用氯化硼(BCl3)為氣體源,進行電漿處理。此外,電漿處理步驟227還可例如是使用氬氣與三氯化硼為氣體源,進行電漿處理。
當然,在完成閘極的介電層的蝕刻步驟後,還可以繼續形成源極、汲極、移除硬罩幕層222等製程,此些製程以及完成此互補式金氧半導體元件的後續製程應為熟知本技藝者所周知,於此不再贅述。
綜上所述,本發明之互補式金氧半導體元件的製造方法,是在不移出蝕刻機台的情形下,進行原位濕式蝕刻步驟,代替習知的二個濕式蝕刻步驟,以完成介電層(覆蓋層、高介電常數介電層、界面層)的蝕刻。本發明之方法不僅可與一般互補式金氧半導體電晶體的製程整合,且在操作上亦較為簡單方便。
此外,本發明之方法是在同一蝕刻機台中,在蝕刻覆蓋層後,直接更換蝕刻液,使用混合的蝕刻液,進行高介電常數介電層與界面層的蝕刻,其不僅可提高蝕刻效率,避免元件表面附著聚合物或其他殘留物,且可改善後續製程以及元件的效能與良率降低的問題。
另外,在進行原位濕式蝕刻步驟之前,可對元件表面施行電漿處理步驟,其可有助於進行後續的蝕刻步驟。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200...基底
102...淺溝渠隔離結構
104...N型金氧半導體區
106...P型金氧半導體區
108、108a...氧化矽層
110、110a...氧化鉿層
112、112a...氧化鑭層
114、114a...氧化鋁層
116...閘極堆疊結構
118...氮化鈦層
120...多晶矽層
122...硬罩幕層
124、126...濕式蝕刻步驟
202...隔離結構
204...第一型金氧半導體區
206...第二型金氧半導體區
208、208a...界面層
210、210a...高介電常數介電層
212、212a...第一覆蓋層
214、214a...第二覆蓋層
215...第一閘極堆疊結構
216...第二閘極堆疊結構
218...第一導體層
220...第二導體層
222...硬罩幕層
225...濕式蝕刻步驟
227...電漿處理步驟
310、320、330、340、350、360、370...標號
圖1A至圖1E為習知具有高介電常數介電層與金屬閘極之互補式金氧半導體元件的製造流程剖面圖。
圖2A至圖2E為本發明之一實施例之具有高介電常數介電層與金屬閘極之互補式金氧半導體元件的製造流程剖面圖。
圖3為本發明之原位濕式蝕刻步驟的流程圖。
圖4A與圖4B為以本發明之方法製作之元件的掃瞄式電子顯微鏡照片。
200...基底
202...隔離結構
204...第一型金氧半導體區
206...第二型金氧半導體區
208、208a...界面層
210、210a...高介電常數介電層
212、212a...第一覆蓋層
214、214a...第二覆蓋層
215...第一閘極堆疊結構
216...第二閘極堆疊結構
218...第一導體層
220...第二導體層
222...硬罩幕層
225...濕式蝕刻步驟
Claims (13)
- 一種互補式金氧半導體元件的製造方法,包括:在一基底中形成一隔離結構,以定義出一第一型金氧半導體區與一第二型金氧半導體區;在該基底上依序形成一界面層與一高介電常數介電層;在該第一型金氧半導體區與該第二型金氧半導體區之該高介電常數介電層上分別形成一第一覆蓋層與一第二覆蓋層;在部分的該第一覆蓋層與部分的該第二覆蓋層上分別形成一第一閘極堆疊結構與一第二閘極堆疊結構,其中該第一閘極堆疊結構與該第二閘極堆疊結構包含由該基底上方起的一第一導體層、一第二導體層與一硬罩幕層;進行一電漿處理步驟,使該第一覆蓋層與該第二覆蓋層的結構更為鬆散;以及進行一原位濕式蝕刻步驟,依序使用一第一蝕刻液,蝕刻該第一覆蓋層與該第二覆蓋層,以及使用一第二蝕刻液,蝕刻該高介電常數介電層與該界面層,至暴露出該基底,其中該電漿處理步驟所使用的氣體包括氬氣、三氯化硼或其組合。
- 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法,其中該高介電常數介電層包括含鉿系介電層。
- 如申請專利範圍第2項所述之互補式金氧半導體元件的製造方法,其中該高介電常數介電層包括氧化鉿層。
- 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法,其中該第一覆蓋層與該第二覆蓋層包括高介電常數 材料層。
- 如申請專利範圍第4項所述之互補式金氧半導體元件的製造方法,其中該第一型金氧半導體區為N型金氧半導體區,該第二金氧半導體區為P型金氧半導體區,而該第一覆蓋層包括氧化鑭層,該第二覆蓋層包括氧化鋁層。
- 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法,其中該第一蝕刻液為稀釋的鹽酸。
- 如申請專利範圍第6項所述之互補式金氧半導體元件的製造方法,其中該第二蝕刻液為包含稀釋的鹽酸與稀釋的氫氟酸的混合蝕刻液。
- 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法,更包括在使用該第二蝕刻液之後,接著使用一第三蝕刻液。
- 如申請專利範圍第8項所述之互補式金氧半導體元件的製造方法,其中該第三蝕刻液與第一蝕刻液相同。
- 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法,其中該第一導體層包括金屬層。
- 如申請專利範圍第10項所述之互補式金氧半導體元件的製造方法,其中該第一導體層的材質為選自於由鎢、鋁、鋁 銅合金、銅、鈦、矽化鈦、鈷、矽化鈷、鎳、矽化鎳、氮化鈦、鈦鎢合金以及氮化鉭所組成之族群其中之一。
- 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法,其中該第二導體層包括多晶矽層。
- 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法,其中該界面層包括氧化矽層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099129648A TWI550772B (zh) | 2010-09-02 | 2010-09-02 | 互補式金氧半導體元件的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099129648A TWI550772B (zh) | 2010-09-02 | 2010-09-02 | 互補式金氧半導體元件的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201212163A TW201212163A (en) | 2012-03-16 |
TWI550772B true TWI550772B (zh) | 2016-09-21 |
Family
ID=46764521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099129648A TWI550772B (zh) | 2010-09-02 | 2010-09-02 | 互補式金氧半導體元件的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI550772B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200503269A (en) * | 2003-07-10 | 2005-01-16 | Applied Materials Inc | Method of etching metals with high selecitivity to an underlying dielectric material layer |
US20050115925A1 (en) * | 2003-08-01 | 2005-06-02 | Vasile Paraschiv | Method for selective removal of high-k material |
TW200822240A (en) * | 2005-09-21 | 2008-05-16 | United Microelectronics Corp | Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors |
-
2010
- 2010-09-02 TW TW099129648A patent/TWI550772B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200503269A (en) * | 2003-07-10 | 2005-01-16 | Applied Materials Inc | Method of etching metals with high selecitivity to an underlying dielectric material layer |
US20050115925A1 (en) * | 2003-08-01 | 2005-06-02 | Vasile Paraschiv | Method for selective removal of high-k material |
TW200822240A (en) * | 2005-09-21 | 2008-05-16 | United Microelectronics Corp | Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors |
Also Published As
Publication number | Publication date |
---|---|
TW201212163A (en) | 2012-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10651292B2 (en) | Dual metal via for contact resistance reduction | |
TWI416667B (zh) | 半導體元件及其製造方法 | |
CN110970295A (zh) | 栅极结构的形成方法 | |
TWI419208B (zh) | 半導體裝置的製造方法 | |
TWI429025B (zh) | 製造半導體元件的方法與半導體元件 | |
TWI565074B (zh) | 半導體結構與其製備方法 | |
US7759239B1 (en) | Method of reducing a critical dimension of a semiconductor device | |
TW201913755A (zh) | 半導體裝置及其形成方法 | |
JP5759550B2 (ja) | 置換金属ゲートを有するトランジスタ及びその製造方法 | |
JP2009302260A (ja) | 半導体装置及びその製造方法 | |
US7220647B2 (en) | Method of cleaning wafer and method of manufacturing gate structure | |
JP2004214661A (ja) | トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法 | |
TW201011817A (en) | A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process | |
TW201013773A (en) | Method for photoresist pattern removal | |
CN102487048A (zh) | 半导体器件的形成方法 | |
US11062957B2 (en) | FinFET device with wrapped-around epitaxial structure and manufacturing method thereof | |
US10020202B2 (en) | Fabrication of multi threshold-voltage devices | |
US20120235299A1 (en) | Semiconductor device contact structures and methods for making the same | |
TWI743742B (zh) | 半導體結構及其形成方法 | |
US8404591B2 (en) | Method of fabricating complementary metal-oxide-semiconductor (CMOS) device | |
TWI550772B (zh) | 互補式金氧半導體元件的製造方法 | |
US10497607B2 (en) | Manufacturing method of interconnect structure | |
US20080237751A1 (en) | CMOS Structure and method of manufacturing same | |
CN105990237B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN102386136B (zh) | 互补式金属氧化物半导体元件的制造方法 |