TWI546992B - 晶圓級發光裝置封裝件及製造其之方法 - Google Patents

晶圓級發光裝置封裝件及製造其之方法 Download PDF

Info

Publication number
TWI546992B
TWI546992B TW100149498A TW100149498A TWI546992B TW I546992 B TWI546992 B TW I546992B TW 100149498 A TW100149498 A TW 100149498A TW 100149498 A TW100149498 A TW 100149498A TW I546992 B TWI546992 B TW I546992B
Authority
TW
Taiwan
Prior art keywords
light emitting
via holes
emitting structure
layer
wafer level
Prior art date
Application number
TW100149498A
Other languages
English (en)
Other versions
TW201242117A (en
Inventor
黃聖德
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201242117A publication Critical patent/TW201242117A/zh
Application granted granted Critical
Publication of TWI546992B publication Critical patent/TWI546992B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

晶圓級發光裝置封裝件及製造其之方法 交互參考之相關申請
本發明申請案主張要求於2011年1月13日向韓國專利局遞交之第10-2011-0003553號專利申請案之優先權，並將該案全文納入本案作為參考。
本揭示內容係有關於晶圓級發光裝置封裝件及製造其之方法。
最近電子另件的趨勢為小型化及輕量化，在發光二極體(LED)領域也是。使得電子另件可小型化及輕量化的技術之一是晶圓級封裝件。習知半導體晶片封裝技術中，形成封裝件的後續製程是以獨立的單一晶片單元來進行。然而，在晶圓級封裝技術中，在形成複數半導體晶片於晶圓上後，進行一系列用以封裝半導體晶片的組裝製程，之後，藉由切割晶圓來產生最終成品。因此，最近，已積極在研究關於以晶圓級封裝件製造LED的方法。
本發明提供晶圓級發光裝置封裝件及製造其之方法。
其他態樣部份會在以下說明中提及，部份可由說明明白或可通過實施提及的具體實施例來學習。
根據本發明之一態樣，提供一種晶圓級發光裝置封裝件，其包含：發光結構；複數電極墊，形成於該發光結構之發光面的相對面上；聚合物層，形成於該發光結構之該 相對面上以覆蓋該等電極墊及該發光結構，且包含形成於該聚合物層中對應該等電極墊之區域的複數第一導通孔；封裝基板，形成於該聚合物層上，且包含在該封裝基板中對應該等第一導通孔之區域的複數第二導通孔；以及複數電極，形成於該等第一及第二導通孔中，且電氣連接至該等電極墊。
該等第一導通孔可形成於對應該等電極墊的位置，且可暴露該等電極墊的部份。
該等第二導通孔可連接至該等第一導通孔，且可暴露該等電極墊的部份。
該晶圓級發光裝置封裝件可復包含：介該等第一及第二導通孔之內壁與該電極之間的絕緣層。
該聚合物層可由光敏化(phtotosensitive)聚合物材料形成。
該等電極可形成於該等第一及第二導通孔的內壁上，且可電氣連接至該等電極墊。
該等電極可藉由用導電材料填充在該等第一及第二導通孔來形成，且可電氣連接至該等電極墊。
該發光結構可復包含：皺摺狀結構(corrugated structure)。
該晶圓級發光裝置封裝件，可復包含磷光層(phosphor layer)與光學透鏡之至少一者於該發光結構上。
該絕緣層可由光敏化有機材料形成。
該發光結構可包含：n型半導體層；主動層，形成於 該n型半導體層上；以及p型半導體層，形成於該主動層上，其中該等電極墊包含：n型電極墊，在該n型半導體層上與該主動層及該p型半導體層隔開；以及p型電極墊，在該p型半導體層上。
該發光結構可包含：n型半導體層；主動層，形成於該n型半導體層上；以及p型半導體層，形成於該主動層上，其中該等電極墊包含：n型電極墊，在該n型半導體層上與該主動層及該p型半導體層隔開；以及p型電極墊，在該p型半導體層上，且該n型半導體層通過第一導體連接至該n型電極墊，該第一導體係填充在形成於該p型半導體層、該主動層及該n型半導體層之一部份中的至少一導通孔之中，且該p型半導體層通過形成於該p型電極墊下表面上的第二導體連接至該p型電極墊。
根據本發明之另一態樣，提供一種製造晶圓級發光裝置封裝件的方法，該方法包括：形成發光結構於基板上；形成複數電極墊於該發光結構之發光面的相對面上；形成聚合物層於該發光結構之該相對面上以覆蓋該等電極墊及該發光結構；形成複數第一導通孔於該聚合物層中對應該等電極墊的區域；接合封裝基板至該聚合物層上；形成複數第二導通孔於該封裝基板中對應該等第一導通孔的區域之中；形成連接至該等第一及第二導通孔內壁上之該等電極墊的電極；從該發光結構移除該基板；以及將該發光結構及該封裝基板分開成複數發光裝置封裝件。
該等第一導通孔的形成可包括：通過該等第一導通孔 暴露該等電極墊之部份。
該等第二導通孔的形成可包括：將該等第二導通孔連接至該等第一導通孔以及通過該等第一及第二導通孔暴露該等電極墊之部份。
該方法可復包括：形成介於該等第一及第二導通孔內壁與該等電極之間的絕緣層。
該聚合物層可由光敏化聚合物材料形成。
該等第二導通孔可藉由使用選自下述組成之群的方法而形成：雷射鑽孔、乾蝕刻、以及濕蝕刻。
該基板的移除可藉由使用雷射剝離法(laser lift-off method)與拋光法(polishing method)之一者而進行。
該方法可復包含：藉由使用蝕刻法與微影法(photolithography)之一者而形成皺摺狀結構於該發光結構上。
該方法可復包含：在將該發光結構及該封裝基板分開成複數發光裝置封裝件之前，形成磷光層於該發光結構上。
該方法可復包含：在將該發光結構及該封裝基板分開成該複數發光裝置封裝件之前，形成光學透鏡於該發光結構上。
該絕緣層可由光敏化有機材料形成。
該絕緣層的形成可包括：用絕緣材料覆蓋該等第一及第二導通孔和該等電極墊；以及藉由移除形成於該等電極墊上之該絕緣材料來暴露該等電極墊之部份。
下述之至少一者可以晶圓級進行：該發光結構的形 成、該等電極墊的形成、該等第一導通孔的形成、該封裝基板的接合、該等第二導通孔的形成、該電極的形成、該基板的移除、以及將該發光結構及該封裝基板分開成複數發光裝置封裝件。該磷光層的形成可以晶圓級進行。
該光學透鏡的成型(molding)可以晶圓級進行。
根據本發明之晶圓級發光裝置封裝件以及製造該晶圓級發光裝置封裝件的方法，將參考附圖更完整地予以描述。附圖中，為求圖示清楚而誇大層及區域的厚度，以及類似的元件用相同的元件符號表示。
第1圖的示意橫截面圖根據本發明之一具體實施例圖示晶圓級發光裝置封裝件100。
請參考第1圖，晶圓級發光裝置封裝件100可包含：發光結構10；數個電極墊20，形成於發光結構10之發光面的相對面上；聚合物層30，形成於發光結構10的相對面上以覆蓋電極墊20及發光結構10，且包含第一導通孔40，第一導通孔40係形成於對應電極墊20之聚合物層30的區域中；封裝基板50，形成於聚合物層30上，且包含第二導通孔60，第二導通孔60在封裝基板50中對應第一導通孔40的區域中；以及數個電極70，形成於第一及第二導通孔40、60中，且電氣連接至電極墊20。
儘管未圖示，晶圓級發光裝置封裝件100可包含各種發光結構。發光結構10可包含由III-V族半導體化合物(例 如，GaN、InN、或AlN)形成的氮化物半導體二極體。發光結構10可為III-V族半導體化合物的堆疊結構。此外，發光結構10可包含n型半導體層、p型半導體層、以及形成於n型及p型半導體層之間的主動層。
複數電極墊20可形成於發光結構10之發光面的相對面上。亦即，發光結構10的相對面可面對發光結構10的發光面。電極墊20各自可包含n型電極墊與p型電極墊。
聚合物層30可形成於發光結構10的相對面上。聚合物層30可覆蓋發光結構10相對面中沒有形成電極墊20與部分電極墊20的區域。聚合物層30接合發光結構10與封裝基板50。聚合物層30可由非導電聚合物材料形成，以及就此情形而言，導電及非導電晶圓皆可使用作為封裝基板50。此外，聚合物層30可由光敏化聚合物材料形成。當發光結構10與封裝基板50使用聚合物層30接合時，聚合物層30可減輕發光結構10和封裝基板50之間因熱膨脹係數(thermal expansion coefficient)差異而產生的應力。
此外，複數第一導通孔40可形成於聚合物層30中，且第一導通孔40可形成於對應電極墊20的區域中。亦即，第一導通孔40可形成於對應電極墊20的位置，且可暴露部份電極墊20。例如，如第1圖所示，兩個第一導通孔40各自可形成於對應兩個電極墊20的位置，以及可各自暴露部份電極墊20。
封裝基板50可形成於聚合物層30上，且可為藉由使 用聚合物接合法接合至聚合物層30上的聚合物。該聚合物接合法為下述方法：藉由施加熱及壓力，使用聚合物作為兩晶圓間之接合黏著劑，將兩晶圓接合。當聚合物層30由非導電聚合物材料形成時，封裝基板50可由各種晶圓形成而不受限於封裝基板50的導電性或非導電性。封裝基板50可由，例如，Si、無摻雜Si、SiAl、Al2O3、或AlN形成，除了這些以外，可由金屬核心印刷電路板(MCPCB)形成。
此外，複數第二導通孔60可形成於封裝基板50中。第二導通孔60可形成於對應第一導通孔40的區域中。亦即，第二導通孔60可形成為連接至第一導通孔40，因而，第二導通孔60與第一導通孔40看起來像是單一導通孔。此外，第二導通孔60可暴露電極墊20中通過第一導通孔40露出的部份。例如，如第1圖所示，可形成各自連接至分別形成於對應兩個電極墊20之位置的兩個第一導通孔40的兩個第二導通孔60。此外，兩個第二導通孔60可各自暴露電極墊20。在此，可用諸如雷射鑽孔、乾蝕刻或濕蝕刻之類的方法形成第二導通孔60。
電極70可形成於第一及第二導通孔40、60的內壁上，且可電氣連接至電極墊20中通過第一及第二導通孔40、60露出的部份。亦即，電極70可通過第一及第二導通孔40、60電氣連接至電極墊20。此外，如第1圖所示，電極70可在封裝基板50上的區域上延伸。電極70可形成於第一及第二導通孔40、60的內壁上，以及第一及第二導通孔40、60的內部空間75可填充有聚合物材料。替換地， 藉由以導電材料填充第一及第二導通孔40、60的內部空間75可形成電極70。
根據目前的具體實施例，晶圓級發光裝置封裝件100可復包含絕緣層80，以在封裝基板50由導電晶圓形成時使封裝基板50與電極電氣絕緣。絕緣層80可形成於第一及第二導通孔40、60的內壁及封裝基板50上。電極70可形成於絕緣層80上，以與封裝基板50絕緣。此外，電極墊20中通過第一及第二導通孔40、60露出的表面可移除絕緣層80。亦即，電極墊20的暴露表面不形成絕緣層80使得電極70可連接至電極墊20。就此情形而言，電極70可形成於絕緣層80(形成於第一及第二導通孔40、60內壁上)上，可在封裝基板50上的區域上延伸。絕緣層80可由無機材料形成，例如氧化物材料或氮化物材料。此外，絕緣層80可由光敏化有機材料形成，例如，聚亞醯胺(polyimide)。當絕緣層80由光敏化有機材料形成時，可容易形成絕緣層80於第一及第二導通孔40、60中。
第2圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件110。在此，將描述與第1圖之晶圓級發光裝置封裝件100的差異。
請參考第2圖，在晶圓級發光裝置封裝件110中，發光結構15可復包含皺摺狀結構。該皺摺狀結構可為非平坦圖案(uneven pattern)。該皺摺狀結構可形成於發光結構15的發光面上，且可增加光萃取效率(light extraction efficiency)。在第2圖中，該皺摺狀結構為鋸齒狀，但是 本發明不受限於此。例如，該皺摺狀結構可具有各種形狀，例如方波形。該皺摺狀結構可藉由蝕刻製程或微影製程(利用氫氧化鉀)形成。該蝕刻製程可使用諸如氫氧化鉀之類的蝕刻劑。
第3圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件120之一修改版本。在此，將描述與第1圖之晶圓級發光裝置封裝件100的差異。
請參考第3圖，晶圓級發光裝置封裝件120可復包含：發光結構10上的磷光層90。磷光層90藉由吸收紫外光射線區內的光線而可放射可見光射線區內的光線。此外，磷光層90可控制發光結構10射出光線的光特性(例如，亮度與均勻度)，因而，可決定晶圓級發光裝置封裝件120的效率、使用壽命、演色性及顏色再現性。磷光層90可包含紅色磷光體、綠色磷光體或藍色磷光體之至少一者。
第4圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件130之一修改版本。在此，將描述與第1圖之晶圓級發光裝置封裝件100的差異。
請參考第4圖，晶圓級發光裝置封裝件130可復包含發光結構10上的光學透鏡95。發光結構10、光學透鏡95之間可復包含磷光層90。光學透鏡95可聚集(focus)或散射(diffuse)發光結構10的射出光線。如第4圖所示，光學透鏡95可具有與發光結構10之尺寸對應的尺寸。儘管未圖示，光學透鏡95可形成為具有大於發光結構10之尺寸的尺寸，以包圍晶圓級發光裝置封裝件130。光學透鏡95 可成型於發光結構10上。此外，光學透鏡95可為具有第4圖之半圓形(semi-circle)透鏡以外之各種形狀的透鏡，例如藉由改變光學透鏡95的成型框架(molding frame)。
第5圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件140之一修改版本。在第5圖中，圖示第1圖至第4圖之晶圓級發光裝置封裝件100、110、120及130的發光結構10、15。
請參考第5圖，晶圓級發光裝置封裝件140可包含：發光結構；n型及p型電極墊21、23，形成於發光結構之發光面的相對面上；聚合物層30，形成於發光結構的相對面上以覆蓋n型及p型電極墊21、23及發光結構，且包含形成於對應n型及p型電極墊21、23之區域上的第一導通孔40；封裝基板50，形成於聚合物層30上，且包含形成於對應第一導通孔40之區域中的第二導通孔60；以及n型及p型電極71、73，形成於第一及第二導通孔40、60中，且各自電氣連接至n型及p型電極墊21、23。
在第5圖中，內含於晶圓級發光裝置封裝件140的發光結構為範例。該發光結構可包含n型半導體層1、形成於n型半導體層1上的主動層3、形成於主動層3上的p型半導體層5。此外，該發光結構可復包含：n型電極墊21與p型電極墊23。n型電極墊21可與n型半導體層1上的主動層3及p型半導體層5隔開。此外，p型電極墊23可形成於p型半導體層5上。第1圖至第4圖之晶圓級發光裝置封裝件100、110、120及130的發光結構10、15 可包含第5圖的發光結構。
n型半導體層1可由用n型摻雜物摻雜的氮化物半導體形成。亦即，n型半導體層1可由成分以AlxInyGa(1-x-y)N表示以及用n型摻雜物摻雜的半導體材料形成(其中，0x1，0y1，以及0x+y1)。用於形成n型半導體層1的氮化物半導體可為，例如，GaN、AlGaN、或InGaN，n型摻雜物可為，例如，Si、Ge、Se、或Te。可藉由使用金屬有機化學氣相沉積(MOCVD)方法、氫化物氣相磊晶(HVPE)方法、或分子束磊晶(MBE)方法，生長n型半導體層1。
主動層3藉由再結合電子及電洞放射有預定能量的光線。主動層3可由成分以InxGa1-xN(其中，0x1)表示的半導體材料以根據銦的含量來控制能帶間隙(band gap)能量。此外，主動層3可為由量子阻障層與量子井層交替堆疊成的多量子井(MQW)層。
p型半導體層5可為用p型摻雜物摻雜的氮化物半導體。亦即，p型半導體層5可由成分以AlxInyGa(1-x-y)N(其中，0x1，0y1，以及0x+y1)表示以及用p型摻雜物摻雜的半導體材料。用於形成p型半導體層5的氮化物半導體可為，例如，GaN、AlGaN、或InGaN，以及p型摻雜物，可為，例如，Mg、Zn、或Be。p型半導體層5可用MOCVD方法、HVPE方法、MBE方法生長。在第5圖中，主動層3形成於n型半導體層1上，p型半導體層5形成於主動層3上。然而，反過來，主動層3可形成於p型半導體層5上，n型半導體層1可形成於主動層3上。
n型電極墊21可與n型半導體層1上的主動層3及p型半導體層5隔開。p型電極墊23可形成於p型半導體層5上。
聚合物層30形成於發光結構之發光面的相對面上。聚合物層30可覆蓋部份n型半導體層1、主動層3及p型半導體層5，以及部份的n型及p型電極墊21、23。聚合物層30將發光結構接合至封裝基板50。
此外，複數第一導通孔40可形成於聚合物層30中。第一導通孔40各自可形成於聚合物層30中對應n型及p型電極墊21、23的區域中。第一導通孔40可各自形成於n型及p型電極墊21、23上，且可暴露部份的n型及p型電極墊21、23。亦即，形成於對應n型電極墊21之位置的第一導通孔40暴露n型電極墊21的上表面之一部份，以及形成於對應p型電極墊23之位置的第一導通孔40可暴露p型電極墊23的上表面之一部份。
封裝基板50可形成於聚合物層30上，可藉由施加熱及壓力來聚合物接合至聚合物層30。複數第二導通孔60可形成於封裝基板50中。第二導通孔60可形成於封裝基板50中對應第一導通孔40的區域中。亦即，可形成為連接至第一導通孔40的第二導通孔60，因而，第二導通孔60與第一導通孔40看起來像是單一導通孔。此外，第二導通孔60可暴露n型及p型電極墊21、23中通過第一導通孔40露出的部份。亦即，兩個第二導通孔60可形成為各自電氣連接至形成於對應n型及p型電極墊21、23之位 置的兩個第一導通孔40。此外，第二導通孔60各自可暴露部份的n型及p型電極墊21、23。在此，可用諸如雷射鑽孔、乾蝕刻或濕蝕刻之類的方法形成第二導通孔60。
可藉由各自填充導電材料於第一及第二導通孔40、60，形成n型及p型電極71、73。n型及p型電極71、73可電氣連接至n型及p型電極墊21、23上表面中通過第一及第二導通孔40、60露出的部份。亦即，n型及p型電極71、73各自可通過第一及第二導通孔40、60電氣連接至n型及p型電極墊21、23。
根據目前的具體實施例，晶圓級發光裝置封裝件140可復包含絕緣層80，以在封裝基板50由導電晶圓形成時使封裝基板50與n型及p型電極71、73電氣絕緣。絕緣層80可形成於第一及第二導通孔40、60的內壁及封裝基板50上。n型及p型電極71、73可形成於絕緣層80上以及與封裝基板50絕緣。此外，在於n型及p型電極墊21、23通過第一及第二導通孔40、60露出的區域，可移除部份絕緣層80。亦即，絕緣層80不形成於n型及p型電極墊21、23的上表面上，使得n型及p型電極71、73各自可電氣連接至n型及p型電極墊21、23。
第6圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件150之一修改版本。在第6圖中，示意圖示第1圖至第4圖之晶圓級發光裝置封裝件100、110、120及130的發光結構10、15。
請參考第6圖，晶圓級發光裝置封裝件150可包含： 發光結構；n型及p型電極墊27、29，形成於發光結構之發光面的相對面上；聚合物層30，形成於發光結構的相對面上以覆蓋n型及p型電極墊27、29及發光結構；封裝基板50，形成於聚合物層30上；以及各自電氣連接至n型及p型電極墊27、29的n型及p型電極71、73。
在第6a圖的發光結構中，根據目前的具體實施例示意圖示晶圓級發光裝置封裝件150。該發光結構可包含n型半導體層1、形成於n型半導體層1上的主動層3，以及形成於主動層3上的p型半導體層5。
n型半導體層1可通過第一導體7電氣連接至n型電極墊27，該第一導體7配置在形成於p型半導體層5、主動層3及部份n型半導體1中至少一導通孔之中。藉由用導電材料填充導通孔可形成第一導體7。此外，通過形成於p型電極墊29下表面上的第二導體9，p型半導體層5可電氣連接至p型電極墊29。在此，第二導體9可以形成與第一導體7隔開的一層，且可反射由主動層3射出的光線。
第一絕緣層13可形成於導通孔的內壁上以及p型半導體層5上表面的區域上，可使第一導體7與第二導體9絕緣。第二絕緣層17可形成於第一導體7及第二導體9的區域上以及第一絕緣層13的區域。然而，第二絕緣層17可暴露第一導體7及第二導體9的上表面之部份。
n型電極墊27可形成於在對應第一導體7之區域上的第二絕緣層17上。亦即，n型電極墊27可電氣連接至第 一導體7的暴露上表面。p型電極墊29可形成於在對應第二導體9之區域上的第二絕緣層17上。亦即，p型電極墊29可電氣連接至第二導體9的暴露上表面。
聚合物層30可形成於第二絕緣層17之部份及n型及p型電極墊27、29上，且可包含形成於對應n型及p型電極墊27、29之區域中的複數第一導通孔40。封裝基板50形成於聚合物層30上，且可包含在對應第一導通孔40之區域中的複數第二導通孔60。n型及p型電極墊27、29各自可電氣連接至形成於第一及第二導通孔40、60中的n型及p型電極71、73。在封裝基板50由導電晶圓形成時，可復包含絕緣層80以使封裝基板50與n型及p型電極71、73電氣絕緣。絕緣層80可形成於第一及第二導通孔40、60的內壁上及封裝基板50上。然而，絕緣層80不形成於n型及p型電極墊27、29之上表面的部份上，使得n型及p型電極71、73各自可連接至n型及p型電極墊21、23。此外，第1圖至第4圖之晶圓級發光裝置封裝件100、110、120及130的發光結構10、15可包含圖示於第6圖的發光結構。晶圓級發光裝置封裝件100、110、120及130可復包含：第一及第二絕緣層13、17與第一及第二導體7、9。
以下根據本發明之一具體實施例描述製造晶圓級發光裝置封裝件的方法。
第7A圖至第7K圖的示意橫截面圖根據本發明之一具體實施例圖示製造晶圓級發光裝置封裝件的方法。請參考 第7A圖，發光結構10形成於基板25上。亦即，使用製造LED的習知方法，可形成發光結構10於基板25上。基板25可為藍寶石基板、碳化矽(SiC)基板、矽基板、或氮化鎵(GaN)基板。儘管未圖示，發光結構10可具有由複數半導體化合物層堆疊而成的結構，因而，可藉由堆疊複數半導體化合物層於基板25上形成。例如，可藉由堆疊III-V族半導體化合物(例如，GaN、InN、或AlN)於藍寶石基板上來形成發光結構10。在此，基板25可為晶圓式，以及發光結構10可包含複數發光結構。亦即，如第7H圖所示，在分開之前，發光結構10可包含形成於晶圓式封裝基板51上的複數發光結構11。
在形成發光結構10於基板25上後，可進行晶圓級封裝製程。複數電極墊20可形成於發光結構10上。電極墊20可形成於發光結構10之發光面的相對面上。電極墊20，例如，可各自包含n型及p型電極墊。
接下來，聚合物層30可形成於發光結構10上。請參考第7B圖，藉由在有電極墊20形成於其上的發光結構10上形成聚合物層30，可覆蓋發光結構10及電極墊20。用聚合物接合方法形成聚合物層30以使發光結構10接合至封裝基板50(參考第7D圖)。聚合物層30可由非導電聚合物材料形成，就此情形而言，封裝基板50可由導電晶圓或非導電晶圓形成。
請參考第7C圖，複數第一導通孔40形成於聚合物層30中。第一導通孔40可形成於對應電極墊20的區域，且 可形成為暴露部份電極墊20。當聚合物層30由光敏化聚合物材料形成時，通過光敏化製程可輕易形成第一導通孔40。此外，當聚合物層30由光敏化聚合物材料形成時，在後續製程可防止諸如底切(undercut)的之類的問題。
請參考第7D圖，封裝基板50接合至有第一導通孔40形成於其中的聚合物層30。在此，封裝基板50，如第7H圖所示，可包含晶圓式封裝基板51。藉由施加熱及壓力至發光結構10及封裝基板50使聚合物層30融化，發光結構10與封裝基板50可相互接合。當聚合物層30由非導電聚合物材料形成時，封裝基板50可由各種晶圓形成而不受限於封裝基板50的導電性或非導電性。由於發光結構10與封裝基板50是用聚合物材料接合，可減輕由發光結構10與封裝基板50之熱膨脹係數差異產生的應力。
請參考第7E圖，複數第二導通孔60可形成於封裝基板50中。第二導通孔60可形成於封裝基板50中對應第一導通孔40的區域，亦即，可形成為連接至第一導通孔40。當第一及第二導通孔40、60連接時，第一及第二導通孔40、60看起來像是單一導通孔。此外，第二導通孔60可形成為暴露電極墊20中通過第一導通孔40露出的部份。在此，用諸如雷射鑽孔、乾蝕刻或濕蝕刻之類的方法可形成第二導通孔60於封裝基板50中。
請參考第7F圖，電極70可形成於第一及第二導通孔40、60的內壁上。電極70可形成為電氣連接至電極墊20中通過第一及第二導通孔40、60露出的部份。亦即，電極 70可通過第一及第二導通孔40、60電氣連接至電極墊20。此外，如第7F圖所示，電極70可在封裝基板50上的區域上延伸。電極70可形成於第一及第二導通孔40、60的內壁上，以及第一及第二導通孔40、60的內部空間75可填充聚合物材料。替換地，可藉由以導電材料填充內部空間75，形成電極70。
在封裝基板50由導電晶圓形成時，在形成電極70之前，更可形成絕緣層80以使封裝基板50與電極70絕緣。絕緣層80可形成於封裝基板50上以及第一及第二導通孔40、60的內壁上。然而，移除形成於電極墊20中通過第一及第二導通孔40、60露出之部份上的絕緣層80，使得電極70可電氣連接至電極墊20。就此情形而言，電極70可形成在形成於第一及第二導通孔40、60之內壁上的絕緣層80上，且可在封裝基板50上的絕緣層80區域上延伸。絕緣層80可由無機材料形成，例如氧化物材料或氮化物材料。絕緣層80可由光敏化有機材料形成，例如，聚亞醯胺。如同本具體實施例，當絕緣層80由有機材料形成時，在聚合物層30的第一導通孔40內壁上可輕易形成絕緣層80。
請參考第7G圖，可藉由使用雷射剝離法、輪磨方法(grinding method)、拋光法、晶面研磨方法(lapping method)、或蝕刻法，來移除基板25。例如，當基板25為藍寶石基板時，可藉由使用雷射剝離法，移除發光裝置封裝件的藍寶石基板。
為了便於解釋，用第7A圖至第7G圖的單一發光裝置 封裝件描述製造晶圓級發光裝置封裝件的方法。然而，所有上述製程可以晶圓級進行。亦即，請參考第7H圖，可藉由將形成大面積晶圓式封裝基板51上的複數發光結構11分開，形成複數晶圓級發光裝置封裝件100。因此，第1圖至第6圖之晶圓級發光裝置封裝件100、110、120、130、140及150可通過晶圓級製程來形成。亦即，封裝基板50可包含晶圓式封裝基板51，在被分開之前，發光結構10可包含發光結構11。
在進行上述製程後，發光結構11可分成個別的發光裝置封裝件100。通過上述製程，可完成發光裝置封裝件的製造，因而，可省略發光裝置封裝件的組裝製程。此外，可製成尺寸與發光裝置晶片相同的發光裝置封裝件100。因此，可最小化使用發光裝置封裝件100的電子產品以及提高產品設計的自由度。以晶片直接封裝(chip-on-board；COB)式發光裝置封裝件而言，在接合發光裝置晶片至板子及其間的電氣連接後，塗布磷光體。因此，在封裝級，難以測量由發光裝置封裝件射出之光線的特性，因而，需要重複工作(rework)。然而，以晶圓級發光裝置封裝件100而言，在評估每個發光裝置封裝件的光特性後，以及發光裝置封裝件可裝入各個隔離空間(binning)。
在把發光結構11分成個別晶圓級發光裝置封裝件100之前，可進行附加製程以形成圖示於第2圖至第4圖的構成元件。亦即，在晶圓級，如第2圖所示，可進一步形成皺摺狀結構於發光結構15上。該皺摺狀結構可形成於發光 結構15的半導體化合物上，且可增加發光結構15的光萃取效率。在第2圖中，該皺摺狀結構呈鋸齒狀，但是不受限於此，亦即，該皺摺狀結構可具有各種形狀，例如方波形(square wave shape)。可藉由蝕刻製程或微影製程，形成該皺摺狀結構。該蝕刻製程可使用諸如氫氧化鉀之類的蝕刻劑。
此外，如第3圖所示，可進一步形成磷光層90於晶圓級的發光結構10上。可藉由將磷光體塗布於發光結構10之發光面上，形成磷光層90。藉由吸收紫外光射線區內的光線，磷光層90可放射可見光射線區內的光線。此外，磷光層90可控制發光結構10射出光線的光特性(例如，亮度)與均勻度，因而，可決定晶圓級發光裝置封裝件120的效率、使用壽命、演色性及顏色再現性。磷光層90可包含紅色磷光體、綠色磷光體或藍色磷光體之至少一者。
如第7I圖與第7J圖所示，可通過膠帶膨脹法形成磷光層91。請參考第7I圖，配置第7H圖之發光裝置封裝件100後，在膨脹膠帶(expanding tape)200上被分離之前，藉由切片或切割膨脹膠帶200可將發光裝置封裝件100分成個別的發光裝置封裝件100。在此，膨脹膠帶200可為無熱阻(non-thermal resistance)。當膨脹膠帶200膨脹時，發光裝置封裝件100可彼此分開一段預定距離。
接下來，請參考第7J圖，以預定距離隔開的發光裝置封裝件100轉移至熱阻型攜載膠帶(thermally resistant carrier tape)300。接下來，藉由塗佈及硬化發光裝置封 裝件100上之磷光體可形成磷光層91。就此情形而言，磷光層91可形成於發光裝置封裝件100的發光面上及其側表面上。在形成磷光層91後，發光裝置封裝件100可與磷光層91一起切割。如果膨脹膠帶200具有熱阻，可以單一製程進行在說明第7I圖與第7J圖示所敘述的製程。亦即，使熱阻型膨脹膠帶200膨脹成可使發光裝置封裝件100彼此分開一段預定距離而不需要將發光裝置封裝件100轉移至熱阻型攜載膠帶300。之後，可藉由塗佈及硬化發光裝置封裝件100上之磷光體，形成磷光層91。
請參考第7K圖，在使發光裝置封裝件100分成各個發光裝置封裝件100之前，更可在磷光層91上形成光學透鏡97。就此情形而言，光學透鏡97可形成為有大於發光結構10的尺寸，因而，可控制發光結構10橫向射出的光線。
此外，如第4圖所示，更可形成光學透鏡95於晶圓級的發光結構10上。在形成光學透鏡95之前，磷光層90可形成於發光結構10上。光學透鏡95可聚集或散射發光結構10的射出光線。如第4圖所示，光學透鏡95可具有與發光結構10之尺寸對應的尺寸，或儘管未圖示，可具有大於發光結構10的尺寸以包圍發光裝置封裝件。此外，光學透鏡95可為第4圖之半圓形透鏡以外之各種形狀的透鏡，例如藉由改變光學透鏡95的成型框架。根據目前的具體實施例，由於可以晶圓級完成上述附加製程，可省略發光裝置封裝件的習知組裝製程，以及在評估每個發光裝置 封裝件的光學特性後，發光裝置封裝件裝入每個隔離空間。
儘管已特別用示範具體實施例圖示及描述本發明的晶圓級發光裝置封裝件及其製造方法，然而本技藝一般技術人員應瞭解其形式及細節仍可做出各種改變而不脫離以下申請專利範圍所定義的本發明精神及範疇。
1‧‧‧n型半導體層
3‧‧‧主動層
5‧‧‧p型半導體層
7‧‧‧第一導體
9‧‧‧第二導體
10、11、15‧‧‧發光結構
13‧‧‧第一絕緣層
17‧‧‧第二絕緣層
20‧‧‧電極墊
21、23、27、29、71、73‧‧‧n型及p型電極墊
25‧‧‧基板
30‧‧‧聚合物層
40‧‧‧第一導通孔
50‧‧‧封裝基板
51‧‧‧晶圓式封裝基板
60‧‧‧第二導通孔
70‧‧‧電極
75‧‧‧內部空間
80‧‧‧絕緣層
90、91‧‧‧磷光層
95、97‧‧‧光學透鏡
100、110、120、130、140、150‧‧‧晶圓級發光裝置封裝件
200‧‧‧膨脹膠帶
300‧‧‧熱阻型攜載膠帶
由以下結合附圖之具體實施例的描述可更加明白以上及/或其他態樣。
第1圖的示意橫截面圖根據本發明之一具體實施例圖示晶圓級發光裝置封裝件；第2圖的示意橫截面圖件根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝(之一修改版本)；第3圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件(之一修改版本)；第4圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件(之一修改版本)；第5圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件(之一修改版本)；第6圖的示意橫截面圖根據本發明具體實施例之一修改版本圖示晶圓級發光裝置封裝件(之一修改版本)；以及第7A圖至第7K圖的示意橫截面圖根據本發明之一具體實施例圖示製造晶圓級發光裝置封裝件的方法。
10‧‧‧發光結構
20‧‧‧電極墊
30‧‧‧聚合物層
40‧‧‧第一導通孔
50‧‧‧封裝基板
60‧‧‧第二導通孔
70‧‧‧電極
75‧‧‧內部空間
80‧‧‧絕緣層
100‧‧‧晶圓級發光裝置封裝件

Claims (27)

  1. 一種晶圓級發光裝置封裝件，其包含：發光結構；複數電極墊，形成於該發光結構之發光面的相對面上；聚合物層，形成於該發光結構之該相對面上以覆蓋該等電極墊及該發光結構，且包含形成於該聚合物層中對應該等電極墊之區域的複數第一導通孔；封裝基板，形成於該聚合物層上，且包含在該封裝基板中對應該等第一導通孔之區域的複數第二導通孔；以及複數電極，形成於該等第一及第二導通孔中，且電氣連接至該等電極墊。
  2. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中該等第一導通孔形成於對應該等電極墊的位置，且暴露該等電極墊的部份。
  3. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中該等第二導通孔連接至該等第一導通孔，且暴露該等電極墊的部份。
  4. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，復包含介於該等第一及第二導通孔之內壁與該電極之間的絕緣層。
  5. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中該聚合物層由光敏化聚合物材料形成。
  6. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中該等電極形成於該等第一及第二導通孔的內壁上，且電氣連接至該等電極墊。
  7. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中該等電極係藉由用導電材料填充在該等第一及第二導通孔來形成，且電氣連接至該等電極墊。
  8. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中該發光結構復包含皺摺狀結構。
  9. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，復包含磷光層與光學透鏡之至少一者於該發光結構上。
  10. 如申請專利範圍第4項所述之晶圓級發光裝置封裝件，其中該絕緣層由光敏化有機材料形成。
  11. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中該發光結構包含：n型半導體層；主動層，形成於該n型半導體層上；以及p型半導體層，形成於該主動層上，其中該等電極墊包含：n型電極墊，在該n型半導體層上與該主動層及該p型半導體層隔開；以及p型電極墊，在該p型半導體層上。
  12. 如申請專利範圍第1項所述之晶圓級發光裝置封裝件，其中 該發光結構包含：n型半導體層；主動層，形成於該n型半導體層上；以及p型半導體層，形成於該主動層上，其中該等電極墊包含：n型電極墊，在該n型半導體層上與該主動層及該p型半導體層隔開；以及p型電極墊，在該p型半導體層上，且該n型半導體層通過第一導體連接至該n型電極墊，該第一導體係填充在形成於該p型半導體層、該主動層及該n型半導體層之一部份中的至少一導通孔之中，且該p型半導體層通過形成於該p型電極墊下表面上的第二導體連接至該p型電極墊。
  13. 一種製造晶圓級發光裝置封裝件的方法，該方法包含下述步驟：形成發光結構於基板上；形成複數電極墊於該發光結構之發光面的相對面上；形成聚合物層於該發光結構之該相對面上以覆蓋該等電極墊及該發光結構；形成複數第一導通孔於該聚合物層中對應該等電極墊的區域之中；接合封裝基板至該聚合物層上，其中於該封裝基板接合至該聚合物層上時，該聚合物層中的該等第一導通孔實質上為空的； 形成複數第二導通孔於該封裝基板中對應該等第一導通孔的區域之中；形成連接至該等第一及第二導通孔內壁上之該等電極墊的電極；從該發光結構移除該基板；以及將該發光結構及該封裝基板分開成複數發光裝置封裝件。
  14. 如申請專利範圍第13項所述之方法，其中該等第一導通孔的形成包括：通過該等第一導通孔暴露該等電極墊之部份。
  15. 如申請專利範圍第13項所述之方法，其中該等第二導通孔的形成包括：將該等第二導通孔連接至該等第一導通孔以及通過該等第一及第二導通孔暴露該等電極墊之部份。
  16. 如申請專利範圍第13項所述之方法，復包括：形成介於該等第一及第二導通孔內壁與該等電極之間的絕緣層。
  17. 如申請專利範圍第13項所述之方法，其中該聚合物層由一光敏化聚合物材料形成。
  18. 如申請專利範圍第13項所述之方法，其中該等第二導通孔藉由使用選自下述組成之群的方法而形成：雷射鑽孔、乾蝕刻、以及濕蝕刻。
  19. 如申請專利範圍第13項所述之方法，其中該基板的移除藉由使用雷射剝離法與拋光法之一者而進行。
  20. 如申請專利範圍第13項所述之方法，復包括：使用蝕刻法與微影法之一者來形成皺摺狀結構於該發光結構上。
  21. 如申請專利範圍第13項所述之方法，復包括：在將該發光結構及該封裝基板分開成複數發光裝置封裝件之前，形成磷光層於該發光結構上。
  22. 如申請專利範圍第13項所述之方法，復包括：在將該發光結構及該封裝基板分開成該複數發光裝置封裝件之前，形成光學透鏡於該發光結構上。
  23. 如申請專利範圍第16項所述之方法，其中該絕緣層由光敏化有機材料形成。
  24. 如申請專利範圍第16項所述之方法，其中該絕緣層的形成可包括：用絕緣材料覆蓋該等第一及第二導通孔和該等電極墊；以及藉由移除形成於該等電極墊上之該絕緣材料來暴露該等電極墊之部份。
  25. 如申請專利範圍第13項所述之方法，其中下述之至少一者以晶圓級進行：該發光結構的形成、該等電極墊的形成、該等第一導通孔的形成、該封裝基板的接合、該等第二導通孔的形成、該電極的形成、該基板的移除、以及將該發光結構及該封裝基板分開成複數發光裝置封裝件。
  26. 如申請專利範圍第21項所述之方法，其中該磷光層的形成可以晶圓級進行。
  27. 如申請專利範圍第22項所述之方法，其中該光學透鏡 的步驟形成以晶圓級進行。
TW100149498A 2011-01-13 2011-12-29 晶圓級發光裝置封裝件及製造其之方法 TWI546992B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110003553A KR101762173B1 (ko) 2011-01-13 2011-01-13 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW201242117A TW201242117A (en) 2012-10-16
TWI546992B true TWI546992B (zh) 2016-08-21

Family

ID=45470446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149498A TWI546992B (zh) 2011-01-13 2011-12-29 晶圓級發光裝置封裝件及製造其之方法

Country Status (6)

Country Link
US (1) US8828756B2 (zh)
EP (1) EP2477244B1 (zh)
JP (1) JP2012146986A (zh)
KR (1) KR101762173B1 (zh)
CN (1) CN102593316B (zh)
TW (1) TWI546992B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
CN107706279B (zh) * 2011-06-01 2020-10-30 亮锐控股有限公司 发光器件以及将发光器件附着到支撑衬底的方法
CN111509103A (zh) * 2011-06-01 2020-08-07 亮锐控股有限公司 键合到支撑衬底的发光器件
US10020431B2 (en) * 2012-03-30 2018-07-10 Lumileds Llc Sealed semiconductor light emitting device
JP6453437B2 (ja) * 2014-07-20 2019-01-16 エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ マイクロ転写印刷のための装置および方法
CN105679703A (zh) * 2016-03-23 2016-06-15 中国科学院微电子研究所 一种基于硅通孔结构的金属填充方法及硅通孔结构
CN106847936B (zh) * 2016-12-07 2019-01-01 清华大学 基于金属键合的光电器件封装结构及其制造方法
KR102673595B1 (ko) * 2017-02-14 2024-06-12 삼성전자주식회사 Led 장치 및 그 제조 방법
KR102427637B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 발광소자
JP7080625B2 (ja) * 2017-12-01 2022-06-06 スタンレー電気株式会社 発光装置
KR102653499B1 (ko) * 2019-06-28 2024-03-29 삼성전자주식회사 반도체 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
TWI347022B (en) 2004-02-20 2011-08-11 Osram Opto Semiconductors Gmbh Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
US20060211233A1 (en) 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7879711B2 (en) * 2006-11-28 2011-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
US8102044B2 (en) 2008-10-20 2012-01-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bonded wafer structure and method of fabrication
JP2010103186A (ja) * 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
KR100990122B1 (ko) * 2008-12-02 2010-10-29 한국광기술원 교류 발광 다이오드 칩 및 그의 제조방법

Also Published As

Publication number Publication date
KR101762173B1 (ko) 2017-08-04
KR20120082189A (ko) 2012-07-23
EP2477244B1 (en) 2017-05-03
CN102593316B (zh) 2016-12-07
JP2012146986A (ja) 2012-08-02
EP2477244A3 (en) 2016-03-30
TW201242117A (en) 2012-10-16
CN102593316A (zh) 2012-07-18
US8828756B2 (en) 2014-09-09
US20120181558A1 (en) 2012-07-19
EP2477244A2 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
TWI546992B (zh) 晶圓級發光裝置封裝件及製造其之方法
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
JP6104568B2 (ja) 発光素子
TWI482315B (zh) 半導體發光裝置
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
KR101142965B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
TWI515927B (zh) 半導體發光裝置及其製造方法
US8653542B2 (en) Micro-interconnects for light-emitting diodes
KR100966367B1 (ko) 반도체 발광소자 및 그의 제조방법
TWI569470B (zh) 發光二極體及其製造方法
US8174027B2 (en) Semiconductor light emitting device and method for manufacturing same
TW201442301A (zh) 無基台之發光二極體（ｌｅｄ）元件及其製造方法
JP2014160736A (ja) 半導体発光装置及び発光装置
TWI455357B (zh) 發光裝置及其製造方法
KR20140093433A (ko) 반도체 발광소자 및 그 제조방법
KR101660020B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101203138B1 (ko) 발광소자와 그 제조방법
KR101654339B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101910556B1 (ko) 질화갈륨 기판을 갖는 발광 다이오드
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101873505B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지
KR101264159B1 (ko) 질화갈륨계 나노와이어 ｌｅｄ 소자 어레이 및 그의 제조방법
KR101115538B1 (ko) 발광소자와 그 제조방법
KR101775664B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101337613B1 (ko) 발광소자와 그 제조방법