TWI543674B - 線路佈局結構、線路板及電子總成 - Google Patents

Description

線路佈局結構、線路板及電子總成

本發明是有關於一種線路板，且特別是有關於一種線路佈局結構，適用於線路板，用以降低訊號干擾，以及採用此線路佈局結構的線路板及電子總成。

在現今USB 3.0的應用相當大眾化，但在大約2.5GHz的頻率可能會出現電磁干擾(EMI)/射頻干擾(RFI)的問題。這是由於USB 3.0具有5Gbps的資料速率(data rate)，其時脈頻率落在2.5GHz。因此，操作頻率大約在2.5GHz的裝置(例如無線滑鼠的無線模組)可能會被USB 3.0的訊號所干擾而失效。

舉例而言，USB 3.0的集線器(hub)具有線路板及安裝在線路板上的USB 3.0晶片及USB 3.0電連接器，而USB 3.0晶片通常經由線路板的表層線路來電性連接USB 3.0電連接器。當USB 3.0的集線器(hub)的外殼採用塑膠材質且不具有適當的金屬屏蔽時，線路板的表層線路傳輸的USB 3.0訊號(時脈頻率為2.5GHz)所發出的射頻干擾大約落在2.5GHz。這樣的電磁干擾/ 射頻干擾可能影響操作頻率在2.4GHz的無線滑鼠的無線模組。

本發明提供一種線路佈局結構，適用於線路板，用以降低傳輸訊號時所產生對外的干擾。

本發明提供一種線路板，用以降低傳輸訊號時所產生對外的干擾。

本發明提供一種電子總成，用以降低傳輸訊號時所產生對外的干擾。

本發明的一種線路佈局結構，適用於一線路板。線路板具有一晶片區、一端口區、一第一圖案化導電層、一第二圖案化導電層、一介電層及多個導電通孔。第一圖案化導電層及第二圖案化導電層以介電層分隔。這些導電通孔電性連接第一圖案化導電層及第二圖案化導電層。線路佈局結構包括一第一差動對、一第二差動對、一第三差動對、一第一接地平面及一第二接地平面。第一差動對經由第一圖案化導電層從晶片區內延伸至晶片區外，並經由第二圖案化導電層在晶片區與端口區之間延伸。第二差動對經由第一圖案化導電層從晶片區內延伸至晶片區外，並經由第二圖案化導電層在晶片區與端口區之間延伸。第三差動對經由第一圖案化導電層從晶片區延伸至端口區。第一接地平面構成自第一圖案化導電層。第一差動對在第二圖案化導電層上的正投影重疊於第一接地平面。第二差動對在第二圖案化導電層上的正投影 重疊於第一接地平面。第二接地平面構成自第二圖案化導電層，並具有一第一開口及一第二開口。第一差動對及第二差動對經由第二圖案化導電層分別在第一開口及第二開口內延伸。

本發明的一種線路板，其包括多個圖案化導電層、與這些圖案化導電層交替疊合的多個介電層以及穿過這些介電層以連接這些圖案化導電層。這些構件構成上述的線路佈局結構。

本發明的一種電子總成，其包括具有一晶片區及一端口

區的一線路板、安裝至晶片區的一晶片以及安裝至端口區的一電連接器。線路板具有上述的線路佈局結構。

基於上述，在本發明中，將原先設置在第一圖案化導電層的第一差動對及第二差動對下降至第二圖案化導電層，並藉由第一接地平面的垂直遮擋及第二接地平面的水平遮擋，以降低第一差動對及第二差動於傳輸訊號時所產生對外的干擾。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧電子總成

12‧‧‧晶片

14‧‧‧電連接器

20‧‧‧無線模組

30‧‧‧無線滑鼠

50‧‧‧線路板

50a‧‧‧晶片區

50b‧‧‧端口區

50c‧‧‧元件區

51-1‧‧‧第一圖案化導電層

51-2‧‧‧第二圖案化導電層

51-3‧‧‧第三圖案化導電層

51-4‧‧‧第四圖案化導電層

52-0‧‧‧介電核心層

52-1‧‧‧第一介電層

52-2‧‧‧第二介電層

52-3‧‧‧第一銲罩層

52-4‧‧‧第二銲罩層

53-1‧‧‧導電通孔

53-2‧‧‧導電通孔

53-3‧‧‧導電通孔

100‧‧‧線路佈局結構

110‧‧‧第一差動對

120‧‧‧第二差動對

130‧‧‧第三差動對

150‧‧‧第一接地平面

160‧‧‧第二接地平面

160a‧‧‧第一開口

160b‧‧‧第二開口

G‧‧‧接地平面

T1、T2‧‧‧走線

圖1是本發明的一實施例的一種電子總成的示意圖。

圖2是圖1的線路板的剖面示意圖。

圖3是圖2的第一圖案化導電層的局部平面示意圖。

圖4是圖2的第二圖案化導電層的局部平面示意圖。

圖5是圖1的第一差動對之一訊號路徑的局部平面示意圖。

圖6是圖1的第三差動對之一訊號路徑的局部平面示意圖。

請參考圖1，在本實施例中，電子總成10包括一晶片12、一電連接器14及一線路板50。線路板50具有一晶片區50a及一端口區50b(port area)。晶片12(例如是USB 3.0或3.1晶片)安裝至晶片區50a。電連接器14(例如是USB 3.0或3.1電連接器)安裝至端口區50b。因此，位在晶片區50a的晶片12可經由線路板50來電性連接位在端口區50b的電連接器14。

請參考圖2，在本實施例中，線路板50包括多個圖案化導電層、多個介電層及多個導電通孔。這些圖案化導電層及這些介電層交替疊合，而這些導電通孔穿過該些介電層，以連接該些圖案化導電層。

這些圖案化導電層包括第一圖案化導電層51-1、第二圖案化導電層51-2、第三圖案化導電層51-3及第四圖案化導電層51-4。這些介電層包括一介電核心層52-0、第一介電層52-1及一第二介電層52-2。這些導電孔包括多個導電通孔53-1、53-2及53-3。介電核心層52-0位於第二圖案化導電層51-2及第三圖案化導電層51-3之間，並以導電通孔53-1電性連接第二圖案化導電層51-2及第三圖案化導電層51-3。第一介電層52-1位於第一圖案化導電層51-1及第二圖案化導電層51-2之間，並以導電通孔53-2 電性連接第一圖案化導電層51-1及第二圖案化導電層51-2。第二介電層52-2位於第三圖案化導電層51-3及第四圖案化導電層51-4之間，並以導電通孔53-3電性連接第三圖案化導電層51-3及第四圖案化導電層51-4。介電核心層52-0的厚度大於第一介電層52-1及第二介電層52-2的厚度。第一銲罩層52-3覆蓋第一圖案化導電層51-1。第二銲罩層52-4覆蓋第四圖案化導電層51-4。在本實施例中，第三圖案化導電層51-3實質上構成一電源平面(power plane)，在另一實施例中，第三圖案化導電層51-3實質上構成一非接地平面，如訊號平面。在本實施例中，線路板50可視為一四層板。在本實施例中，多個導電通孔53-1、53-2及53-3為直接貫穿第一圖案化導電層51-1、第二圖案化導電層51-2、第三圖案化導電層51-3及第四圖案化導電層51-4。在其他實施例中，多個導電通孔為非直接貫穿這些圖案化導電層(未繪示)。

請參考圖2、圖3及圖4，線路板50更包括一線路佈局 結構100，其包括一第一差動對110、一第二差動對120及一第三差動對130。第一差動對110包括一對訊號路徑，其例如是可相容於USB 3.0或USB 3.1的一傳送差動對Tx+及Tx-。第二差動對120包括一對訊號路徑，其例如是可相容於USB 3.0或USB 3.1的一接收差動對Rx+及Rx-。值得一提的是，圖4中的第一差動對110、第二差動對120彼此的位置僅為示例，並非用以限定本發明。第三差動對130包括一對訊號路徑，其例如是可相容於USB 1.0或USB 2.0的一傳送/接收差動對D+及D-。一般來說，傳送/接收差 動訊號端(D+及D-)為一半雙功傳輸模式，亦即訊號的傳送或接收只能擇一進行。意即，當進行資料傳送時，就無法進行資料接收，而當進行資料接收時，就無法進行資料傳送。此外，在USB 3.0或USB 3.1架構中，傳送差動訊號端(Tx+及Tx-)與接收差動訊號端(Rx+及Rx-)為一全雙功傳輸模式，亦即訊號的傳送或接收可以直接進行。

值得注意的是，在目前已知的線路板，針對連接於USB 3.0晶片以及USB 3.0電連接器之間的線路佈局結構，這三對差動對都是配置在非接地的圖案化導電層(如：圖2的第一圖案化導電層51-1)，而鄰近會有一接地平面(如：圖2的第二圖案化導電層51-2)。然而，位於非接地的圖案化導電層的USB 3.0或USB 3.1的傳送差動對或接收差動對卻可能在訊號傳送或接收的過程中，對其他元件(如：無線滑鼠的無線模組)造成電磁干擾(EMI)/射頻干擾(RFI)。因此，本發明提出一種新的線路佈局結構，來改善上述問題。

請繼續參考圖2、圖3、圖4及圖5，第一差動對110經 由第一圖案化導電層51-1的一對走線T1從晶片區50a內延伸至晶片區50a外，並經由一對導電通孔53-2向下連接第二圖案化導電層51-2。接著，第一差動對110經由第二圖案化導電層51-2的一對走線T2在晶片區50a與端口區50b之間延伸，並經由另一對導電通孔53-2向上連接第一圖案化導電層51-1。最後，第一差動對110經由第一圖案化導電層51-1的另一對走線T1從端口區50b 外(如：元件區)延伸至端口區50b內。在本實施例中，線路板50更具有一元件區50c，而第一差動對110可經由第一圖案化導電層51-1的至少一對走線T1延伸經過元件區50c，再從端口區50b外延伸至端口區50b內。上述元件區50c可配置電容、靜電放電保護裝置等。在另一實施例中，第一圖案化導電層51-1未配置有元件區50c，而第一差動對110經由第二圖案化導電層51-2的一對走線T2在晶片區50a與端口區50b之間延伸，並在端口區50b經由另一對導電通孔53-2向上連接第一圖案化導電層51-1。

請參考圖2、圖3、圖4及圖5，相似於第一差動對110， 第二差動對120經由第一圖案化導電層51-1的一對走線T1從晶片區50a內延伸至晶片區50a外，並經由一對導電通孔53-2連接第二圖案化導電層51-2。接著，第二差動對120經由第二圖案化導電層51-2的一對走線T2在晶片區50a與端口區50b之間延伸，並經由另一對導電通孔53-2向上連接第一圖案化導電層51-1。最後，第二差動對120經由第一圖案化導電層51-1的另一對走線T1從端口區50b外(如：元件區)延伸至端口區50b內。在本實施例中，第二差動對120可經由第一圖案化導電層51-1的至少一對走線T1延伸經過元件區50c，再從端口區50b外延伸至端口區50b內。上述元件區50c可配置電容、靜電放電保護裝置等。在另一實施例中，第一圖案化導電層51-1未配置有元件區50c，而第二差動對120經由第二圖案化導電層51-2的一對走線T2在晶片區50a與端口區50b之間延伸，並在端口區50b經由另一對導電通孔 53-2向上連接第一圖案化導電層51-1。

請參考圖3、圖4及圖5，第一差動對110經由第一圖案化導電層51-1的一部分(即一對走線T1)延伸至晶片區50a外，再經由第二圖案化導電層51-2的一部分(即一對走線T2)繼續延伸，最後再經由第一圖案化導電層51-1的一部分(即另一對走線T1)延伸至端口區50b。第二差動對120有類似第一差動對110的延伸方式。請再參考圖3、圖4及圖6，不同於第一差動對110及第二差動對120，第三差動對130經由第一圖案化導電層51-1的一部分(即一對走線T1)從晶片區50a直接延伸至端口區50b。第一差動對110及第二差動對120的主要延伸部分從第一圖案化導電層51-1移至第二圖案化導電層51-2，除可降低走線的擁擠程度外，更可受到第一圖案化導電層51-1的接地平面G所屏蔽，而降低於傳輸訊號時所產生對外的干擾，例如電磁干擾/射頻干擾。關於接地平面G更詳細的說明可參考以下的說明。

請參考圖2、圖3及圖4，線路佈局結構100還包括一第一接地平面150及一第二接地平面160。第一接地平面150構成自第一圖案化導電層51-1。第一差動對110在第二圖案化導電層51-2上的正投影重疊於第一接地平面150。第二差動對120在第二圖案化導電層51-2上的正投影重疊於第一接地平面150。第二接地平面160構成自第二圖案化導電層51-2，並具有一第一開口160a及一第二開口160b。第一差動對110經由第二圖案化導電層51-2在第一開口160a內延伸。第二差動對120經由第二圖案化導電層 51-2在第二開口160b內延伸。換言之，每一開口160a、160b，僅通過一對差動對110或120，而非兩對差動對共用同一開口。第二接地平面160的一部分更位於第一差動對110與第二差動對120之間。換言之，第一開口160a及第二開口160b之間配置第二接地平面160的一部分。因此，本發明之實施例，將用於傳遞訊號的差動對110、120配置於接地平面，而第一差動對110及第二差動對120受到第一接地平面150的垂直遮擋及第二接地平面160的水平遮擋，可降低於傳輸訊號時所產生對外的干擾，例如電磁干擾/射頻干擾。

請參考圖3及圖4，有些導電通孔53-2位於第一差動對 110及第二差動對120旁。此外，有些導電通孔53-2位於第一差動對110及第二差動對120之間。換言之，這些導電通孔53-2沿著第一差動對110於第二圖案化導電層51-2的第一開口160a內延伸方向，延伸配置；這些導電通孔53-2沿著第二差動對120於第二圖案化導電層51-2的第二開口160b內延伸方向，延伸配置。 值得一提的是，這些導電通孔53-2位在第一差動對110及第二差動對120旁，或位在第一差動對110及第二差動對120之間，將有助於提升第一接地平面150及第二接地平面160的屏蔽效果。

此外，在本實施例中，第一差動對110可為相容於USB 3.0 或USB 3.1的一傳送差動對Tx+及Tx-。第二差動對120可為相容於USB 3.0或USB 3.1的一接收差動對Rx+及Rx-，且第三差動對130可為相容於USB 1.0或USB 2.0的一傳送/接收差動對D+及 D-。並且，將第一差動對110、第二差動對120的主要延伸走線T2配置在第二圖案化導電層51-2，將第三差動對130的主要延伸走線T1配置在第一圖案化導電層51-1。換言之，第一差動對110、第二差動對120位在作為接地的同一層，第一差動對110或第二差動對120與第三差動對130位在不同層。因此，當第一差動對110及第二差動對120於傳輸USB 3.0或USB 3.1的訊號(時脈頻率約2.5GHz)時，所產生對外的干擾(例如電磁干擾/射頻干擾)可受到第一接地平面150的垂直遮擋及第二接地平面160的水平遮擋而降低。此外，第三差動對130由於傳輸USB 1.0或USB 2.0的訊號，較無特定頻率干擾的問題，因此可以如同現有技術配置於最上層(如：本案的第一圖案化導電層51-1)。

請再參考圖1、圖3及圖4，在本實施例中，電連接器14 可插接對應於一無線滑鼠30的一無線模組20。無線模組20與無線滑鼠30之間以無線方式來傳輸訊號。當圖4之第一差動對110及該第二差動對120所傳輸訊號的時脈頻率(2.5GHz)實質上等於或接近無線模組20的操作頻率(2.4GHz)時，第一差動對110及該第二差動對120所產生的電磁波將可受到第一接地平面150的垂直遮擋及第二接地平面160的水平遮擋，以降低對無線模組20的射頻干擾，使得無線滑鼠30能正常運作。

綜上所述，在本發明中，將原先設置在非接地的圖案化導電層的第一差動對及第二差動調整至用於接地的圖案化導電層，並藉由第一接地平面的垂直遮擋及第二接地平面的水平遮 擋，以降低第一差動對及第二差動於傳輸訊號時所產生對外的干擾。

對於採用USB 3.0(時脈頻率在2.5GHz)作為傳輸協定的裝置(例如集線器)及現行操作頻率在2.5GHz的裝置而言，本發明可降低裝置本身所產生對外的干擾，以降低對操作頻率在2.4GHz(接近2.5GHz)的無線裝置(例如無線滑鼠的無線模組)的射頻干擾。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

50a‧‧‧晶片區

50b‧‧‧端口區

50c‧‧‧元件區

51-1‧‧‧第一圖案化導電層

53-2‧‧‧導電通孔

100‧‧‧線路佈局結構

110‧‧‧第一差動對

120‧‧‧第二差動對

130‧‧‧第三差動對

T1‧‧‧走線

Claims (19)

1. 一種線路佈局結構，適用於一線路板，該線路板具有一晶片區、一端口區、一第一圖案化導電層、一第二圖案化導電層、一介電層及多個導電通孔，該第一圖案化導電層及該第二圖案化導電層以該介電層分隔，該些導電通孔電性連接該第一圖案化導電層及該第二圖案化導電層，該線路佈局結構包括：一第一差動對，經由該第一圖案化導電層從該晶片區內延伸至該晶片區外，該第一差動對經由該第二圖案化導電層在該晶片區與該端口區之間延伸；一第二差動對，經由該第一圖案化導電層從該晶片區內延伸至該晶片區外，該第二差動對經由該第二圖案化導電層在該晶片區與該端口區之間延伸；一第三差動對，經由該第一圖案化導電層從該晶片區延伸至該端口區；一第一接地平面，構成自該第一圖案化導電層，該第一差動對在該第二圖案化導電層上的正投影重疊於該第一接地平面，且該第二差動對在該第二圖案化導電層上的正投影重疊於該第一接地平面；以及一第二接地平面，構成自該第二圖案化導電層，並具有一第一開口及一第二開口，該第一差動對及該第二差動對經由該第二圖案化導電層分別在該第一開口及該第二開口內延伸。
2. 如申請專利範圍第1項所述的線路佈局結構，其中該些導 電通孔位於該第一差動對及該第二差動對旁、該些導電通孔位於該第一差動對及該第二差動對之間或二者之組合。
3. 如申請專利範圍第1項所述的線路佈局結構，其中該第一差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內，且該第二差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內。
4. 如申請專利範圍第1項所述的線路佈局結構，其中該第二接地平面的一部分位於該第一差動對與該第二差動對之間。
5. 如申請專利範圍第1項所述的線路佈局結構，其中該第一差動對為相容於USB 3.0或USB 3.1的一傳送差動對Tx+及Tx-，該第二差動對為相容於USB 3.0或USB 3.1的一接收差動對Rx+及Rx-，且該第三差動對為相容於USB 1.0或USB 2.0的一傳送/接收差動對D+及D-。
6. 一種線路板，適用於安裝一晶片及一電連接器，該線路板具有安裝該晶片的一晶片區及安裝該電連接器的一端口區，該線路板包括：多個圖案化導電層，包括一第一圖案化導電層及一第二圖案化導電層，其中該第一圖案化導電層位在該些圖案化導電層的最外側，且該第二圖案化導電層與該第一圖案化導電層相鄰；多個介電層，與該些圖案化導電層交替疊合；多個導電通孔，穿過該些介電層，以連接該些圖案化導電層；以及 一線路佈局結構，包括：一第一差動對，經由該第一圖案化導電層從該晶片區內延伸至該晶片區外，該第一差動對經由該第二圖案化導電層在該晶片區與該端口區之間延伸；一第二差動對，經由該第一圖案化導電層從該晶片區內延伸至該晶片區外，該第二差動對經由該第二圖案化導電層在該晶片區與該端口區之間延伸；一第三差動對，經由該第一圖案化導電層從該晶片區延伸至該端口區；一第一接地平面，構成自該第一圖案化導電層，該第一差動對在該第二圖案化導電層上的正投影重疊於該第一接地平面，且該第二差動對在該第二圖案化導電層上的正投影重疊於該第一接地平面；以及一第二接地平面，構成自該第二圖案化導電層，並具有一第一開口及一第二開口，該第一差動對及該第二差動對經由該第二圖案化導電層分別在該第一開口及該第二開口內延伸。
7. 如申請專利範圍第6項所述的線路板，其中該些導電通孔位於該第一差動對及該第二差動對旁、該些導電通孔位於該第一差動對及該第二差動對之間或二者之組合。
8. 如申請專利範圍第6項所述的線路板，其中該第一差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內，且該 第二差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內。
9. 如申請專利範圍第6項所述的線路板，其中該第二接地平面的一部分位於該第一差動對與該第二差動對之間。
10. 如申請專利範圍第6項所述的線路板，其中該第一差動對為相容於USB 3.0或USB 3.1的一傳送差動對Tx+及Tx-，該第二差動對為相容於USB 3.0或USB 3.1的一接收差動對Rx+及Rx-，且該第三差動對為相容於USB 1.0或USB 2.0的一傳送/接收差動對D+及D-。
11. 如申請專利範圍第6項所述的線路板，其中該些圖案化導電層更包括一第三圖案化導電層及一第四圖案化導電層，該些介電層包括一介電核心層、一第一介電層及一第二介電層，該第一介電層位於該第一圖案化導電層與該第二圖案化導電層之間，該介電核心層位於該第二圖案化導電層與該第三圖案化導電層之間，該第二介電層位於該第三圖案化導電層之間與該第四圖案化導電層之間，且該介電核心層的厚度大於該第一介電層及該第二介電層的厚度。
12. 如申請專利範圍第11項所述的線路板，其中該第三圖案化導電層實質上構成一電源平面。
13. 一種電子總成，包括：一線路板，具有一晶片區及一端口區，該線路板包括：多個圖案化導電層，包括一第一圖案化導電層及一第二 圖案化導電層，其中該第一圖案化導電層位在該些圖案化導電層的最外側，且該第二圖案化導電層與該第一圖案化導電層相鄰；多個介電層，與該些圖案化導電層交替疊合；多個導電通孔，穿過該些介電層，以連接該些圖案化導電層；以及一線路佈局結構，包括：一第一差動對，經由該第一圖案化導電層從該晶片區內延伸至該晶片區外，該第一差動對經由該第二圖案化導電層在該晶片區與該端口區之間延伸，且該第一差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內；一第二差動對，經由該第一圖案化導電層從該晶片區內延伸至該晶片區外，該第二差動對經由該第二圖案化導電層在該晶片區與該端口區之間延伸，且該第二差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內；一第三差動對，經由該第一圖案化導電層從該晶片區延伸至該端口區；一第一接地平面，構成自該第一圖案化導電層，該第一差動對在該第二圖案化導電層上的正投影重疊於該第一接地平面，且該第二差動對在該第二圖案化導電 層上的正投影重疊於該第一接地平面；以及一第二接地平面，構成自該第二圖案化導電層，並具有一第一開口及一第二開口，該第一差動對及該第二差動對經由該第二圖案化導電層分別在該第一開口及該第二開口內延伸；一晶片，安裝在該線路板的該晶片區；以及一電連接器，安裝在該線路板的該端口區。
14. 如申請專利範圍第13項所述的電子總成，其中該些導電通孔位於該第一差動對及該第二差動對旁、該些導電通孔位於該第一差動對及該第二差動對之間或二者之組合。
15. 如申請專利範圍第13項所述的電子總成，其中該第一差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內，且該第二差動對經由該第一圖案化導線層從該端口區外延伸至該端口區內。
16. 如申請專利範圍第13項所述的電子總成，其中該第二接地平面的一部分位於該第一差動對與該第二差動對之間。
17. 如申請專利範圍第13項所述的電子總成，其中該第一差動對為相容於USB 3.0或USB 3.1的一傳送差動對Tx+及Tx-，該第二差動對為相容於USB 3.0或USB 3.1的一接收差動對Rx+及Rx-，且該第三差動對為相容於USB 1.0或USB 2.0的一傳送/接收差動對D+及D-。
18. 如申請專利範圍第13項所述的電子總成，其中該些圖案 化導電層更包括一第三圖案化導電層及一第四圖案化導電層，該些介電層包括一介電核心層、一第一介電層及一第二介電層，該第一介電層位於該第一圖案化導電層與該第二圖案化導電層之間，該介電核心層位於該第二圖案化導電層與該第三圖案化導電層之間，該第二介電層位於該第三圖案化導電層之間與該第四圖案化導電層之間，且該介電核心層的厚度大於該第一介電層及該第二介電層的厚度。
19. 如申請專利範圍第13項所述的電子總成，其中該電連接器適於插接一無線模組，且該無線模組的操作頻率實質上相同於該第一差動對或該第二差動對所傳輸訊號的時脈頻率。