TWI543304B - 嵌入式記憶元件及其製造方法 - Google Patents

Description

嵌入式記憶元件及其製造方法

本發明是有關於一種嵌入式記憶元件及其製造方法。

嵌入式記憶元件為達到降低成本及簡化製程步驟的需求，將晶胞區與周邊區的元件整合在同一晶片上已逐漸成為一種趨勢，例如將快閃記憶體與邏輯電路元件整合在同一晶片上，此種元件稱之為嵌入式快閃記憶體(embedded flash memory)。

然而，習知的嵌入式記憶元件在形成接觸窗之後，在形成金屬內連線的第一層金屬層之前，還包括形成第一介層窗的製程，以使得後續形成的金屬內連線的第一層金屬層可以透過介層窗與接觸窗電性連接汲極區，或透過介層窗與接觸窗電性連接與Vss連接的源極區。然而，其製程複雜、不易疊對，而且容易因為介層窗孔輪廓傾斜而衍生介層窗子彼此接觸的問題。再者，隨著元件尺寸的微縮，上述的嵌入式記憶元件的製造方法會因為微影與蝕刻製程技術的限制，而愈加困難。

本發明實施例提出一種嵌入式記憶元件的製造方法可以節省製程的步驟，免除介層窗與接觸窗疊對的問題。

本發明提出一種嵌入式記憶元件，包括基底、多數個閘極結構、源極區與汲極區、第一接觸窗插塞、第二接觸窗插塞、介電層、填充層以及導體層。閘極結構位於基底的晶胞區上。源極區與汲極區分別位於晶胞區的所述閘極結構的兩側的基底中。第一接觸窗插塞位於在所述閘極結構之間的基底上，與源極區接觸。第二接觸窗插塞位於在所述閘極結構之間的基底上，與汲極區接觸。第一接觸窗插塞的頂面高度低於第二接觸窗插塞的頂面高度。介電層在第一接觸窗插塞以及第二接觸窗插塞周圍，且介電層中具有凹陷，裸露出第一接觸窗插塞。填充層位於凹陷中。導體層位於基底上，導體層與第二接觸窗插塞接觸，且導體層藉由填充層與第一接觸窗電性隔絕。

本發明提出一種嵌入式記憶元件的製造方法，包括在基底的晶胞區上形成多數個閘極結構，於所述閘極結構之間的基底中形成源極區與汲極區。在所述閘極結構之間形成源極區接觸的第一接觸窗插塞，形成與汲極區接觸的第二接觸窗插塞。在第一接觸窗插塞以及第二接觸窗插塞周圍形成介電層。接著，在基底上形成罩幕層，罩幕層具有開口，至少裸露出第一接觸窗插塞。其後，移除開口裸露的部分第一接觸窗插塞，以形成凹陷。在移除罩幕層之後，於凹陷中形成填充層。於基底上形成導體層，導 體層與第二接觸窗插塞接觸，並且藉由填充層與第一接觸窗插塞電性隔絕。

本發明實施之嵌入式記憶元件及其製造方法可以省略習知在形成接觸窗之後以及形成金屬內連線的第一金屬層之前所進行的第一介層窗製程步驟，可節省製程的步驟，且可免除介層窗與接觸窗疊對的問題。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基底

100a‧‧‧晶胞區

100b‧‧‧周邊區

102、110‧‧‧閘極結構

103‧‧‧穿隧氧化層

104、106、112‧‧‧導體層

105‧‧‧閘間介電層

107、113‧‧‧金屬矽化物層

108、114‧‧‧下罩幕層

109、115‧‧‧上罩幕層

111‧‧‧閘氧化層

116、120‧‧‧停止層

117‧‧‧襯層

118、119、116a、117a‧‧‧間隙壁

122、132‧‧‧介電層

124‧‧‧導體層

125‧‧‧罩幕層

127‧‧‧虛擬自行對準接觸窗插塞

128、162‧‧‧開口

133、137‧‧‧源極區

135、139‧‧‧汲極區

143、145‧‧‧自行對準接觸窗開口

148‧‧‧閘極接觸窗開口

153、153a、155、158‧‧‧接觸窗插塞

160‧‧‧罩幕層

164‧‧‧凹陷

166、166a‧‧‧第一絕緣層

168、168a‧‧‧第二絕緣層

170、170a‧‧‧填充層

172‧‧‧導體層

圖1A至1K為根據本發明實施例所繪示之一種嵌入式記憶元件的製造流程的剖面示意圖。

圖1A至1J為根據本發明實施例所繪示之嵌入式記憶元件的製造流程的剖面示意圖。

請參照圖1A，提供基底100。基底100可以是半導體或是半導體化合物，例如是矽或是矽化鍺。基底10也可以是絕緣層上有矽(SOI)。基底100具有晶胞區100a與周邊區100b。於晶胞區100a的基底100上形成多數個閘極結構102，並於周邊區100b的基底100上形成至少一閘極結構110。

閘極結構102可以是非揮發性記憶元件的閘極結構，例如是快閃記憶元件的閘極結構，比如是包括依序堆疊在基底100上的穿隧氧化層103、導體層104、閘間介電層105及導體層106。穿隧氧化層103的材料例如是氧化矽。導體層104作為浮置閘極，其材料例如是摻雜多晶矽。閘間介電層105例如是氧化矽、氮化矽以及氧化矽(ONO)複合層。導體層106作為控制閘極，其材料例如是摻雜多晶矽。閘極結構110包括依序堆疊在基底100上的閘介電層111及導體層112。閘介電層111的材料例如是氧化矽。導體層112作為邏輯元件之閘極，其材料例如是摻雜多晶矽。

形成閘極結構102與閘極結構110的方法包括以下步驟。首先，分別於晶胞區100a及周邊區100b之基底100上形成不同的堆疊材料層(未繪示)。具體言之，於基底100之晶胞區100a上依序堆疊穿隧氧化材料層、第一導體材料層、閘間介電材料層及第二導體材料層，而於基底100之周邊區100b上依序堆疊閘氧化材料層及第二導體材料層，其中晶胞區100a與周邊區100b上的第二導體材料層為同時形成之。然後，對晶胞區100a上的第二導體材料層進行離子植入製程。之後，對上述材料層進行至少一圖案化步驟，以於晶胞區100a的基底100上形成閘極結構102以及於周邊區100b的基底100上形成閘極結構110。

在一實施例中，閘極結構102可以更包括依序堆疊在導體層106上的金屬矽化物層107、下罩幕層108及上罩幕層109。閘極結構110可以更包括依序堆疊在導體層112上的金屬矽化物 層113、下罩幕層114及上罩幕層115。

金屬矽化物層107與金屬矽化物層113是為了分別降低導體層106與導體層112的阻值，而分別做為控制閘極的一部分以及閘極的一部分。金屬矽化物層107與金屬矽化物層113的材料相同，例如均為矽化鎢。下罩幕層108與上罩幕層109是為了增加字元線(由導體層106及其上的金屬矽化物層107構成)與後續形成之位元線之間的最短距離。下罩幕層108與下罩幕層114的材料相同，例如均為氮化矽。上罩幕層109與上罩幕層115的材料相同，例如均為四乙氧基矽氧烷形成的二氧化矽(TEOS-SiO₂)。在此實施例中，是以雙層罩幕層結構為例來說明之，但本發明並不以此為限。在其他的實施例中，也可以使用單層或大於兩層的罩幕層結構。

在圖1A中是以於周邊區100b上形成一個閘極結構110為例來說明之，但本發明並不以此為限。在其他的實施例中，周邊區100b上可形成多數個閘極結構110，周邊區100b可具有高壓元件區及低壓元件區(未繪示)，且形成於高壓元件區及低壓元件區上的閘介電層具有不同的厚度。

此外，在圖1A中，晶胞區100a是以快閃記憶體的閘極結構102來說明，然而，本發明並不以此為限，晶胞區100a上的閘極結構102也可以是其他非揮發性記憶體的閘極結構，例如導體層104可以取代為以介電層製作的電荷儲存層。

然後，請繼續參照圖1B，於基底100上順應性地形成襯 層117，以覆蓋閘極結構102及閘極結構110。襯層117的材料例如是高溫氧化物(high-temperature oxide，HTO)，且其形成方法例如是進行化學氣相沈積製程。在一實施例中，於形成閘極結構102與閘極結構110的步驟之後且於形成襯層117的步驟之前，也可以進行至少一離子植入步驟，以於晶胞區100a之基底100中形成多數個淺摻雜區(未繪示)，並於周邊區100b之高壓元件區之基底100中形成多數個淺摻雜區(未繪示)。

接著，於每一個閘極結構102及閘極結構110的側壁上形成間隙壁118。間隙壁118的材料例如是氮化矽。形成間隙壁118的方法包括於基底100上沈積間隙壁材料層(未繪示)。然後，進行非等向性蝕刻製程，以移除部分間隙壁材料層。在一實施例中(未繪示)，上述移除部分間隙壁材料層的步驟也可以同時移除閘極結構之間的部分襯層117。

之後，請繼續參照圖1B，於基底100上順應性地形成停止層116，以覆蓋閘極結構102及閘極結構110。停止層116的材料例如是四乙氧基矽氧烷形成的二氧化矽(TEOS-SiO₂)，且其形成方法例如是進行化學氣相沈積製程。在一實施例中，於形成間隙壁118的步驟之後以及於形成停止層116的步驟之前，也可以進行離子植入步驟，於晶胞區100a之基底100中形成源極區133與汲極區135，並於周邊區100b之低壓元件區之基底100中形成源極區137與汲極區139。之後，可以在閘極結構110側壁上的停止層116的側壁形成間隙壁119。間隙壁119的材料例如是氮化矽。

其後，請繼續參照圖1B，於基底100上形成導體層124，以覆蓋閘極結構110並至少填滿閘極結構102之間的間隙。導體層124的材料例如是多晶矽，其形成的方法例如是進行化學氣相沉積製程，厚度例如是約60奈米。之後，可以選擇性對導體層124進行平坦化製程，使導體層124具有平坦的表面。之後，在晶胞區100a上形成罩幕層125，裸露出周邊區100b上的導體層124。罩幕層125例如是光阻層。

請參照圖1C，以罩幕層125為蝕刻罩幕，圖案化導體層124，移除周邊區100b上的導體層124，裸露出停止層116。之後，移除罩幕層125。然後，在基底100上形成停止層120，覆蓋晶胞區100a的導體層124以及周邊區100b的第一停止層116。停止層120的材料例如是氮化矽，形成的方法例如是化學氣相沉積法。之後，在周邊區100b的停止層120上形成介電層122。介電層122的材料例如是旋塗式玻璃，其形成方法例如是旋塗法。在另依實施例中，介電層122的材料也可以例如是氧化矽，其形成方法例如是化學氣相沉積法。之後，以晶胞區100a上的停止層120為研磨終止層，利用化學機械研磨製程對介電層122進行平坦化製程。

之後，請參照圖1D，移除停止層120。其後，利用微影與蝕刻製程，以停止層116為終止層，圖案化導體層124，以使留下的導體層124在晶胞區100a上形成虛擬自行對準接觸窗插塞127，並在虛擬自行對準接觸窗插塞127周圍形成開口128。其後，於開口128中填入介電層132。介電層132的材料例如是氮化矽， 形成的方法例如是化學氣相沉積法。

其後，請參照圖1E，移除虛擬自行對準接觸窗插塞127的導體層124，並回蝕停止層116與襯層117，以形成間隙壁116a與117a，同時形成裸露出源極133的自行對準接觸窗開口143、裸露出汲極區135的自行對準接觸窗開口145以及裸露出連接Vss的自行對準接觸窗開口(未繪示)。並在周邊區100b形成與閘極結構110的金屬矽化物層113電性連接的閘極接觸窗開口148。

之後，請參照圖1F，於自行對準接觸窗開口143、145以及閘極接觸窗開口148中填入阻障層金屬層(未繪示)與導體金屬層(未繪示)，以形成與源極區133電性連接的接觸窗插塞153、與汲極區135電性連接的接觸窗插塞155、與Vss連接的接觸窗插塞(未繪示)以及與閘極結構110的金屬矽化物層113電性連接的閘極接觸窗插塞158。阻障層金屬層的材料例如是氮化鎢、氮化鈦或氮化鉭，形成的方法例如是化學氣相沉積法，厚度例如是5nm至30nm。導體金屬層的材料例如是鎢，形成的方法例如是化學氣相沉積法，厚度例如是100nm至300nm。

之後，請繼續參照圖1F，在基底100上形成罩幕層160。罩幕層160覆蓋住連接汲極區135的接觸窗插塞155、連接Vss的接觸窗插塞(未繪示)以及連接閘極結構110的金屬矽化物層113的閘極接觸窗插塞158。罩幕層160具有開口162，至少裸露出位於晶胞區100a的源極區133上方的接觸窗插塞153。在圖1F中，開口162裸露出接觸窗插塞153及其周圍的介電層132。罩幕層 160的材料例如是光阻。形成開口162的方法例如是進行曝光與顯影。

之後，請參照圖1G，以罩幕層160為蝕刻罩幕，至少蝕刻移除開口162所裸露的部分接觸窗插塞153。在本實施例中，蝕刻移除開口162所裸露的部分接觸窗插塞153、介電層132、上罩幕層109、間隙壁116a、117a、118，以形成凹陷164。蝕刻移除開口162裸露的部分接觸窗插塞153的方法例如是等向性蝕刻法。進行蝕刻製程後，留下來的接觸窗插塞153a位於源極區133上，其頂面高度低於位在汲極區135上方的接觸窗插塞155的頂面高度。在一實施例中，接觸窗插塞153a頂面的高度高於下罩幕層108的底面高度，以免在蝕刻移除開口162下方的部分接觸窗插塞153的過程中損及金屬矽化物層107。

其後，請參照圖1H，移除罩幕層160。接著，於凹陷164中形成填充層170。填充層170的材料可以是單絕緣層或是多層絕緣層。在一實施例，填充層170的材料包括絕緣層166與絕緣層168。絕緣層166順應地覆蓋在介電層132、接觸窗插塞155、凹陷164的側壁與底部以及接觸窗插塞158上。絕緣層168則覆蓋在絕緣層166上，並且填滿凹陷164。絕緣層166與絕緣層168的材料不同。絕緣層166與絕緣層168其中之一的材料包括氧化矽；絕緣層166與絕緣層168其中之另一的材料包括氮化矽。在本實施例中，絕緣層166的材料包括氮化矽；絕緣層168的材料包括氧化矽。氮化矽的形成方法例如是化學氣相沉積法，厚度例 如是200nm至500nm。氧化矽例如是旋塗式玻璃(SOG)，厚度例如是200nm至500nm。

之後，請參照圖1I，以絕緣層166為停止層，對絕緣層168進行平坦化製程，以留下位於凹陷164中的絕緣層168a。平坦化絕緣層168的方法包括化學機械研磨法。

繼之，請參照圖1J，移除介電層132以及接觸窗插塞155上的絕緣層166，留下位於凹陷164中的絕緣層166a。移除的方法例如是回蝕刻法。留在凹陷164中的絕緣層166a與絕緣層168a共同做為填充層170a。填充層170a覆蓋於源極區133上方的接觸窗插塞153a上。

之後，請參照圖1K，於基底100上形成導電層(導線)172。導體層172例如是金屬內連線的第一層金屬層。導電層172的一部分與晶胞區100a的接觸窗插塞155接觸，電性連接汲極區135。導電層172的另一部分與連接Vss的接觸窗插塞電性連接。導電層172的再一部分與周邊區100b的接觸窗插塞158接觸，以電性連接閘極結構110的金屬矽化物層113。然而，藉由填充層170a，導電層172與源極區133上方的接觸窗插塞133電性隔絕。在一實施例中，導電層172包括阻障層與金屬層。阻障層的材料例如是氮化鎢、氮化鈦或氮化鉭，形成的方法例如是化學氣相沉積法，厚度例如是5nm至30nm。金屬層的材料例如是鎢，形成的方法例如是化學氣相沉積法，厚度例如是XX至XX。

請參照圖1K，本發明之嵌入式記憶元件包括基底100、 位於基底100的晶胞區100a上的閘極結構102、位於基底100的周邊區100b上的閘極結構110、位於晶胞區100a的源極區133與汲極區135以及位於周邊區100b的源極區137與汲極區139。

嵌入式記憶元件還包括接觸窗插塞153a、155、158。接觸窗插塞153a、155位於晶胞區100a。更具體地說，接觸窗插塞153a位於在閘極結構102之間，與源極區133接觸；接觸窗插塞155位於在閘極結構102之間，與汲極區135接觸。此外，與源極區133接觸的接觸窗插塞153a的頂面高度低於與汲極區135接觸的接觸窗插塞155的頂面高度。在一實施例中，與源極區133接觸的接觸窗插塞153a的頂面高度低於閘極結構102的頂面高度。接觸窗插塞158位於周邊區100b，與閘極結構110的金屬矽化物層113電性連接。嵌入式記憶元件還包括連接Vss的接觸窗插塞(未繪示)。

此外，本發明之嵌入式記憶元件還包括介電層132。此介電層132位在接觸窗插塞133以及接觸窗插塞135周圍，且在介電層132中具有凹陷164，裸露出接觸窗插塞153a。並且，在凹陷164中填入了填充層170a。在一實施例中，源極區133上方的填充層170a的頂面高度，與汲極區135上方的接觸窗插塞155的頂面高度大致相同，而具有大致平坦的表面。換言之，填充層170a嵌入於介電層132之中。在一實施中，填充層170a不僅嵌入於介電層132之中，而且還向下延伸嵌入於閘極結構102之間。

導電層(導線)172位於基底100上，做為金屬內連線的第 一金屬層。導電層172延伸的方向與接觸窗插塞155、接觸窗插塞153或接觸窗插塞158延伸的方向不同。在一實例中，導電層172與基底100的表面大致平行，與接觸窗插塞155或接觸窗插塞153大致垂直。導電層172與接觸窗插塞155直接接觸，而電性連接汲極區135，並且導電層172與接觸窗插塞158直接接觸，而電性連接閘極結構110的金屬矽化物層113。然而，藉由填充層172a，導電層172與接觸窗插塞153a電性隔絕，而無法與源極區133電性連接。

本發明實施例之嵌入式記憶元件利用移除位於源極區上的部分接觸窗插塞，形成凹陷，在於凹陷回填填充層的方式，可以省去習知進行第一介層窗的步驟，使得導電層(導線)可以直接接觸接觸窗插塞，而無需再透過介層窗，因此，可以以節省製程的步驟，免除介層窗與接觸窗疊對的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧基底

100a‧‧‧晶胞區

100b‧‧‧周邊區

102、110‧‧‧閘極結構

107、113‧‧‧金屬矽化物層

108‧‧‧下罩幕層

116、120‧‧‧停止層

117‧‧‧襯層

118、119、116a、117a‧‧‧間隙壁

122、132‧‧‧介電層

133、137‧‧‧源極區

135、139‧‧‧汲極區

153a、155、158‧‧‧接觸窗插塞

164‧‧‧凹陷

166a‧‧‧第一絕緣層

168a‧‧‧第二絕緣層

170a‧‧‧填充層

172‧‧‧導體層

Claims (14)

1. 一種嵌入式記憶元件，包括：一基底，該基底包括一晶胞區；多數個閘極結構，位於該基底的該晶胞區上；一源極區與一汲極區，分別位於該晶胞區的該些閘極結構的兩側的該基底中；一第一接觸窗插塞，位於在該些閘極結構之間的該基底上，與該源極區接觸；一第二接觸窗插塞，位於在該些閘極結構之間的該基底上，與該汲極區接觸，其中該第一接觸窗插塞的頂面高度低於該第二接觸窗插塞的頂面高度；一介電層，在該第一接觸窗插塞以及該第二接觸窗插塞周圍，且該介電層中具有一凹陷，裸露出該第一接觸窗插塞；一填充層，位於該凹陷中，其中該填充層的材料為絕緣材料；以及一導體層，位於該基底上，該導體層與該第二接觸窗插塞接觸，且該導體層藉由該填充層與該第一接觸窗電性隔絕。
2. 如申請專利範圍第1項所述之嵌入式記憶元件，其中該凹陷還裸露出該些閘極結構，且該第一接觸窗插塞的頂面高度低於該些閘極結構的頂面高度。
3. 如申請專利範圍第1項所述之嵌入式記憶元件，其中該填充層包括： 一第一絕緣層，位於該凹陷的側壁與底部；以及一第二絕緣層，填滿該凹陷。
4. 如申請專利範圍第3項所述之嵌入式記憶元件，其中該第一絕緣層與該第二絕緣層的材料不同。
5. 如申請專利範圍第4項所述之嵌入式記憶元件，其中該第一絕緣層與該第二絕緣層其中之一的材料包括氧化矽，該第一絕緣層與該第二絕緣層的另一的材料包括氮化矽。
6. 如申請專利範圍第5項所述之嵌入式記憶元件，其中該第一絕緣層的材料包括氮化矽，該第二絕緣層的材料包括氧化矽。
7. 如申請專利範圍第5項所述之嵌入式記憶元件，其中該氧化矽包括旋塗式玻璃。
8. 一種嵌入式記憶元件的製造方法，包括：提供一基底，該基底包括一晶胞區；在該基底的該晶胞區上形成多數個閘極結構；於該些閘極結構之間的該基底中形成一源極區與一汲極區；在該些閘極結構之間形成一第一接觸窗插塞，與該源極區接觸，並形成一第二接觸窗插塞，與該汲極區接觸，並在該第一接觸窗插塞以及該第二接觸窗插塞周圍形成一介電層；在該基底上形成一罩幕層，該罩幕層具有一開口，至少裸露出該第一接觸窗插塞；移除該開口裸露的部分該第一接觸窗插塞，以形成一凹陷；移除該罩幕層； 於該凹陷中形成一填充層；以及於該基底上形成一導體層，該導體層與該第二接觸窗插塞接觸，並且藉由該填充層與該第一接觸窗插塞電性隔絕。
9. 如申請專利範圍第8項所述之嵌入式記憶元件的製造方法，其中形成該填充層的方法包括：在該介電層、該第二接觸窗插塞、該凹陷的側壁與底部形成一第一絕緣層；於該第一絕緣層上形成一第二絕緣層，該第二絕緣層填滿該凹陷；平坦化該第二絕緣層，移除位於該介電層以及該第二接觸窗插塞上的第二絕緣層；以及移除位於該介電層以及該第二接觸窗插塞上的該第一絕緣層。
10. 如申請專利範圍第9項所述之嵌入式記憶元件的製造方法，其中平坦化該第二絕緣層的方法包括化學機械研磨法。
11. 如申請專利範圍第9項所述之嵌入式記憶元件的製造方法，其中該第一絕緣層與該第二絕緣層的材料不同。
12. 如申請專利範圍第11項所述之嵌入式記憶元件的製造方法，其中該第一絕緣層與該第二絕緣層其中之一的材料包括氧化矽，該第一絕緣層與該第二絕緣層的另一的材料包括氮化矽。
13. 如申請專利範圍第12項所述之嵌入式記憶元件的製造方法，其中該第一絕緣層的材料包括氮化矽，該第二絕緣層的材料 包括氧化矽。
14. 如申請專利範圍第13項所述之嵌入式記憶元件的製造方法，其中該氧化矽包括旋塗式玻璃。