TWI543040B - 時脈差異的補償時間之計算方法與裝置 - Google Patents

時脈差異的補償時間之計算方法與裝置 Download PDF

Info

Publication number
TWI543040B
TWI543040B TW103130413A TW103130413A TWI543040B TW I543040 B TWI543040 B TW I543040B TW 103130413 A TW103130413 A TW 103130413A TW 103130413 A TW103130413 A TW 103130413A TW I543040 B TWI543040 B TW I543040B
Authority
TW
Taiwan
Prior art keywords
wafer
length
pulse
compensation time
calculating
Prior art date
Application number
TW103130413A
Other languages
English (en)
Other versions
TW201610768A (zh
Inventor
李尚禮
廖宗彬
Original Assignee
創為精密材料股份有限公司
意象無限股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創為精密材料股份有限公司, 意象無限股份有限公司 filed Critical 創為精密材料股份有限公司
Priority to TW103130413A priority Critical patent/TWI543040B/zh
Priority to US14/567,123 priority patent/US9438216B2/en
Publication of TW201610768A publication Critical patent/TW201610768A/zh
Application granted granted Critical
Publication of TWI543040B publication Critical patent/TWI543040B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

時脈差異的補償時間之計算方法與裝置
本發明係關於多顆晶片之間的同步,特別係關於多顆觸控晶片之間時脈差異的補償時間之計算。
使用觸控螢幕作為主要輸入的電子裝置越來越多。使用者要求的觸控螢幕尺寸越來越大,觸控的解析度越來越高,必須增加觸控螢幕上的電極數量。因為實體繞線與晶片封裝接腳的限制,這些觸控電極往往無法接到同一顆晶片,而是接到多顆從晶片(slave)。這些隨從晶片再利用匯流排或專屬線路連接到一顆主晶片(master)。
如上所述,為了滿足實體繞線的限制,這些隨從晶片與主控晶片之間的線路距離都不相同。此外,隨從晶片與主控晶片所接收的未必是相同的時脈信號來源。時脈信號經過線路傳輸抵達隨從晶片與主控晶片之後,也可能造成不同的延遲與扭曲現象。隨著電子裝置要求觸控的報點率越來越快,觸控晶片的掃描作動時間也越來越短。再加上外部電磁干擾的緣故,觸控晶片必須要更換驅動頻率以避開被干擾的頻率。
以上所述,都需要隨從晶片與主控晶片之間具有一種動態量測時脈誤差並自動調整同步的機制,使得電子裝置的製造商可以較少地考量到實體繞線的問題,並且讓觸控的量測與報點更精確。
本發明提供一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:令該第二晶片發出固定長度的脈衝到該第一晶片;令該第一晶片量測該第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:令該第二晶片發出固定長度的一第一脈衝到該第一晶片;令該第一晶片量測該第二晶片所發出的一第一脈衝長度;令該第二晶片發出固定長度的一第二脈衝到該第一晶片;令該第一晶片量測該第二晶片所發出的一第二脈衝長度;根據所量測的該第一脈衝長度與發出該第二脈衝的一指令長度與一指令個數,計算一差值;根據該差值調整該第二脈衝的一長度值;根據調整後的該第二脈衝的該長度值、該指令長度、與所量測的該第二脈衝長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算裝置,用於計算時脈差異的一補償時間,包含:一第二晶片,用於發出固定長度的脈衝到一第一晶片;以及該第一晶片,用於進行下列步驟:量測該第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算裝置,用於計算時脈差異的一補償時間,包含:一第一晶片,用於量測一第二晶片所發出的脈衝長度,並將該 所量測的脈衝長度傳送到該第二晶片;以及該第二晶片,用於發出固定長度的脈衝到該第一晶片;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算裝置,用於計算時脈差異的一補償時間,包含:一第二晶片,用於依序發出固定長度的一第一脈衝與一第二脈衝到一第一晶片;以及該第一晶片,用於執行下列步驟:依序量測該第二晶片所發出的一第一脈衝長度與一第二脈衝長度;根據所量測的該第一脈衝長度與發出該第二脈衝的一指令長度與一指令個數,計算一差值;根據該差值調整該第二脈衝的一長度值;根據調整後的該第二脈衝的該長度值、該指令長度、與所量測的該第二脈衝長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:量測該第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算裝置,用於計算時脈差異的一補償時間,用於執行下列步驟:量測一第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:發出固定長度的脈衝到該第一晶片;接收該第一晶片所量測的脈衝長度;根據所量測的該脈衝長度與該固定長 度,計算該補償時間;以及將該補償時間設定到該第二晶片。
本發明提供一種計算裝置,用於計算時脈差異的一補償時間,用於執行下列步驟:發出固定長度的脈衝到一第一晶片;接收該第一晶片所量測的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該計算裝置。
100‧‧‧電子裝置
110‧‧‧觸控面板或觸控螢幕
120‧‧‧主晶片
130‧‧‧從晶片
130A~D‧‧‧從晶片
210~240‧‧‧步驟
410~480‧‧‧步驟
第一圖為根據本發明實施例的一電子裝置100之一示意圖。
第二圖為根據本發明一實施例的補償時間計算方法的一流程示意圖。
第三圖為根據本發明一實施例的脈衝之一波形示意圖。
第四圖為根據本發明另一實施例的補償時間計算方法的一流程示意圖。
本發明將詳細描述一些實施例如下。然而,除了所揭露的實施例外,本發明的範圍並不受該些實施例的限定,乃以其後的申請專利範圍為準。而為了提供更清楚的描述及使該項技藝的普通人員能理解本發明的發明內容,圖示內各部分並沒有依照其相對的尺寸進行繪圖,某些尺寸或其他相關尺度的比例可能被凸顯出來而顯得誇張,且不相關的細節部分並沒有完全繪出,以求圖示的簡潔。
請參考第一圖所示,其為根據本發明實施例的一電子裝置100之一示意圖。該電子裝置100包含一觸控面板或觸控螢幕110。為了方便起見,在本發明中一律使用觸控螢幕110來代稱。在觸控螢幕110之上或之 中包含有多個電極,可以包含驅動電極、感測電極、虛擬電極(dummy)等等電極。本發明並不限定這些電極的數量與種類,只要這些電極連接到至少一個觸控晶片即可。
該電子裝置100包含多個觸控晶片,其中一個是主晶片120,以及多個從晶片130A至130D。本發明並不限定從晶片130的個數,但電子裝置100內至少包含一個主晶片120與從晶片130A至130D。在一實施例中,觸控螢幕110所包含的導電電極連接到從晶片130之一。在另一實施例中,觸控螢幕110所包含的導電電極也可以連接到主晶片120。換言之,本發明並不限定導電電極是連接到主晶片120或從晶片130。
在本發明的實施例當中,上述的主晶片120可以稱為第一晶片,上述的從晶片130可以稱為第二晶片。值得注意的是,本發明並不限定第一晶片與第二晶片用於觸控的功能。在第一圖所示的實施例當中,從晶片130A至130D是直接連接到主晶片120。在另一實施例當中,從晶片130A至130D可以透過匯流排連接到主晶片120。本發明並不限定主晶片120與從晶片130之間的連接關係,只需要主晶片120與從晶片130之間能夠執行下列的實施例即可。
如第一圖所示,主晶片120係用於連接到電子裝置100的系統處理器140。在另一實施例當中,主晶片120係透過匯流排或橋接器等中介電路,連接到系統處理器140。本發明也不限定主晶片120與系統處理器140的連接關係。在某些實施例當中,主晶片120與系統處理器140可以位在同一晶片之上。該系統處理器140用於執行一作業系統以控制整個電子裝置100的運作。上述的主晶片120與從晶片130所獲得的觸控相關資訊,均透過 主晶片120傳送到該系統處理器140,以提供給該作業系統與其應用程式。
在一實施例中,上述的主晶片120與從晶片130均包含一嵌入式處理器(embedded processor)或微控制器(MCU),用於執行指令。舉例來說,此處所指的微控制器可以是英代爾公司的8051處理器、Microchip公司的PIC24微控制器、或是ARM公司的Cortex M系列的微控制器。本發明並不限定微控制器的形式與數量,本發明也不限定主晶片120與從晶片130均使用相同的微控制器。簡單而言,微控制器所執行的指令可以用於控制主晶片120與從晶片130的運作與對外的線路。
主晶片120與從晶片130上的微控制器均需要時脈信號才能運作。由於需要顧及與觸控螢幕110之電極相連的緣故,主晶片120與從晶片130接取時脈信號的線路長度不等,造成主晶片120與從晶片130的時脈信號不同步。而且由於元器件不匹配的緣故,所接收的時脈信號週期也未必相等。再者,每一顆從晶片130與主晶片120的時脈信號之間的關係都不相同,據此,本發明提供了可以校正主晶片120與從晶片130的時脈信號之機制。
請參考第二圖所示,其為根據本發明一實施例的補償時間計算方法的一流程示意圖。在執行此方法之前,主晶片120與從晶片130之間可以先進行交握動作,令雙方都準備好進行補償時間的量測與計算。在一實施例中,可以由主晶片120發起。在另一實施例中,可以由從晶片130發起。本發明並不限定由哪一方發起,也不限定執行此方法的時機。以下是各個步驟的說明。
步驟210:從晶片130發出固定長度的脈衝到主晶片。在一實 施例中,上述的固定長度與從晶片130的時脈信號相關,比方說脈衝長度為單一個從晶片130時脈的C倍,但本發明並不限定C為正整數。
步驟220:主晶片120量測從晶片130所發出的脈衝長度。比方說所量測的時間長度為Tm,假定這個長度為單一個主晶片120時脈t的Cm倍。由於上述所言的週期不同,所以C不一定等同於Cm。
步驟230:根據所量測的脈衝長度與固定長度,計算補償時間。補償時間為理想時間與量測時間的差值,而理想時間為C倍的主晶片120時脈t,因此補償時間就等於C*t-Cm*t,也等於(C-Cm)*t。
步驟240:將上述的補償時間設定到從晶片130。
在一實施例中,步驟230可以在主晶片120中執行,當主晶片120計算出補償時間後,再執行步驟240。在另一實施例中,如第一圖所示的電子裝置100,由於有多個從晶片130,因此每一個從晶片130均可以執行補償時間的計算,以便取得補償時間,其中所量測的脈衝長度由主晶片120傳送到從晶片130。
在執行第二圖所示的方法時,特別是執行步驟220的量測脈衝長度,在實作上可能會產生量測誤差。請參考第三圖所示,其為根據本發明一實施例的脈衝之一波形示意圖。第三圖所示的波形為從晶片130傳送到主晶片120的信號,包含兩個脈衝P1與P2。雖然在第三圖所示的波形當中,脈衝P1與P2的電壓較高。但本領域的普通技術人員可以理解到,在其他的實施例當中,脈衝P1與P2的電壓也可以較低。
對於主晶片120而言,所量測到的P1_C時間長度為時間T2與T1的差值,所量測到的P2_C時間長度為時間T4與T3的差值。如前所述, 量測脈衝長度的時候,可能會有量測誤差產生。因此,P1_C為T2-T1±Δt1,t1為可能的量測誤差值。同樣地,P2_C為T4-T3±Δt2,t2為可能的量測誤差值。
對於從晶片130而言,脈衝P2的時間可以是時脈的倍數。而從另一個角度來看,從晶片130當中的微控制器執行固定長度的指令時,也使用了一定倍數的時脈。比方說,微控制器執行某一類算數與邏輯運算(Arithmetic and Logic Operation)指令時,執行每個指令均需耗時一個時脈。因此,假設微控制器把脈衝P2的電壓拉起之後,執行了K個指令,再把脈衝P2的電壓拉回。則脈衝P2的持續時間可以是K*DT,其中DT是固定的執行指令的時間長度。
接著,計算脈衝P2的長度與量測到的P1_C長度的差值A。如果以指令長度來表示,差值A=K*DT-P1_C。而由於在發出脈衝P2時,執行了三個指令的計時器步驟(timer step),因此要扣掉差值A在執行這三個計時器步驟所餘的時間,才是真正的脈衝P2長度。可以表示為P2=P2-A%3。如果上述的計時器步驟需要用到四個指令,則P2=P2-A%4。由於脈衝P2持續了K個指令,因此每個指令的補償時間C為(P2-P2_C+(K/2))/K。
請參考第四圖所示,其為根據本發明另一實施例的補償時間計算方法的一流程示意圖。第四圖所示的流程,可以參考第二圖與第三圖的說明。
步驟410:從晶片發出固定長度的第一脈衝(P1)到主晶片。
步驟420:主晶片量測從晶片所發出的第一脈衝長度(P1_C)。
步驟430:從晶片發出固定長度的第二脈衝(P2)到主晶片。
步驟440:主晶片量測從晶片所發出的第二脈衝長度(P2_C)。
步驟450:根據所量測的第一脈衝長度(P1_C)與發出第二脈衝所需的指令長度(DT)與指令個數(K),計算一差值(A)。例如,差值A=K*DT-P1_C。
步驟460:根據該差值調整第二脈衝的長度值。例如:P2=P2-A%N。其中N為計時器步驟所需要的指令個數。其中,步驟460可以更包含根據計時器步驟所需要的指令個數來調整第二脈衝的長度值。
步驟470:根據調整後的第二脈衝的長度值(P2)、發出第二脈衝所需的指令個數(K)、與所量測的第二脈衝長度(P2_C),計算補償時間(C)。例如,補償時間C為(P2-P2_C+(K/2))/K。
步驟480:將上述的補償時間設定到從晶片130。
總上所述,本發明至少提供了兩種補償時間值的計算方法,以減少從晶片130與主晶片120之間的時脈週期不同與/或不同步的問題。
210~240‧‧‧步驟

Claims (24)

  1. 一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:令該第二晶片發出固定長度的脈衝到該第一晶片;令該第一晶片量測該第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  2. 如申請專利範圍第1項的計算方法,其中該第一晶片為觸控晶片的主晶片,該第二晶片為觸控晶片的從晶片。
  3. 如申請專利範圍第1項的計算方法,其中該補償時間的計算步驟是由該第一晶片執行。
  4. 如申請專利範圍第1項的計算方法,其中該補償時間的計算步驟是由該第二晶片執行,該所量測的脈衝長度由該第一晶片傳送到該第二晶片。
  5. 如申請專利範圍第1項的計算方法,其中該固定長度的脈衝係為該第二晶片的時脈長度的一第二倍數。
  6. 如申請專利範圍第5項的計算方法,其中該固定長度的脈衝係為該第一晶片的時脈長度的一第一倍數,該補償時間為該第一倍數與該第二倍數之一 差值與該第一晶片的時脈長度之一乘積。
  7. 一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:令該第二晶片發出固定長度的一第一脈衝到該第一晶片;令該第一晶片量測該第二晶片所發出的一第一脈衝長度;令該第二晶片發出固定長度的一第二脈衝到該第一晶片;令該第一晶片量測該第二晶片所發出的一第二脈衝長度;根據所量測的該第一脈衝長度與發出該第二脈衝的一指令長度與一指令個數,計算一差值;根據該差值調整該第二脈衝的一長度值;根據調整後的該第二脈衝的該長度值、該指令長度、與所量測的該第二脈衝長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  8. 如申請專利範圍第7項的計算方法,其中該第一晶片為觸控晶片的主晶片,該第二晶片為觸控晶片的從晶片。
  9. 如申請專利範圍第7項的計算方法,更包含根據計時器步驟所需要的指令個數來調整該第二脈衝的該長度值。
  10. 一種計算裝置,用於計算時脈差異的一補償時間,包含: 一第二晶片,用於發出固定長度的脈衝到一第一晶片;以及該第一晶片,用於進行下列步驟:量測該第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  11. 如申請專利範圍第10項的計算裝置,其中該第一晶片為觸控晶片的主晶片,該第二晶片為觸控晶片的從晶片。
  12. 如申請專利範圍第10項的計算裝置,其中該固定長度的脈衝係為該第二晶片的時脈長度的一第二倍數。
  13. 如申請專利範圍第12項的計算裝置,其中該固定長度的脈衝係為該第一晶片的時脈長度的一第一倍數,該補償時間為該第一倍數與該第二倍數之一差值與該第一晶片的時脈長度之一乘積。
  14. 一種計算裝置,用於計算時脈差異的一補償時間,包含:一第一晶片,用於量測一第二晶片所發出的脈衝長度,並將該所量測的脈衝長度傳送到該第二晶片;以及該第二晶片,用於發出固定長度的脈衝到該第一晶片;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  15. 如申請專利範圍第14項的計算裝置,其中該第一晶片為觸控晶片的主晶片,該第二晶片為觸控晶片的從晶片。
  16. 如申請專利範圍第14項的計算裝置,其中該固定長度的脈衝係為該第二晶片的時脈長度的一第二倍數。
  17. 如申請專利範圍第16項的計算裝置,其中該固定長度的脈衝係為該第一晶片的時脈長度的一第一倍數,該補償時間為該第一倍數與該第二倍數之一差值與該第一晶片的時脈長度之一乘積。
  18. 一種計算裝置,用於計算時脈差異的一補償時間,包含:一第二晶片,用於依序發出固定長度的一第一脈衝與一第二脈衝到一第一晶片;以及該第一晶片,用於執行下列步驟:依序量測該第二晶片所發出的一第一脈衝長度與一第二脈衝長度;根據所量測的該第一脈衝長度與發出該第二脈衝的一指令長度與一指令個數,計算一差值;根據該差值調整該第二脈衝的一長度值;根據調整後的該第二脈衝的該長度值、該指令長度、與所量測的該第二脈衝長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  19. 如申請專利範圍第18項的計算裝置,其中該第一晶片為觸控晶片的主晶片,該第二晶片為觸控晶片的從晶片。
  20. 如申請專利範圍第18項的計算裝置,其中該第一晶片更用於根據計時器步驟所需要的指令個數來調整該第二脈衝的該長度值。
  21. 一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:量測該第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  22. 一種計算裝置,用於計算時脈差異的一補償時間,用於執行下列步驟:量測一第二晶片所發出的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  23. 一種計算方法,用於計算一第一晶片與一第二晶片的時脈差異的一補償時間,包含:發出固定長度的脈衝到該第一晶片;接收該第一晶片所量測的脈衝長度; 根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該第二晶片。
  24. 一種計算裝置,用於計算時脈差異的一補償時間,用於執行下列步驟:發出固定長度的脈衝到一第一晶片;接收該第一晶片所量測的脈衝長度;根據所量測的該脈衝長度與該固定長度,計算該補償時間;以及將該補償時間設定到該計算裝置。
TW103130413A 2014-09-03 2014-09-03 時脈差異的補償時間之計算方法與裝置 TWI543040B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103130413A TWI543040B (zh) 2014-09-03 2014-09-03 時脈差異的補償時間之計算方法與裝置
US14/567,123 US9438216B2 (en) 2014-09-03 2014-12-11 Compensation time computing method and device for clock difference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103130413A TWI543040B (zh) 2014-09-03 2014-09-03 時脈差異的補償時間之計算方法與裝置

Publications (2)

Publication Number Publication Date
TW201610768A TW201610768A (zh) 2016-03-16
TWI543040B true TWI543040B (zh) 2016-07-21

Family

ID=55403745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130413A TWI543040B (zh) 2014-09-03 2014-09-03 時脈差異的補償時間之計算方法與裝置

Country Status (2)

Country Link
US (1) US9438216B2 (zh)
TW (1) TWI543040B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102565297B1 (ko) * 2016-10-17 2023-08-10 엘지디스플레이 주식회사 터치 표시 장치, 터치 시스템, 터치 마스터 및 통신 방법
KR102377846B1 (ko) * 2017-10-30 2022-03-24 엘지디스플레이 주식회사 터치 구동 회로, 터치 컨트롤러 및 터치 디스플레이 장치
TWI697877B (zh) * 2019-03-15 2020-07-01 瑞鼎科技股份有限公司 調整顯示時鐘的方法及其裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6470458B1 (en) * 1999-07-29 2002-10-22 International Business Machines Corporation Method and system for data processing system self-synchronization
US7382844B2 (en) * 2005-02-11 2008-06-03 International Business Machines Corporation Methods to self-synchronize clocks on multiple chips in a system
WO2008135305A1 (en) 2007-05-08 2008-11-13 International Business Machines Corporation Method and apparatus for scalable and programmable delay compensation for real-time synchronization signals in a multiprocessor system with individual frequency control
KR101019991B1 (ko) * 2009-09-30 2011-03-09 주식회사 하이닉스반도체 반도체 장치 및 그 제어 방법
US8692561B2 (en) * 2011-08-11 2014-04-08 International Business Machines Corporation Implementing chip to chip calibration within a TSV stack

Also Published As

Publication number Publication date
US20160065192A1 (en) 2016-03-03
TW201610768A (zh) 2016-03-16
US9438216B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
CN103837741B (zh) 基于fpga的等精度频率测试系统及其设计方法
US6560716B1 (en) System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit
US9922591B2 (en) Display driving method and mobile apparatus thereof
TWI543040B (zh) 時脈差異的補償時間之計算方法與裝置
TW202042521A (zh) 相位預測器及相關使用方法
TWI517017B (zh) 電容式觸控裝置及其感測方法
JP2013118033A5 (zh)
JP6594309B2 (ja) チャネル回路と自動試験システム
US20230131079A1 (en) Method for the time-synchronised input and/or output of signals with a selectable sampling rate
US20190332570A1 (en) Method and system for enumerating digital circuits in a system-on-a-chip (soc)
JP2016045329A5 (zh)
JP2002251227A (ja) クロック監視回路、データ処理装置、データ処理システム
US8692596B1 (en) Aligning multiple chip input signals using digital phase lock loops
US9811486B2 (en) Programmable controller
JP2015161752A (ja) 表示駆動回路、表示装置および表示ドライバic
CN107908097B (zh) 采用混合内插级联结构的时间间隔测量系统及测量方法
TW201300802A (zh) 印刷電路板之訊號群延遲分析系統及方法
JP2014140107A (ja) パルス測定回路及びデータ処理装置
TWI504913B (zh) 誤差補償方法與應用此方法的自動測試設備
JP5112792B2 (ja) 同期処理システム及び半導体集積回路
TW201506707A (zh) 觸控裝置及其驅動方法
JP2016169964A (ja) 超音波流量計
CN104764914A (zh) 误差补偿方法与应用此方法的自动测试设备
TW201322246A (zh) 顯示裝置
TWI723743B (zh) 應用飛時測距的多媒體系統及其操作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees