TWI540720B - 形成半導體電力切換器件之方法及其結構 - Google Patents
形成半導體電力切換器件之方法及其結構 Download PDFInfo
- Publication number
- TWI540720B TWI540720B TW101122683A TW101122683A TWI540720B TW I540720 B TWI540720 B TW I540720B TW 101122683 A TW101122683 A TW 101122683A TW 101122683 A TW101122683 A TW 101122683A TW I540720 B TWI540720 B TW I540720B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- ctrl
- sync
- resistor
- shield
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明通常係關於電子器件，且更具體但不排外言之，係關於開關模式之電源(SMPS)，關於降壓轉換器、關於半導體、其結構，以及形成半導體器件之方法。
圖1繪示使用一屏蔽閘極開關101作為具有節點(例如181、182、183)之一控制(ctrl)開關之一降壓轉換器100。該屏蔽閘極開關101包含一源極電極S/B 130、一板155及相關板電極P 150、一閘極165及相關閘極電極G 160。汲極D 140經由若干電容器(C1及C2)連接至閘極G 160。閘極G 160經由電容器C1連接至板P 150。板P 150係連接至源極S/B 130。控制開關101經由節點182連接至輸出或開關結點(Vsw)。各節點與一信號相關，其中ctrl開關節點181與一控制信號161 Vgctrl相關、開關節點182與一開關信號162 Vsw相關，且同步(sync)節點183與一同步信號163 Vgsync相關。
圖2繪示相關技術降壓轉換器系統中可能發生之電壓(Vgctrl 161、Vsw 162及Vgsync 163)之振鈴。在具有屏蔽閘極開關之DC/DC降壓轉換器中，當ctrl開關101開啟時，可能發生電壓振鈴。舉例而言，當將板電極150連接至源極130時可放大ctrl開關節點181處之電壓(Vgctrl 161)振鈴。開關節點182處之電壓(Vsw 162)之振鈴可能被傳送至驅動器，因此使降壓轉換器100之電路控制變複雜，有損
其可靠性。此外，過高估計ctrl 101及同步102電力開關之電壓電容以避免雪崩現象，促成降壓轉換器100中之傳導損耗。
因此，需要一種使電壓振鈴衰減而不會減小系統效率之組態，其中該組態不會賦予另外之製程複雜性或額外之製造成本。
從實施方式及附圖，實施例將變得充分明瞭。
以下描述或(多個)實施例本質上僅為說明性的且決非旨在限制本發明、其申請或用途。
出於說明之簡單清楚，圖式中之元件不需要按比例繪製，僅為示意性且非限制性的，而且除非另有聲明，不同圖式中之相同參考符號指示相同元件。另外，出於描述簡單而省略熟知步驟以及元件之描述及細節。如本文所使用，電流承載電極指的是承載通過器件，例如MOS電晶體之源極或汲極，或者雙極電晶體之射極或集電極，或者二極體之陰極或陽極之電流之一器件的一元件，且控制電極指的是控制流過器件，例如MOS電晶體之閘極或雙極電晶體之基極之電流之一器件的一元件。儘管本文可將器件闡述為特定N溝道或P溝道器件，或特定N型或P型摻雜區，然而熟悉此項技術者將明白互補型器件亦可行。
熟悉此項技術者將明白，如本文所使用關於電路操作之詞字「在...期間」、「同時」及「當」並非指在開始動作後立即發生動作之精確術語，而是在由最初動作開始之反應
之間存在一些少量但合理之延遲，例如傳播延遲。另外，術語「同時」指的是至少在開始動作之持續時間之一些部分內發生之特定動作。使用詞字「約」或「大體上」指的是元件值具有期望接近聲明值或位置之參數。然而，如熟悉此項技術者所熟知，總是存在阻止多個值或位置如所聲明般精確之微小變動。從如所述般精確之理論目標言之，此項技術良好地確立多達至少百分之十(10%)(且多達百分之二十(20%)用於半導體摻雜濃度)之變動是合理變動。當參考信號狀態使用時，術語「斷言」指的是信號之活動狀態且不活動指的是該信號之不活動狀態。
申請專利範圍中或/及詳細描述中之術語「第一」、「第二」、「第三」及類似術語用於在類似元件之間進行區別且非必須用於描述時間上、空間上以排列或任何其他方式之順序。應理解如此使用之術語可在適當情況下互換，且本文所述實施例能夠以除本文所述或說明之順序之外之其他順序操作。出於圖式之清楚，將器件結構之摻雜區描繪為具有大致直線邊緣及精確且有角度之角。然而，熟悉此項技術者應理解由於摻雜物之擴散及活化，摻雜區之邊緣通常可能並非直線且角可能並不是精確之角。
另外，本描述說明一蜂巢型設計(其中體區為多個蜂巢區)而非單個體設計(其中體區由形成為伸長圖案，通常形成為彎曲圖案之單個區組成)。然而，希望本描述可應用於蜂巢實施及單基底實施兩者中。
熟悉此項技術者已知之工藝、技術、裝置及材料可能不
會詳細討論，但是希望在適當處成為授權描述之部分。舉例而言，可能未列示半導體摻雜或蝕刻之特定方法以達成所討論之各步驟；然而，熟悉此項技術者將可在不進行試驗之情況下使用本文之授權揭示內容來確立所述步驟。舉例而言，可藉由各種工藝形成半導體結構，包含但不限於沈積工藝、移除工藝、圖案化工藝及修改電氣屬性之工藝。沈積工藝之非限制性實例包含物理氣相沈積(PVD)、化學氣相沈積(CVD)、電化學沈積(ECD)、分子束磊晶(MBE)及原子層沈積(ALD)。移除工藝包含移除塊體中之材料之任何工藝，或者選擇性言之，其一些非限制性實例為蝕刻工藝，濕式蝕刻或幹式蝕刻及化學機械平坦化(CMP)。圖案化包含塑形或改變已沈積材料之現有形狀之工藝，例如微影術。電氣屬性之修改包含摻雜。摻雜工藝之非限制性實例可包含快速熱退火(RTA)及經由在UV處理(UVP)中曝光至紫外光而修改低k絕緣材料中之介電常數。
實施例可應用於各種擊穿電壓(BV)，例如實施例之修飾方案可經組態以搭配使用從5 V至約20 kV之BV。亦應注意，實施例中之摻雜位準可變化。對於非限制性實例，N摻雜區及P摻雜區可具有約1×1013至約1×1021原子數/cm3之濃度。本徵層為具有小於約2×1014原子數/cm3之摻雜物濃度之未經摻雜或輕度摻雜區(例如，P摻雜)。另外，本徵層厚度可在例如約50納米與500微米之間變化。
圖3繪示根據至少一實施例之一電壓控制系統(例如，半導體電力切換器件)300。一ctrl開關310可操作地連接至一
sync開關320。如圖3所示，非限制性實例繪示一ctrl開關310，其包含一ctrl屏蔽板330(例如，分裂閘極)。在所示實施例中，ctrl屏蔽板330可電氣連接至sync開關320之源極350。在至少一個實施例中，ctrl開關310可為一屏蔽閘極電晶體，且sync開關320可為一電晶體。在至少一個實施例中，一電阻器340可電氣連接在ctrl開關310之ctrl屏蔽板330與sync開關320之源極350之間。電阻器340之電阻可根據使用而變化，例如電阻可在約0.1毫歐姆與約100千歐姆之間。在至少另一實施例中，電阻可在約80歐姆與約400歐姆之間。在又另一實施例中，電阻可在約100歐姆與約1000歐姆之間。此外，在至少一個實施例中，屏蔽板330可為分裂閘極。
應注意，實施例中所參考之電阻器可為各種類型之電阻器，例如電阻器可為外部電阻器、具有固有分佈屏蔽板電阻之結構、專用屏蔽板曲型電阻器、渠溝內部之專用或現有電阻器(例如由多晶矽組成)、多晶矽電阻器、擴散電阻器及金屬電阻器之至少一者，以及熟悉此項技術者已知之其他電阻器。應注意，在至少一個實施例中，多晶矽電阻器可在電阻變化達所沈積材料之量時使用，例如在每面積電阻為約15千歐姆/0.008 mm^2之情況下。
圖4繪示根據至少一個實施例之一電壓控制系統(例如，半導體電力切換器件)400。一ctrl開關410可以可操作地連接至sync開關420。如圖4所示，非限制性實施例繪示可包含一ctrl屏蔽板430(例如，分裂閘極)之一ctrl開關410，及
另外的sync開關420。應注意，在至少一個實施例中，ctrl開關410及/或sync開關420可為MOSFET。在所說明之實施例中，ctrl開關410之ctrl屏蔽板430可電氣連接至sync開關420之sync屏蔽板440。在至少一個實施例中，一電阻器460可電氣連接在ctrl開關410之ctrl屏蔽板430與sync開關420之sync屏蔽板440之間。電阻可根據使用而變化，例如電阻可在約0.1毫歐姆與約100千歐姆之間。在至少另一個實施例中，電阻可在約80歐姆與約400歐姆之間。在又另一實施例中，電阻可在約100歐姆與約1000歐姆之間。此外，在至少一個實施例中，屏蔽板430及/或sync屏蔽板440為分裂閘極。
至少另一實施例係關於降壓轉換器，其包括：一ctrl開關，其中ctrl開關410可為MOSFET，且其中sync開關可為MOSFET。應注意，在至少另一實施例中，sync開關420及/或ctrl開關410可為電晶體且非為MOSFET。
圖5繪示根據至少一個實施例之一電壓控制系統1300，其使用串聯連接在一ctrl開關1310(例如控制FET)之一ctrl屏蔽板1315與sync開關1320(例如sync FET)之一sync屏蔽板1325之間之一電阻器1340及一電感器1330。在至少一個實施例中，一電感器1330可與電阻器1340串聯連接。電感器1330之電感可在約0.01 nH與約500 nH之間變化。電感器1330可為電壓控制系統1300之固有(寄生)部分，或為專用之額外元件。
圖6繪示在一半導體器件中製造之一電壓控制系統
1401(例如，電力切換器件)，其包括形成一ctrl開關1450及一sync開關1460之兩個渠溝電晶體。Ctrl開關1450包含一半導體體(例如，體層1410及漂移層1430)。Sync開關1460包含一半導體體(例如，體層1411及漂移層1431)。一ctrl開關1450之一ctrl屏蔽板1494可經由一電阻器1470而可操作地連接至sync開關1460之一sync屏蔽板1496。Ctrl開關1450位於一源極電極1400與一汲極電極1414之間。Sync開關1460另外位於一源極電極1402與一汲極電極1415之間。源極電極(例如，1400及1402)及汲極電極(例如，1414及1415)可由導電材料形成，例如摻雜之多晶矽及/或金屬。例如，板及電極可由摻雜約1018/cm3至約1021/cm3之間之濃度之多晶矽形成，其中摻雜材料可變化，例如為硼或磷。可分別在渠溝1451及152中形成ctrl開關1450及sync開關1460。舉例而言，可藉由一緩衝器區1492(例如，介電層、氧化物層、絕緣體層、氣體區、本徵層及/或此等層及區之組合)而將一閘極區1490與一ctrl屏蔽板1494分開。同樣地，可藉由一緩衝器區1493將sync開關1460之一閘極區1491與一sync屏蔽板1496分開。緩衝器區可具有約10納米至5微米，且更特定而言在約50納米與1微米之間之厚度。Ctrl屏蔽板1494及sync屏蔽板1496可由摻雜之多晶矽形成，例如摻雜約1015/cm3至約1018/cm3之間濃度之多晶矽，其中摻雜材料可變化，例如為硼或磷。可藉由源極電極1400將Ctrl開關1450之一體層1410短路至源極區1480。同樣地，可藉由源極電極1402將sync開關1460之體層
1411短路至源極區1481。應注意，在至少一個實施例中，閘極區1490及1491可分別接觸其他層，且ctrl屏蔽板1494及sync屏蔽板1496亦可分別接觸其他層。
圖7繪示根據至少一個實施例之一積體電壓控制系統1501。在圖7中繪示一電路板1500解決方案。一ctrl開關1521可電氣連接(例如透過板金屬佈局或其他技術)至一sync開關1561。Ctrl開關1521具有可電氣連接至電路板1500上之引線框1532之一ctrl屏蔽板1530。該ctrl開關1521包含可電氣連接至一驅動器IC 1550中之一閘極電極1540。該驅動器IC 1550可以可操作地連接至sync開關1561之一sync屏蔽板1570。Ctrl開關1521上之一ctrl源極電極1510可以電氣可操作地連接至sync開關1561上之一sync源極電極1512。Ctrl開關1521可具有分開之接合墊用於板、閘極、源極及汲極。實施例可在ctrl開關1521與sync開關1561之間包含一電阻器，例如電阻器可使用多晶矽條帶。
圖2繪示一相關技術電壓控制系統之Vsw、Vgsync及Vgctrl值。振盪峰值繪示相關技術系統之振鈴波形。例如，在一48 V輸入電壓降壓轉換器中，一相關技術系統中之電壓峰值(例如，圖1與sync開關102相關之電壓)可高於100 V。在相關技術系統中，振鈴期間之電壓峰值影響功率MOSFET漂移區之設計以維持此類電壓峰值且隨後增加電阻Ron。
可實施至少一個實施例使得電壓峰值減小至少至高於50
V。應注意，50 V為一非限制性實例且實際電壓減小取決於實施例中使用之系統。舉例而言，圖8繪示一相關技術系統之一控制側輸出上之振鈴汲極電流Idctrl 1600。汲極電流1700之一非限制性實例源自使用如用來產生圖9之類似組態之實施例，然而圖9繪示連接ctrl開關之一ctrl屏蔽板與sync開關之sync屏蔽板之電阻器及電感器(例如1340 Radj=260 Ohm且1330 Lpar=0.5 nH)。記錄汲極電流1600與汲極電流1700之間之峰值振幅之明顯減小。因此，根據一實施例，可設計一電壓控制系統用於較低峰值振鈴電壓。另外，所減小之電流振鈴減小不需要的由電流變動所產生之EM波，其中EM波可能引發鄰近器件中不需要之電流。因此，多個實施方式可改良EM耦合問題。
圖10繪示相關技術與根據至少一個實施例之一系統之間之不同電流負載效率之比較。對於不同負載，根據實施例之效率1810可大於相關技術之效率1820。應注意，若在較高負載下效率降低，則可藉由考慮至少一個實施例促成使用搭配較低BV(例如60 V而非110 V)且因此較低導通電阻之器件而減輕該降低。在至少一個實施例中，一電感器可電氣連接在ctrl開關之一ctrl屏蔽板與一sync開關之sync屏蔽板之間。可使用各種電感值，例如範圍在約0.1至100 nH之一L值不會明顯影響波形及效率。在至少一個實施例中，一電阻器可電氣連接在一ctrl開關之ctrl屏蔽板與一sync開關之sync屏蔽板之間。各種電阻值可使用且可對效率具有各種作用，例如即使振鈴減小，低於100歐姆之R值
仍會減小效率。
圖11繪示一相關技術電壓控制系統之一前緣處之一開關信號1910與根據至少一個實施例之一電壓控制系統之一前緣處之開關信號1900之比較。可如所見，使用至少一個實施例之開關信號1900比相關技術系統之開關信號1910具有明顯較少之振鈴(峰值對峰值變動)。
圖12繪示一相關技術電壓控制系統之一後緣處之一開關信號2010與根據至少一個實施例之一電壓控制系統之一後緣處之一開關信號2000之間之比較。可如所見，使用至少一個實施例之開關信號2000比一相關技術系統之開關信號2010具有明顯較少之振鈴(峰值對峰值變動)。
圖13繪示根據至少一個實施例可形成於一半導體晶粒2100上之一電壓控制器2120之至少一個實施例之部分之放大平面圖。晶粒2100亦可包含圖13未示出之其他電路。電壓控制器2120可藉由此項技術熟知之半導體製造技術而形成在晶粒2100上。
因此，至少一個實施例可(a)使輸出振鈴衰減；(b)改良特定電流負載之效率；(c)簡化電路拓撲；及(d)呈現不需要電容性元件之解決方案。應注意，多個實施例可用於例如具有分裂閘極功率MOSFET之DC/DC降壓轉換器中之各種電力系統及器件。大輸出電壓振鈴之問題亦出現在使用分裂閘極功率MOSFET時。可使用實施例來減小開關信號(Vsw)振鈴，同時可藉由設計閘極功率MOSFET搭配使用BV(例如，設計用於25 V而非33 V)而維持效率。
雖然已參考多個實施例描述本發明，但是應理解本發明不限於所揭示之實施例。以下申請專利範圍之範疇應符合最廣泛之解譯以便涵蓋所有修改、等效結構及功能。另外，儘管可在申請專利範圍中引用特定數字，然而希望接近所聲明數字之數字亦在所希望之範疇內，即，任何聲明數字(例如，90伏特)應解譯為「約」為聲明數字之值(例如，約90伏特)。
雖然用特定實例實施例描述本發明之標的，但是本發明之前述圖式及描述僅描繪標的之典型實施例且因此不應視為限制其範疇，明顯的是，許多替代及變動可應用於擊穿電壓(BV)為約5 V至約20 kV之各種電壓器件。舉例而言，已經描述用於降壓轉換器中之標的；然而，本發明可用在用於控制電壓之任何器件中。
因此，本發明之描述僅僅是就實質上而言，且因此，希望不脫離本發明要旨之變動在實施例之範疇之內。此等變動不應被視為脫離精神及範疇。
如下文之申請專利範圍反映，發明態樣可在於少於單個前文揭示之實施例之所有特徵。因此，下文表述之申請專利範圍據此明確併入圖式之此詳細描述中，其中各申請專利範圍堅持其本身作為一項發明之獨立實施例。此外，如熟悉此項技術者會理解，雖然本文描述之一些實施例包含其他實施例中包含之一些而非其他特徵，但是不同實施例之特徵組合必須在本發明之範疇之內，且形成不同實施例。
100‧‧‧降壓轉換器
101‧‧‧閘極開關
130‧‧‧源極電極
140‧‧‧汲極
150‧‧‧板電極
155‧‧‧板
160‧‧‧閘極電極
161‧‧‧控制信號
162‧‧‧開關信號
163‧‧‧同步信號
165‧‧‧閘極
181‧‧‧節點
182‧‧‧節點
183‧‧‧節點
300‧‧‧電壓控制系統
310‧‧‧ctrl開關
320‧‧‧sync開關
330‧‧‧ctrl屏蔽板
340‧‧‧電阻器
350‧‧‧源極
400‧‧‧電壓控制系統
410‧‧‧ctrl開關
420‧‧‧sync開關
430‧‧‧ctrl屏蔽板
440‧‧‧sync屏蔽板
460‧‧‧電阻器
1300‧‧‧電壓控制系統
1310‧‧‧ctrl開關
1315‧‧‧ctrl屏蔽板
1320‧‧‧sync開關
1325‧‧‧sync屏蔽板
1330‧‧‧電感器
1340‧‧‧電阻器
1400‧‧‧源極電極
1401‧‧‧電壓控制系統
1402‧‧‧源極電極
1410‧‧‧體層
1411‧‧‧體層
1414‧‧‧汲極電極
1415‧‧‧汲極電極
1430‧‧‧漂移層
1431‧‧‧漂移層
1450‧‧‧ctrl開關
1451‧‧‧渠溝
1452‧‧‧渠溝
1460‧‧‧sync開關
1470‧‧‧電阻器
1480‧‧‧源極區
1481‧‧‧源極區
1490‧‧‧閘極區
1491‧‧‧閘極區
1492‧‧‧緩衝器區
1493‧‧‧緩衝器區
1494‧‧‧ctrl屏蔽板
1496‧‧‧sync屏蔽板
1500‧‧‧電路板
1501‧‧‧積體電壓控制系統
1510‧‧‧ctrl源極電極
1512‧‧‧sync源極電極
1521‧‧‧ctrl開關
1530‧‧‧ctrl屏蔽板
1532‧‧‧引線框
1540‧‧‧閘極電極
1550‧‧‧驅動器IC
1561‧‧‧sync開關
1570‧‧‧sync屏蔽板
1600‧‧‧振鈴汲極電流Idctrl
1700‧‧‧汲極電流
1810‧‧‧負載效率
1820‧‧‧負載效率
1900‧‧‧前緣開關信號
1910‧‧‧前緣開關信號
2000‧‧‧後緣開關信號
2010‧‧‧後緣開關信號
2100‧‧‧半導體晶粒
2120‧‧‧電壓控制器
C1‧‧‧電容器
C2‧‧‧電容器
圖1繪示一相關技術降壓轉換器；圖2繪示相關技術降壓轉換器系統中可能發生之振鈴電壓；圖3繪示根據至少一個實施例之一電壓控制系統；圖4繪示根據至少一個實施例之一電壓控制系統；圖5繪示根據至少一個實施例之一電壓控制系統；圖6繪示根據至少一個實施例之一半導體電壓控制系統；圖7繪示根據至少一個實施例之一積體電壓控制系統；圖8繪示相關技術系統之控制側輸出上之振鈴汲極電流；圖9繪示根據至少一個實施例之一電壓控制系統之一控制側輸出上之一汲極電流；圖10繪示相關技術與根據至少一個實施例之一系統之間之不同電流負載之效率之比較；圖11繪示相關技術電壓控制系統與根據至少一個實施例之一電壓控制系統之間之一前緣處之Vsw值之比較；圖12繪示相關技術電壓控制系統與根據至少一個實施例之一電壓控制系統之間之一後緣處之Vsw值之比較；圖13繪示根據至少一個實施例形成在一半導體晶粒上之一半導體器件之至少一個實施例之部分之放大平面圖。
1400‧‧‧源極電極
1401‧‧‧電壓控制系統
1402‧‧‧源極電極
1410‧‧‧體層
1411‧‧‧體層
1414‧‧‧汲極電極
1415‧‧‧汲極電極
1430‧‧‧漂移層
1431‧‧‧漂移層
1450‧‧‧ctrl開關
1451‧‧‧渠溝
1452‧‧‧渠溝
1460‧‧‧sync開關
1470‧‧‧電阻器
1480‧‧‧源極區
1481‧‧‧源極區
1490‧‧‧閘極區
1491‧‧‧閘極區
1492‧‧‧緩衝器區
1493‧‧‧緩衝器區
1494‧‧‧ctrl屏蔽板
1496‧‧‧sync屏蔽板
Claims (10)
- 一種半導體電力切換器件，其包括：一ctrl開關，其中該ctrl開關為一屏蔽閘極電晶體；一sync開關，其中該sync開關為一電晶體；一電感器；及一電阻器，其串聯耦接於該電感器，其中經串聯耦接之該電感器與該電阻器耦接該ctrl開關上之一第一板與該sync開關之一源極。
- 如請求項1之切換器件，其中該sync開關為一第二屏蔽閘極電晶體。
- 如請求項1之切換器件，其中該電阻器為一外部電阻器、一固有分佈屏蔽板電阻、一現有屏蔽板曲型電阻器、一渠溝電阻器、多晶矽電阻器、一擴散電阻器或一金屬電阻器之至少一者。
- 如請求項1之切換器件，其中該電阻器具有約100歐姆與約1000歐姆之間之一值。
- 如請求項1之切換器件，其進一步包括：一電感器，其中該電感器與該電阻器串聯連接。
- 一種形成一電力切換器件之方法，其包括：以一ctrl開關及包含一源極之一sync開關組態一電壓控制器件，其中該ctrl開關具有一ctrl屏蔽板；及將一電阻器耦接在該ctrl屏蔽板與該sync開關之一源極之間，其中該電力切換器件缺乏將該ctrl屏蔽板耦接至該ctrl開關之一汲極的一電阻器。
- 如請求項6之方法，其中該ctrl開關為一屏蔽閘極電晶體。
- 如請求項6之方法，其中該sync開關為一屏蔽閘極電晶體。
- 如請求項6之方法，其中該sync開關具有一sync屏蔽板，其中ctrl屏蔽板係耦接至該sync屏蔽板。
- 一種電力轉換器，其包括：一ctrl開關，其中該ctrl開關為一MOSFET，其中該ctrl開關包含一ctrl屏蔽板；一sync開關，其中該sync開關為一MOSFET，其中該sync開關包含一sync屏蔽板；及一電阻器，其中該電阻器係耦接在該ctrl屏蔽板與該sync屏蔽板之間，其中該ctrl屏蔽板係耦接至一sync開關源極，且其中該電阻器具有約0.1毫歐姆與約100千歐姆之間之一值，其中該ctrl開關缺乏將該ctrl屏蔽板耦接至該ctrl開關之一汲極的一電阻器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/205,282 US8981748B2 (en) | 2011-08-08 | 2011-08-08 | Method of forming a semiconductor power switching device, structure therefor, and power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201308595A TW201308595A (zh) | 2013-02-16 |
| TWI540720B true TWI540720B (zh) | 2016-07-01 |
Family
ID=47646691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101122683A TWI540720B (zh) | 2011-08-08 | 2012-06-25 | 形成半導體電力切換器件之方法及其結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8981748B2 (zh) |
| CN (1) | CN102931962B (zh) |
| TW (1) | TWI540720B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9413348B2 (en) | 2014-07-29 | 2016-08-09 | Semiconductor Components Industries, Llc | Electronic circuit including a switch having an associated breakdown voltage and a method of using the same |
| US10103140B2 (en) * | 2016-10-14 | 2018-10-16 | Alpha And Omega Semiconductor Incorporated | Switch circuit with controllable phase node ringing |
| JP6864640B2 (ja) * | 2018-03-19 | 2021-04-28 | 株式会社東芝 | 半導体装置及びその制御方法 |
| CN113611747A (zh) * | 2021-08-04 | 2021-11-05 | 济南市半导体元件实验所 | 集成势垒夹断二极管的sgt功率mos器件及加工工艺 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945868A (en) | 1998-01-08 | 1999-08-31 | Motorola, Inc. | Power semiconductor device and method for increasing turn-on time of the power semiconductor device |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| AU2003228073A1 (en) | 2002-05-31 | 2003-12-19 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device |
| US6870217B2 (en) * | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method of and apparatus for driving a dual gated MOSFET |
| JP4903055B2 (ja) * | 2003-12-30 | 2012-03-21 | フェアチャイルド・セミコンダクター・コーポレーション | パワー半導体デバイスおよびその製造方法 |
| DE102005041358B4 (de) | 2005-08-31 | 2012-01-19 | Infineon Technologies Austria Ag | Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung |
| US7768064B2 (en) * | 2006-01-05 | 2010-08-03 | Fairchild Semiconductor Corporation | Structure and method for improving shielded gate field effect transistors |
| US7495877B2 (en) | 2006-03-26 | 2009-02-24 | Alpha & Omega Semiconductor, Ltd. | Circuit configuration and method to reduce ringing in the semiconductor power switching circuits |
| EP2030322B1 (en) * | 2006-05-29 | 2016-09-14 | Koninklijke Philips N.V. | Switching circuit arrangement |
| CN101454979B (zh) * | 2006-05-29 | 2013-03-27 | 皇家飞利浦电子股份有限公司 | 开关电路 |
| US7583120B2 (en) | 2006-11-21 | 2009-09-01 | Semiconductor Components Industries, L.L.C. | Power supply controller and method therefor |
| DE102007004323A1 (de) | 2007-01-29 | 2008-07-31 | Infineon Technologies Austria Ag | Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor |
| US8829624B2 (en) | 2008-06-30 | 2014-09-09 | Fairchild Semiconductor Corporation | Power device with monolithically integrated RC snubber |
| US7800176B2 (en) | 2008-10-27 | 2010-09-21 | Infineon Technologies Austria Ag | Electronic circuit for controlling a power field effect transistor |
| US8735992B2 (en) * | 2010-02-18 | 2014-05-27 | Vishay-Siliconix | Power switch with active snubber |
| US20120200281A1 (en) * | 2011-02-07 | 2012-08-09 | Texas Instruments Incorporated | Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing |
-
2011
- 2011-08-08 US US13/205,282 patent/US8981748B2/en active Active
-
2012
- 2012-06-25 TW TW101122683A patent/TWI540720B/zh active
- 2012-07-03 CN CN201210229121.4A patent/CN102931962B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8981748B2 (en) | 2015-03-17 |
| TW201308595A (zh) | 2013-02-16 |
| CN102931962A (zh) | 2013-02-13 |
| US20130038304A1 (en) | 2013-02-14 |
| CN102931962B (zh) | 2018-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5612268B2 (ja) | 半導体装置及びｄｃ−ｄｃコンバータ | |
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| US8809903B2 (en) | Semiconductor device and power conversion apparatus using the same | |
| JP4893609B2 (ja) | 半導体装置とその半導体装置を備えている給電装置の駆動方法 | |
| US9960156B2 (en) | Integrated semiconductor device having a level shifter | |
| US8022477B2 (en) | Semiconductor apparatus having lateral type MIS transistor | |
| EP3147950A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005191221A (ja) | 半導体装置 | |
| US8643071B2 (en) | Integrated snubber in a single poly MOSFET | |
| US10262993B2 (en) | Semiconductor devices and a method for forming a semiconductor device | |
| JP2010157688A (ja) | 半導体装置 | |
| US20100078694A1 (en) | Semiconductor component having a drift zone and a drift control zone | |
| US20190371902A1 (en) | Transistors with dual gate conductors, and associated methods | |
| KR20200031028A (ko) | 낮은 Rsp*Qg 곱을 갖는 측면 확산 MOSFET | |
| JP2012124474A (ja) | 横型素子を有する半導体装置 | |
| TWI540720B (zh) | 形成半導體電力切換器件之方法及其結構 | |
| JP4947230B2 (ja) | 半導体装置 | |
| US7423325B2 (en) | Lateral field-effect-controllable semiconductor component for RF applications | |
| JP2002368220A (ja) | 半導体装置及びこれを用いた電源システム | |
| US20170133401A1 (en) | Semiconductor integrated circuit | |
| US8917117B2 (en) | Composite semiconductor device reducing malfunctions of power semiconductor element switching operation | |
| JP4687385B2 (ja) | 電力変換装置 | |
| KR101836258B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20230290869A1 (en) | Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device | |
| US10818750B2 (en) | Semiconductor device and method for controlling same |