TWI537950B - 非揮發記憶體裝置以及用於非揮發記憶體裝置的方法 - Google Patents

非揮發記憶體裝置以及用於非揮發記憶體裝置的方法 Download PDF

Info

Publication number
TWI537950B
TWI537950B TW103134345A TW103134345A TWI537950B TW I537950 B TWI537950 B TW I537950B TW 103134345 A TW103134345 A TW 103134345A TW 103134345 A TW103134345 A TW 103134345A TW I537950 B TWI537950 B TW I537950B
Authority
TW
Taiwan
Prior art keywords
nvm
data
values
data values
array
Prior art date
Application number
TW103134345A
Other languages
English (en)
Other versions
TW201514992A (zh
Inventor
尼爾 塔莎
瓦勒利 特波
展爲 鄭
波爾茲 塔巴克尼克
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201514992A publication Critical patent/TW201514992A/zh
Application granted granted Critical
Publication of TWI537950B publication Critical patent/TWI537950B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)

Description

非揮發記憶體裝置以及用於非揮發記憶體裝置的方法
本發明係有關於一種資料安全，特別是有關於一種方法與系統，用以減輕在記憶體裝置上的側通道攻擊(side-channel attack)。
目前已發展各種技術(例如，側通道攻擊)從電子裝置擷取資訊。這種攻擊一般係由未經過授權的一方來執行，以存取儲存在該裝置中機密資訊。側通道攻擊係利用電子裝置在邏輯元件的轉態期間的消耗能量。這些攻擊係利用非侵入的方式來量測電子信號以及/或由裝置所發出的輻射來擷取資訊，而不需電性接觸傳載資訊的裝置。
目前剛要開始嘗試發展可在電子裝置實施的技術，其可保護機密資訊使其不被側通道攻擊方法來被未授權的存取。這類型的技術已在Shen-Or等人提出的PCT國際公開號WO 2013/035006的參考資料中敘述，其揭露在此做為參考文件。這參考資料敘述了一種資料轉移的方法，其包括擷取一控制信號，以觸發機密數值轉移到一電路的一元件。根據此控制信號，一冗餘數值以及該機密數值接續地崁入至該電路的該元 件中。
由本專利申請案所參考的文件將被視為本申請案的不可缺的一部分，除了在某種程度上這些參考文件中所定義的任何條件與本說明書中明確或暗示的定義相牴觸時，應只考慮本說明書中的定義。
本發明提供一種非揮發記憶體(non-volatile memory，NVM)裝置。NVM裝置包括NVM陣列以及控制邏輯。NVM陣列用來儲存資料。控制邏輯接收儲存於NVM裝置的複數資料數值，且將接收到的該些資料數值中至少一些資料數值寫入至NVM陣列，且同時地寫入至少一些資料數值的複數互補數值。
在一些實施例中，控制邏輯包括一反向器，其用來產生至少一些資料數值的該些互補數值。在另一些實施例中，反向器將至少一些資料數值的該些互補數值輸出至電流槽。而在另一實施例中，反向器將至少一些資料數值的該些互補數值輸出至仿真NVM記憶胞。
在一實施例中，控制器將該些資料數值寫入至NVM陣列的一第一區段，且控制邏輯將至少一些資料數值的該些互補數值寫入至NVM陣列的第二區段。第二區段不同於第一區段。
在另一實施例中，第一區段以及第二區段具有相等的容量。在又一實施例中，控制邏輯包括邏輯閘，其用來對儲存在第一區段中的特定資料數值與儲存在第二區段中的一 互補數值執行比較操作。
在一些實施例中，當比較操作回報正數值時，邏輯閘傳送指示該特定資料數值為有效的輸出信號。在另一些實施例中，當比較操作回報負數值時，邏輯閘提供警訊。在另一些實施例中，NVM陣列包括主要陣列以及冗餘陣列。主要陣列具有第一儲存容量且儲存該些資料數值。冗餘陣列具有第二儲存容量且儲存至少一些資料數值的該些互補數值。第二儲存容量不同於第一儲存容量。
本發明又提供一種NVM裝置。此NVM裝置包括NVM陣列以及控制邏輯。NVM陣列用來儲存資料。控制邏輯接收儲存於NVM裝置的複數資料數值，且將接收到的該些資料數值中至少一些資料數值或是至少一些資料數值的複數互補數值寫入至NVM陣列。
本發明另提供一種用於NVM裝置的方法。此NVM裝置包括NVM陣列。此方法包括以下步驟：在NVM記憶體裝置中，接收儲存於NVM陣列的複數資料數值；將接收到的該些資料數值中至少一些資料數值寫入至NVM陣列；以及同時地寫入至少一些資料數值的複數互補數值。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
20‧‧‧主機
22‧‧‧非揮發記憶體(NVM)裝置
24‧‧‧電源供應單元(PSU)
25‧‧‧電源線
26‧‧‧控制邏輯
28‧‧‧非揮發記憶體(NVM)陣列
30‧‧‧信號
31‧‧‧側通道攻擊分析器
32‧‧‧原始資料
34‧‧‧1ST區段
36‧‧‧資料數值
38‧‧‧反向器
40‧‧‧2ND區段
42‧‧‧互補資料
44‧‧‧互斥或閘(XOR)
46‧‧‧資料
48‧‧‧主要陣列
50‧‧‧冗餘陣列
52‧‧‧主要陣列
54‧‧‧電流槽
56‧‧‧仿真NVM記憶胞
58‧‧‧選擇器
第1圖表示根據本發明一實施例，能抵抗側通道攻擊的非 揮發記憶體(non-volatile memory，NVM)裝置的架構。
第2~6圖表示根據本發明實施例，在NVM裝置中對抗側通道攻擊的保護架構示意圖。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
一般而言，電子裝置消耗功率是在操作期間中，主要是在非揮發記憶體(non-volatile memory，NVM)裝置內邏輯元件的轉態期間中(舉例來說，在記憶體編程由”0”變”1”(例如抹除)或由”1”變”0”(例如寫入)的期間中)。此功率消耗是側通道漏電流信號的來源，這可能會被未經授權的一方透過稱為側通道攻擊的程序來使用，以存取儲存在該裝置的機密資訊。
基於這個原理，攻擊者可在一電路元件在一已知狀態(例如所有的位元=0，或者由還原工程所決定的一預設值)與一未知狀態(在此未知狀態下該元件保持一機密數值)之間轉變時，量測功率消耗或發出的輻射。舉例來說，這些攻擊可藉由採取軟體的控制、執行硬體重置、或是電源雜訊攻擊(power glitches)的應用來實現。在這樣的運作下，因為記憶體元件的機密數值不同於保持的已知數值的對應位元，因五側通道漏電流信號通常是發出自所有轉態的記憶體元件(例如位元)，而位元中機密數值沒有改變者，則沒有發出信號。因此，感測這些信號讓攻擊者能藉由與已知數值的比較來推斷出機密數值。
此處所敘述的本發明的實施例提供了新的方法與 電路，其能來減少NVM裝置(例如快閃記憶體)對於側通道攻擊的易受攻擊性。
在本領域已知的快閃記憶體裝置中，當抹除時記憶胞(位元)被設定為邏輯”1”。寫入時一快閃記憶胞則將其數值改變為”0”。因此，當將一二進位字元寫入至一快閃記憶胞陣列時，只有為”0”的位元實際被寫入。寫入”0”因此引發電流，而寫入”1”(位元沒有改變)則不會引發電流。由於引發的供應電流將會隨著被寫入的”0”位元的數量而改變，寫入操作在側通道分析方面因此有漏洞。攻擊者可以量測此電流，且使用其來辨認寫入至此記憶體的機密數字。
為了阻止這種類型的攻擊，本發明所揭露的實施例藉由移動寫入電流的位準來打亂寫入至記憶體的數值。換句話說，這些實施例是修改NVM裝置的功能，使得在不論是寫入”0”或”1”的情況下，每一位元引起幾乎相同的電流。寫入”0”的操作將修改在記憶體中的目標位元，而寫入”1”的操作則造成一互補位元寫入至一輔助記憶位置或者是造成一互補位元藉由為了此目的提供的電流路徑而補入。因此，寫入數值”b’00000000”以及”b’11111111”或是其他二進位字元將會引起幾乎一樣的電流。
在另一實施例中，對於每一為了儲存而接收到的資料數值而言，記憶體裝置的控制邏輯可用來寫入資料數值本身或者其互補，而不是寫入每一資料兩次(包括每一位元以及其互補)。至於是寫入原來數值或是其互補數值，可隨機決定，或者是根據偽隨機型樣(pseudo-random pattern)來決定。在此實 施例中，每一位元組或者每一字元加入1-2個控制位元，以指示其儲存位置是維持原來或是互補的資料數值(兩個位元-“01”與”10”-可用來擾亂將決定互補資料是”1”或”0”的統計分析)。本實施例可以降低成本，卻可能提供比先前實施例還要良好的保護。
系統說明： 第1圖係表示根據本發明一實施例，能抵抗側通道攻擊的非揮發記憶體(NVM)裝置22的架構。
NVM裝置22包括一或多個快閃記憶體28，在此也稱為NVM陣列28，其用來將資料儲存在其記憶胞。NVM裝置22也包括控制邏輯26，其接收來自主機20且將被儲存的資料編程至NVM陣列28。此外，控制邏輯26也根據主機20所傳送的指令來讀取或抹除來自NVM陣列28的已儲存資料。在寫入與抹除操作期間，記憶胞在寫入時將其數值由”1”改變為”0”，且在抹除後將其數值由”0”改變為”1”。
NVM裝置22透過連接至電源供應單元(power supply unit，PSU)24與NVM裝置22的電源線25接收來自PSU 24的電源。一般而言，NVM陣列28消耗功率，且因此主要在邏輯元件的轉態期間(即是，其數值由”0”轉變為”1”或由”1”轉變為”0”)中，可能發射信號30，例如輻射。這種功率消耗是側通道信號的來源。
第1圖中的側通道攻擊使用側通道攻擊分析器31量測與分析功率以及/或來自電源線25(或來自與電源線25連接的一或多個元件)的發射信號30。
控制邏輯26通常包括一般用途處理器，其以軟體來編程以完成此處所述的功能。此軟體可能是透過網路以電子型態下載至此處理器，或者，舉例來說，此軟體可能是由非暫態具體介質(例如磁性、光學、或電子記憶體)所提供以及/或儲存。
第2圖係表示根據本發明一實施例，在NVM裝置22中對抗側通道攻擊的保護架構示意圖。在一實施例中，控制邏輯26接收將被寫入至NVM陣列28的資料數值。控制邏輯26將原始資料32寫入至NVM陣列28的一區域，該區域包括給定的儲存容量，以1ST區段34來表示。控制邏輯26也透過反向器38同時地傳送資料32的一組互補資料。此互補資料係寫入至NVM陣列28的一輔助區域，該區域包括給定的儲存容量，以2ND區段40來表示，其包括的儲存容量相似於或不同於1ST區段34中給定的儲存容量。在此實施例中，每一位元同時地寫入兩次-一次是以其原始型態寫入至1ST區段34，而另一次是以互補型態寫入至2ND區段40。因此，不論在資料數值中的”1”與”0”的數量有多少，由NVM裝置22所引起的電流實質上沒有變化。因此，回來參閱第1圖，由箭頭30所標示的信號實質上相同，如此一來擊退了任何的側通道攻擊。
在另一實施例中，在讀出時間，可藉由使用互斥或(XOR)閘44來比較儲存在2ND區段40的互補資料42以及儲存在1ST區段34的資料數值36，以檢查資料的有效性。XOR閘44接收兩個輸入位元(一個位元來自資料36，另一個位元來自資料42)且輸出單一邏輯數值”1”或”0”。假使此兩輸入位元相同， 則XOR閘44回報一負數值(例如”0”)，這表示資料無效且發佈警訊給NVM裝置22。相反地，假使此兩輸入位元具有不同的數值(一個位元具有數值”0”，而另一個位元具有數值”1”)，接著XOR閘44回報一正數值(例如”1”)，且傳送確認此資料為有效的輸出信號。
此比較操作對於每一對位元執行一次，一個位元來自資料36，而另一個位元來自資料42。舉例來說，假使資料36的一特定位元設定為邏輯”1”(抹除)，由於反向器38的操作，與其成對的位元則應設定為邏輯”1”(寫入)。在此情況下，監控互補資料的XOR閘44則在資料46上輸出數值”1”，這表示資料為有效的。在資料36與資料42設定為具有相同數值(例如”0”)時，XOR閘44則輸出數值”0”，這表示資料不是有效的。
在又一實施例中，資料可隨機地從”1ST區段”或”2ND區段40”讀出，以阻礙NVM陣列28的其他類型的控制。
在另一實施例中，可實施第2圖的寫入架構以便阻礙可辨別NVM陣列的未使用區域的進一步分析。舉例來說，雖然在第2圖中NVM陣列28的特定的固定區域係分配來寫入資料數值以及其互補數值，但是用來寫入互補資料的位置可二者擇一地分佈在陣列的不同部分，而不是在指定位置，例如2ND區段40，且在NVM裝置2操作期間可改變用來寫入互補資料的位置。
第3圖係表示根據本發明另一實施例，在NVM裝置22中對抗側通道攻擊的保護架構示意圖。在第3圖的架構中，NVM陣列被劃分成主要陣列48以及冗餘陣列50。除了控制邏輯 26將資料的互補數值寫入至冗餘陣列50而不是實際上使用來儲存與(可能)放置的陣列以外，第3圖所實施的架構相同於第2圖的架構。
在一實施例中，控制邏輯26將原始資料32寫入至主要陣列48，且同時地，資料32通過反向器38，其將資料32的每一位元反向成為其互補位元，且將互補資料寫入至冗餘陣列50。與第2圖所示的實施例比較起來，此架構對於NVM陣列28實際所使用以及消耗的記憶區域更為節省面積。
第4圖係表示根據本發明又一實施例，在NVM裝置22中對抗側通道攻擊的保護架構示意圖。在一實施例中，控制邏輯26擾亂資料32以防止可能的側通道攻擊，相對於習知裝置而言完全不需使用任何額外的記憶體。在此實施例中，原始資料32的每一位元寫入至主要陣列52，而反向器38產生一系列的互補資料，其驅動電流槽54，例如電子電阻器。此技術省去了記憶體容量以及編程管理，但是需要一個電流槽裝置。
第5圖係表示根據本發明一實施例，在NVM裝置22中對抗側通道攻擊的保護架構示意圖。在一些實施例中，控制邏輯26同時地將原始資料32寫入至主要陣列32以及反向器38，而反向器38將資料32的每一位元反向後產生第2~4圖中所敘述的互補資料組。在此實施例中，互補資料寫入至一仿真NVM記憶胞56，此仿真記憶胞56是可模仿主要陣列52的行為與電流消耗的一電路元件(此電路元件在此技術領域中為已知)。
第6圖係表示根據本發明另一實施例，在NVM裝置22中對抗側通道攻擊的保護架構示意圖。
在此實施例中，NVM裝置22包括選擇器58。此選擇器58可以是控制邏輯26的一部分，或者是介於控制邏輯26與主要陣列52之間的獨立實體。選擇器58接收成對的資料組：原始資料組以及互補資料組。對於每一對而言，控制邏輯26命令選擇器58應選擇哪一成對以傳送至主要陣列52。
舉例來說，對於包括6對位元組的特定資料組而言，以下的位元組被選擇器58所選擇並傳送至主要陣列52：第一位元組(例如32位元)來自原始資料組，居後的三個位元組來自互補資料組，以及第五與六位元組來自原始資料組。在此實施例中，側通道攻擊分析器31接收信號30，但是由於特定資料組中部份位元組是原始的而其他是反向的，使得側通道攻擊分析器31無法推斷出機密數值。
是否寫入原始數值或互補數值的決定可隨機決定，或者是根據偽隨機型樣來決定。在此實施例中，每一位元組或者每一字元加入1-2個控制位元，以指示其儲存位置是維持原來或是互補的資料數值(兩個位元-“01”與”10”-可用來擾亂將決定互補資料是”1”或”0”的統計分析)。本實施例可以降低成本，卻可能提供比先前實施例還要良好的保護。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧主機
22‧‧‧非揮發記憶體(NVM)裝置
24‧‧‧電源供應單元(PSU)
25‧‧‧電源線
26‧‧‧控制邏輯
28‧‧‧非揮發記憶體(NVM)陣列
30‧‧‧信號
31‧‧‧側通道攻擊分析器

Claims (18)

  1. 一種非揮發記憶體(non-volatile memory，NVM)裝置，包括：一NVM陣列，儲存資料；以及控制邏輯，接收儲存於該NVM裝置的複數資料數值，且將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列，且同時地將該至少一些資料數值的複數互補數值寫入至一電流槽。
  2. 如申請專利範圍第1項所述之非揮發記憶體裝置，其中，該控制邏輯包括一反向器，產生該至少一些資料數值的該等互補數值。
  3. 一種非揮發記憶體(non-volatile memory，NVM)裝置，包括：一NVM陣列，儲存資料；以及控制邏輯，接收儲存於該NVM裝置的複數資料數值，且將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列，且同時地將該至少一些資料數值的複數互補數值寫入至一仿真NVM記憶胞。
  4. 如申請專利範圍第3項所述之非揮發記憶體裝置，其中，該控制邏輯包括一反向器，產生該至少一些資料數值的該等互補數值。
  5. 一種非揮發記憶體(non-volatile memory，NVM)裝置，包括：一NVM陣列，儲存資料；以及控制邏輯，接收儲存於該NVM裝置的複數資料數值，且將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列，且同時地寫入該至少一些資料數值的複數互補數值； 其中，該控制器將該等資料數值寫入至該NVM陣列的一第一區段，且該控制邏輯將該至少一些資料數值的該等互補數值寫入至該NVM陣列的一第二區段，且該第二區段不同於該第一區段；其中，該控制邏輯包括一邏輯閘，對儲存在該第一區段中的一特定資料數值與儲存在該第二區段中的一互補數值執行一比較操作。
  6. 如申請專利範圍第5項所述之非揮發記憶體裝置，其中，該第一區段以及該第二區段具有相等的容量。
  7. 如申請專利範圍第5項所述之非揮發記憶體裝置，其中，該邏輯閘傳送一輸出信號，且當該比較操作回報一正數值時，該輸出信號指示該特定資料數值為有效的。
  8. 如申請專利範圍第5項所述之非揮發記憶體裝置，其中，當該比較操作回報一負數值時，該邏輯閘提供一警訊。
  9. 一種非揮發記憶體(non-volatile memory，NVM)裝置，包括：一NVM陣列，儲存資料；以及控制邏輯，接收儲存於該NVM裝置的複數資料數值，且將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列，且同時地寫入該至少一些資料數值的複數互補數值；其中，該NVM陣列包括：一主要陣列，具有一第一儲存容量且儲存該等資料數值；以及一冗餘陣列，具有一第二儲存容量且儲存該至少一些資料數值的該等互補數值； 其中，該第二儲存容量不同於該第一儲存容量。
  10. 一種用於非揮發記憶體(NVM)裝置的方法，包括：在其包括用來儲存資料的一NVM陣列的該NVM記憶體裝置中，接收儲存於該NVM陣列的複數資料數值；將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列；以及同時地將該至少一些資料數值的複數互補數值寫入至一電流槽。
  11. 如申請專利範圍第10項所述之用於NVM裝置的方法，更包括：使用一反向器來產生該至少一些資料數值的該等互補數值。
  12. 一種用於非揮發記憶體(NVM)裝置的方法，包括：在其包括用來儲存資料的一NVM陣列的該NVM記憶體裝置中，接收儲存於該NVM陣列的複數資料數值；將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列；以及同時地將該至少一些資料數值的複數互補數值寫入至一仿真NVM記憶胞。
  13. 如申請專利範圍第12項所述之用於NVM裝置的方法，更包括：使用一反向器來產生該至少一些資料數值的該等互補數值。
  14. 一種用於非揮發記憶體(NVM)裝置的方法，包括： 在其包括用來儲存資料的一NVM陣列的該NVM記憶體裝置中，接收儲存於該NVM陣列的複數資料數值；將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列；以及同時地寫入該至少一些資料數值的複數互補數值；其中，寫入該至少一些資料數值的步驟包括：該等資料數值寫入至該NVM陣列的一第一區段；以及其中，寫入該至少一些資料數值的該等互補數值的步驟包括：該控制邏輯將該至少一些資料數值的該等互補數值寫入至該NVM陣列的一第二區段，其中，該第二區段不同於該第一區段；其中，用於NVM裝置的方法，更包括：對儲存在該第一區段中的一特定資料數值與儲存在該第二區段中的一互補數值執行一比較操作。
  15. 如申請專利範圍第14項所述之用於NVM裝置的方法，其中，該第一區段以及該第二區段具有相等的容量。
  16. 如申請專利範圍第14項所述之用於NVM裝置的方法，其中，執行該比較操作的步驟包括：當該比較操作回報一正數值時，傳送指示該特定資料數值為有效的一輸出信號。
  17. 如申請專利範圍第14項所述之用於NVM裝置的方法，其中，執行該比較操作的步驟包括：當該比較操作回報一負數值時，提供一警訊。
  18. 一種用於非揮發記憶體(NVM)裝置的方法，包括：在其包括用來儲存資料的一NVM陣列的該NVM記憶體裝置中，接收儲存於該NVM陣列的複數資料數值；將接收到的該等資料數值中至少一些資料數值寫入至該NVM陣列；以及同時地寫入該至少一些資料數值的複數互補數值；其中，該NVM陣列包括：一主要陣列，具有一第一儲存容量且儲存該等資料數值；以及一冗餘陣列，具有一第二儲存容量且儲存該至少一些資料數值的該等互補數值；其中，該第二儲存容量不同於該第一儲存容量。
TW103134345A 2013-10-11 2014-10-02 非揮發記憶體裝置以及用於非揮發記憶體裝置的方法 TWI537950B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361889539P 2013-10-11 2013-10-11

Publications (2)

Publication Number Publication Date
TW201514992A TW201514992A (zh) 2015-04-16
TWI537950B true TWI537950B (zh) 2016-06-11

Family

ID=52809530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134345A TWI537950B (zh) 2013-10-11 2014-10-02 非揮發記憶體裝置以及用於非揮發記憶體裝置的方法

Country Status (3)

Country Link
US (1) US9343162B2 (zh)
CN (1) CN104810052B (zh)
TW (1) TWI537950B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL234956A (en) 2014-10-02 2017-10-31 Kaluzhny Uri Data bus protection with enhanced key entropy
US10019571B2 (en) 2016-03-13 2018-07-10 Winbond Electronics Corporation Protection from side-channel attacks by varying clock delays
US10200192B2 (en) 2017-04-19 2019-02-05 Seagate Technology Llc Secure execution environment clock frequency hopping
US10459477B2 (en) 2017-04-19 2019-10-29 Seagate Technology Llc Computing system with power variation attack countermeasures
US10270586B2 (en) 2017-04-25 2019-04-23 Seagate Technology Llc Random time generated interrupts in a cryptographic hardware pipeline circuit
US10511433B2 (en) 2017-05-03 2019-12-17 Seagate Technology Llc Timing attack protection in a cryptographic processing system
US10771236B2 (en) 2017-05-03 2020-09-08 Seagate Technology Llc Defending against a side-channel information attack in a data storage device
US10318438B1 (en) * 2017-12-07 2019-06-11 Nuvoton Technology Corporation Secure memory access using memory read restriction
EP3745403A4 (en) * 2018-01-23 2021-01-13 Panasonic Semiconductor Solutions Co., Ltd. NON-VOLATILE MEMORY AND METHOD OF WRITING IT TO IT
US11308239B2 (en) 2018-03-30 2022-04-19 Seagate Technology Llc Jitter attack protection circuit
JP6832375B2 (ja) * 2019-02-25 2021-02-24 ウィンボンド エレクトロニクス コーポレーション 半導体集積回路をリバースエンジニアリングから保護する方法
US11328752B2 (en) * 2020-05-20 2022-05-10 Silicon Storage Technology, Inc. Self-timed sensing architecture for a non-volatile memory system

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521853A (en) 1982-06-30 1985-06-04 Texas Instruments Incorporated Secure microprocessor/microcomputer with secured memory
US5208778A (en) * 1988-11-16 1993-05-04 Mitsubishi Denki Kabushiki Kaisha Dynamic-type semiconductor memory device operable in test mode and method of testing functions thereof
US5671283A (en) 1995-06-08 1997-09-23 Wave Systems Corp. Secure communication system with cross linked cryptographic codes
US7373506B2 (en) 2000-01-21 2008-05-13 Sony Corporation Data authentication system
KR100385228B1 (ko) * 2001-04-18 2003-05-27 삼성전자주식회사 불휘발성 메모리를 프로그램하는 방법 및 장치
US6976136B2 (en) 2001-05-07 2005-12-13 National Semiconductor Corporation Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller
US6760918B2 (en) 2001-06-29 2004-07-06 Scientific-Atlanta, Inc. Method and apparatus for recordable media content distribution
US7490250B2 (en) 2001-10-26 2009-02-10 Lenovo (Singapore) Pte Ltd. Method and system for detecting a tamper event in a trusted computing environment
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7137004B2 (en) 2001-11-16 2006-11-14 Microsoft Corporation Manifest-based trusted agent management in a trusted operating system environment
US6768943B2 (en) 2002-04-18 2004-07-27 Aviation Communication & Surveillance Systems, Llc System and method using environment memory having signatures
JP2004079138A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
US7248696B2 (en) 2002-09-12 2007-07-24 International Business Machines Corporation Dynamic system bus encryption using improved differential transitional encoding
JP4560408B2 (ja) * 2002-10-02 2010-10-13 パナソニック株式会社 不揮発性記憶装置の制御方法
US7194626B2 (en) 2002-11-21 2007-03-20 International Business Machines Corporation Hardware-based secure code authentication
US8140824B2 (en) 2002-11-21 2012-03-20 International Business Machines Corporation Secure code authentication
US7269747B2 (en) 2003-04-10 2007-09-11 Lenovo (Singapore) Pte. Ltd. Physical presence determination in a trusted platform
JP4278438B2 (ja) * 2003-05-27 2009-06-17 三洋電機株式会社 不揮発性半導体記憶装置及びその制御方法
US6965521B2 (en) 2003-07-31 2005-11-15 Bae Systems, Information And Electronics Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells
US7533262B2 (en) 2003-08-01 2009-05-12 Microsoft Corporation Media data protection
US7421076B2 (en) 2003-09-17 2008-09-02 Analog Devices, Inc. Advanced encryption standard (AES) engine with real time S-box generation
US20050114687A1 (en) 2003-11-21 2005-05-26 Zimmer Vincent J. Methods and apparatus to provide protection for firmware resources
EP1615370B1 (en) 2004-07-05 2011-08-31 ABB Research Ltd. Authentication of short messages
WO2006014554A2 (en) 2004-07-07 2006-02-09 University Of Maryland Method and system for monitoring system memory integrity
US7484099B2 (en) 2004-07-29 2009-01-27 International Business Machines Corporation Method, apparatus, and product for asserting physical presence with a trusted platform module in a hypervisor environment
US20060026418A1 (en) 2004-07-29 2006-02-02 International Business Machines Corporation Method, apparatus, and product for providing a multi-tiered trust architecture
US20060107054A1 (en) 2004-11-16 2006-05-18 Young David W Method, apparatus and system to authenticate chipset patches with cryptographic signatures
JP4537908B2 (ja) 2005-03-29 2010-09-08 株式会社東芝 プロセッサ、メモリ、コンピュータシステムおよびシステムｌｓｉ
FR2885709A1 (fr) 2005-05-10 2006-11-17 St Microelectronics Sa Controle d'integrite d'une memoire externe a un processeur
US8041032B2 (en) 2005-08-19 2011-10-18 Cardiac Pacemakers, Inc. Symmetric key encryption system with synchronously updating expanded key
US8452981B1 (en) 2006-03-01 2013-05-28 Nvidia Corporation Method for author verification and software authorization
US8997255B2 (en) 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US20080155273A1 (en) 2006-12-21 2008-06-26 Texas Instruments, Inc. Automatic Bus Encryption And Decryption
US7882365B2 (en) 2006-12-22 2011-02-01 Spansion Llc Systems and methods for distinguishing between actual data and erased/blank memory with regard to encrypted data
US7836269B2 (en) 2006-12-29 2010-11-16 Spansion Llc Systems and methods for access violation management of secured memory
US8781111B2 (en) 2007-07-05 2014-07-15 Broadcom Corporation System and methods for side-channel attack prevention
US7739565B1 (en) 2007-07-19 2010-06-15 Xilinx, Inc. Detecting corruption of configuration data of a programmable logic device
KR101321472B1 (ko) * 2007-07-23 2013-10-25 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
US8578179B2 (en) 2007-10-19 2013-11-05 Samsung Electronics Co., Ltd Safe command execution and error recovery for storage devices
US8549246B2 (en) 2008-04-30 2013-10-01 Micron Technology, Inc. SPI NAND protected mode entry methodology
US7826271B2 (en) * 2008-06-12 2010-11-02 Sandisk Corporation Nonvolatile memory with index programming and reduced verify
JP4620146B2 (ja) 2008-07-18 2011-01-26 株式会社東芝 情報処理装置及び認証方法
EP2166696B1 (fr) 2008-08-27 2016-10-05 STMicroelectronics (Rousset) SAS Protection de l'intégrité de données chiffrées en utilisant un état intermédiare de chiffrement pour générer une signature
US20100098247A1 (en) 2008-10-20 2010-04-22 Nokia Corporation Method, Apparatus And Computer Program Product For Generating An Encryption Key And An Authentication Code Key Utilizing A Generic Key Counter
US9117094B2 (en) 2008-10-29 2015-08-25 Microsoft Technology Licensing, Llc Data location obfuscation
US7881094B2 (en) * 2008-11-12 2011-02-01 Seagate Technology Llc Voltage reference generation for resistive sense memory cells
TWI393143B (zh) 2008-12-05 2013-04-11 Phison Electronics Corp 快閃記憶體儲存系統及其控制器與防資料竄改方法
US8649509B2 (en) 2008-12-18 2014-02-11 At&T Intellectual Property I, L.P. Systems and computer program products for generating and verifying randomized hash values
US8429513B2 (en) 2009-07-02 2013-04-23 Stmicroelectronics (Research & Development) Limited Loading secure code into a memory
US8756439B1 (en) 2009-08-28 2014-06-17 Physical Optics Corporation Encryption key management for secured access
US8225182B2 (en) 2009-10-04 2012-07-17 Mellanox Technologies Ltd. Processing of block and transaction signatures
US8693683B2 (en) 2009-11-25 2014-04-08 Aclara Technologies Llc Cryptographically secure authentication device, system and method
TWI436372B (zh) 2010-01-28 2014-05-01 Phison Electronics Corp 快閃記憶體儲存系統及其控制器與防資料竄改方法
EP2388730A1 (en) 2010-05-17 2011-11-23 Nagravision S.A. Method for generating software code
US8427194B2 (en) 2010-05-24 2013-04-23 Alexander Roger Deas Logic system with resistance to side-channel attack by exhibiting a closed clock-data eye diagram
US20110285421A1 (en) 2010-05-24 2011-11-24 Alexander Roger Deas Synchronous logic system secured against side-channel attack
US8904190B2 (en) 2010-10-20 2014-12-02 Advanced Micro Devices, Inc. Method and apparatus including architecture for protecting sensitive code and data
KR101792868B1 (ko) * 2010-11-25 2017-11-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
GB2487901B (en) 2011-02-03 2019-12-04 Advanced Risc Mach Ltd Power signature obfuscation
US8745408B2 (en) 2011-04-08 2014-06-03 Infineon Technologies Ag Instruction encryption/decryption arrangement and method with iterative encryption/decryption key update
US8699712B2 (en) 2011-09-02 2014-04-15 Blackberry Limited Randomization of plain text for GSM SACCH
GB2494731B (en) 2011-09-06 2013-11-20 Nds Ltd Preventing data extraction by sidechannel attack
US8832455B1 (en) 2011-09-21 2014-09-09 Google Inc. Verified boot path retry
US9304944B2 (en) 2012-03-29 2016-04-05 Broadcom Corporation Secure memory access controller
JP5855243B2 (ja) 2012-05-25 2016-02-09 株式会社東芝 メモリデバイスおよびメモリシステム
US8751814B2 (en) 2012-06-14 2014-06-10 Kabushiki Kaisha Toshiba Device
US8650398B2 (en) 2012-06-14 2014-02-11 Kabushiki Kaisha Toshiba Device authentication using restricted memory
US9703945B2 (en) 2012-09-19 2017-07-11 Winbond Electronics Corporation Secured computing system with asynchronous authentication
US20140281564A1 (en) 2013-03-13 2014-09-18 Kabushiki Kaisha Toshiba Method of authenticating access to memory device

Also Published As

Publication number Publication date
US9343162B2 (en) 2016-05-17
TW201514992A (zh) 2015-04-16
US20150103598A1 (en) 2015-04-16
CN104810052A (zh) 2015-07-29
CN104810052B (zh) 2018-07-13

Similar Documents

Publication Publication Date Title
TWI537950B (zh) 非揮發記憶體裝置以及用於非揮發記憶體裝置的方法
US9396137B2 (en) Storage device, protection method, and electronic apparatus
Awad et al. Obfusmem: A low-overhead access obfuscation for trusted memories
KR101863143B1 (ko) 메모리 무결성
US9094190B2 (en) Method of managing key for secure storage of data and apparatus therefor
US9037895B2 (en) System and methods for silencing hardware backdoors
US7788506B2 (en) Method and device for protecting a memory against attacks by error injection
US8996933B2 (en) Memory management method, controller, and storage system
KR102628010B1 (ko) 가상 암호화 연산을 수행하는 암호화 회로
KR20210107148A (ko) 암호화 컴포넌트를 갖는 메모리 디바이스
KR20210132723A (ko) 메모리에서의 데이터 증명
JP6518798B2 (ja) 安全な集積回路状態を管理する装置およびその方法
Ahn et al. Forensics and anti-forensics of a NAND flash memory: From a copy-back program perspective
US11228443B2 (en) Using memory as a block in a block chain
EP3948522A1 (en) Over-the-air update validation
US20050041803A1 (en) On-device random number generator
US20220393859A1 (en) Secure Data Storage with a Dynamically Generated Key
CN103336919A (zh) 实现仪表加密验证控制功能的系统和方法
TWI834551B (zh) 記憶體裝置以及用於非揮發性記憶體的安全程式化的方法
US20220207193A1 (en) Security management of ferroelectric memory device
US20220138114A1 (en) Using memory as a block in a block chain
CN109150534A (zh) 终端设备及数据处理方法
Dejesus Cache Locking and Encryption for Embedded Systems Security
KR20230144611A (ko) 보안 암호화 코프로세서
CN118355629A (zh) 使用面向域的掩蔽的高效且安全的数据处置