TWI393143B - 快閃記憶體儲存系統及其控制器與防資料竄改方法 - Google Patents

快閃記憶體儲存系統及其控制器與防資料竄改方法 Download PDF

Info

Publication number
TWI393143B
TWI393143B TW097147393A TW97147393A TWI393143B TW I393143 B TWI393143 B TW I393143B TW 097147393 A TW097147393 A TW 097147393A TW 97147393 A TW97147393 A TW 97147393A TW I393143 B TWI393143 B TW I393143B
Authority
TW
Taiwan
Prior art keywords
data
flash memory
feature value
message digest
controller
Prior art date
Application number
TW097147393A
Other languages
English (en)
Other versions
TW201023199A (en
Inventor
Ching Wen Chang
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW097147393A priority Critical patent/TWI393143B/zh
Priority to US12/371,820 priority patent/US8769309B2/en
Publication of TW201023199A publication Critical patent/TW201023199A/zh
Application granted granted Critical
Publication of TWI393143B publication Critical patent/TWI393143B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3234—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving additional secure or trusted devices, e.g. TPM, smartcard, USB or software token
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3239—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving non-keyed hash functions, e.g. modification detection codes [MDCs], MD5, SHA or RIPEMD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/56—Financial cryptography, e.g. electronic payment or e-cash

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Description

快閃記憶體儲存系統及其控制器與防資料竄改方法
本發明是有關於一種快閃記憶體儲存系統，且特別是有關於一種具有能夠防止快閃記憶體中之資料被非法竄改的快閃記憶體儲存系統及其快閃記憶體控制器與防資料竄改方法。
隨著使用者逐漸接受使用電子錢包及預付儲值，使得智慧卡的使用日益普及。智慧卡(Smart Card)是具有例如微處理器、卡操作系統、安全模組及記憶體之組件的積體電路晶片(IC晶片)，以允許持有者執行預定操作。智慧卡提供計算、加密、雙向通信及安全功能，使得這張卡片除了儲存資料的功能外還能達到對其所儲存的資料加以保護的功能。使用全球行動通信系統(GSM)機制之蜂巢式電話中所使用的用戶識別模組(Subscriber Identification Module,SIM)卡為智慧卡的其中一個應用範例。一般來說，智慧卡本身受限於其積體電路的規範，因此儲存容量有限。
記憶卡是一種數據儲存設備，其一般是以NAND快閃記憶體作為儲存媒體。NAND快閃記憶體具有可寫入、可抹除、以及斷電後仍可保存數據的優點，此外，隨著製造技術的改良，NAND快閃記憶體具有體積小、存取速度快、與耗電量低等優點。因此，近年來此領域技術人員積極研究智慧卡與大容量之記憶卡結合的可能性，以擴增智慧卡的儲存容量。
然而，在結合智慧卡與記憶卡的例子中，安全資料是儲存在與智慧卡獨立的記憶卡中，也就是安全資料並非儲存在原設計之積體電路晶片中，因此如何確保記憶卡上資料的安全性是此應用能否成功的關鍵。例如，當使用者在以記憶卡為儲存媒體的智慧卡(例如，商店的預付儲值卡)中儲值1000元並於使用此智慧卡進行消費時，由於記憶卡為獨立的電路，因此使用者可在確認智慧卡中記憶卡的位置後於消費前將記憶卡內的資料進行硬拷貝(hard copy)，之後在消費完成後再將硬拷貝的資料回存於記憶卡中，由此回復(refresh)消費前的儲值。因此，保護快閃記憶體內部資料的安全是此領域技術人員相當重視的課題。
本發明提供一種快閃記憶體儲存系統，其能夠有效地確保所儲存資料的可靠性。
本發明提供一種快閃記憶體控制器，其能夠有效地確保在一快閃記憶體晶片中所儲存資料的可靠性。
本發明提供一種防資料竄改方法，其能夠有效地確保在一快閃記憶體晶片中所儲存資料的可靠性。
本發明提出一種快閃記憶體儲存系統，其包括控制器與快閃記憶體晶片。快閃記憶體晶片儲存至少一安全資料與至少一訊息摘要。控制器電性連接至快閃記憶體晶片並且具有至少一非揮發性記憶體，非揮發性記憶體儲存至少一資料標誌，其中控制器會產生對應安全資料的至少一特徵值，並且上述訊息摘要是依據資料標誌與特徵值使用一單向雜湊函數(One-Way Hash Function)來產生。此外，當安全資料被更新時，則控制器會改變資料標誌與特徵值並且依據所改變的資料標誌與特徵值使用單向雜湊函數來改變訊息摘要，並且當控制器從快閃記憶體晶片中處理安全資料時，則控制器讀取資料標誌、特徵值與訊息摘要，依據所讀取的資料標誌與特徵值來產生至少一比對訊息摘要並且判斷所讀取的訊息摘要與所產生的比對訊息摘要是否相同，其中當所讀取的訊息摘要與所產生的比對訊息摘要不相同時，則控制器會輸出警示訊息。
在本發明之一範例實施例中，上述之安全資料的資料量大於一第一門檻值或小於一第二門檻值。
在本發明之一範例實施例中，上述之特徵值是儲存在快閃記憶體晶片的至少一區塊中或上述控制器中。
在本發明之一範例實施例中，上述之控制器是依據上述特徵值的一部分或全部以及上述資料標誌來產生訊息摘要。
在本發明之一範例實施例中，其中當上述控制器更新安全資料時，則控制器會改變特徵值的一部分或全部。
在本發明之一範例實施例中，當上述之控制器更新安全資料時，則控制器會隨機地產生多個亂數值作為資料標誌與特徵值。
在本發明之一範例實施例中，上述之特徵值為安全資料的一部份或全部。
在本發明之一範例實施例中，上述之單向雜湊函數包括MD5、RIPEMD-160 SHA1、SHA-256、SHA-386或SHA-512。
在本發明之一範例實施例中，上述之每一非揮發性記憶體為一可覆寫式非揮發性記憶體。
本發明提出一種控制器，適用於保護儲存在一快閃記憶體晶片中的至少一安全資料，此控制器包括微處理器單元、非揮發性記憶體、資料標誌處理單元、特徵值處理單元、訊息摘要處理單元與快閃記憶體介面模組，其中非揮發性記憶體是電性連接至微處理器單元；資料標誌處理單元是電性連接至微處理器單元並且用以在非揮發性記憶體中儲存對應安全資料的至少一資料標誌；特徵值處理單元是電性連接至微處理器單元並且用以產生對應安全資料的至少一特徵值；訊息摘要處理單元是電性連接至微處理器單元並且用以在快閃記憶體晶片中儲存對應安全資料的至少一訊息摘要，其中訊息摘要是依據資料標誌與特徵值使用單向雜湊函數(One-Way Hash Function)來產生；以及快閃記憶體介面模組是電性連接至微處理器單元。
在本發明之一範例實施例中，上述之安全資料的資料量大於一第一門檻值或小於一第二門檻值。
在本發明之一範例實施例中，當上述微處理器單元更新安全資料時，則上述資料標誌處理單元會改變上述資料標誌，上述特徵值處理單元會改變上述特徵值並且上述訊息摘要處理單元會依據所改變的資料標誌與特徵值使用上述單向雜湊函數來改變上述訊息摘要，並且當上述微處理器單元從快閃記憶體晶片中處理安全資料時，則上述微處理器單元會讀取上述資料標誌、上述特徵值與上述訊息摘要，上述訊息摘要處理單元會使用上述單向雜湊函數依據所讀取的資料標誌與特徵值來產生至少一比對訊息摘要並且上述微處理器單元會判斷所讀取的訊息摘要與所產生的比對訊息摘要是否相同，其中當所讀取的訊息摘要與所產生的比對訊息摘要不相同時，則上述微處理器單元會輸出一警示訊息。
在本發明之一範例實施例中，上述之上述特徵值處理單元在快閃記憶體晶片的至少一區塊中儲存特徵值。
在本發明之一範例實施例中，上述之特徵值處理單元在上述非揮發性記憶體中儲存特徵值。
在本發明之一範例實施例中，上述之快閃記憶體控制器更包括一其他非揮發性記憶體，其中上述特徵值處理單元在此其他非揮發性記憶體中儲存特徵值。
在本發明之一範例實施例中，上述之訊息摘要處理單元是依據資料標誌與特徵值的一部分或全部來產生訊息摘要。
在本發明之一範例實施例中，當上述微處理器單元更新安全資料時，則特徵值處理單元會改變特徵值的一部分或全部。
在本發明之一範例實施例中，當上述微處理器單元更新安全資料時，則資料標誌處理單元會隨機地產生至少一亂數值作為資料標誌。
在本發明之一範例實施例中，當上述微處理器單元更新安全資料時，則特徵值處理單元會隨機地產生至少一亂數值作為特徵值。
在本發明之一範例實施例中，上述之特徵值為上述安全資料的一部份或全部。
在本發明之一範例實施例中，上述之單向雜湊函數包括MD5、RIPEMD-160 SHA1、SHA-256、SHA-386或SHA-512。
在本發明之一範例實施例中，上述之非揮發性記憶體為一可覆寫式非揮發性記憶體。
本發明提出一種防資料竄改方法，適用於保護儲存在一快閃記憶體儲存系統的一快閃記憶體晶片中的至少一安全資料，此防資料竄改方法包括在快閃記憶體儲存系統的控制器中配置至少一非揮發性記憶體，並且在此非揮發性記憶體中儲存對應安全資料的至少一資料標誌。此防資料竄改方法也包括產生對應安全資料的至少一特徵值與至少一訊息摘要，其中訊息摘要是依據資料標誌與特徵值使用一單向雜湊函數(One-Way Hash Function)來產生。此防資料竄改方法也包括當更新安全資料時，改變資料標誌與特徵值並且依據所改變的資料標誌與特徵值使用單向雜湊函數來改變訊息摘要。此防資料竄改方法也包括當從快閃記憶體晶片中處理安全資料時，讀取資料標誌、特徵值與訊息摘要，使用單向雜湊函數依據所讀取的資料標誌與特徵值來產生至少一比對訊息摘要並且判斷所讀取的訊息摘要與所產生的比對訊息摘要是否相同，以及當所讀取的訊息摘要與所產生的比對訊息摘要不相同時，則輸出警示訊息。
在本發明之一範例實施例中，在上述之安全資料的資料量大於一第一門檻值或小於一第二門檻值
在本發明之一範例實施例中，在上述之防資料竄改方法更包括在快閃記憶體晶片的至少一區塊中或上述控制器中儲存上述特徵值。
在本發明之一範例實施例中，其中依據資料標誌與特徵值來產生訊息摘要的步驟包括依據資料標誌與特徵值的一部分或全部來產生訊息摘要。
在本發明之一範例實施例中，其中改變特徵值的步驟包括改變上述特徵值的一部分或全部。
在本發明之一範例實施例中，其中改變資料標誌與特徵徵值的步驟包括隨機地產生多個亂數值作為上述資料標誌與上述特徵值
在本發明之一範例實施例中，上述之特徵值為上述安全資料的一部份或全部。
在本發明之一範例實施例中，上述之單向雜湊函數包括MD5、RIPEMD-160 SHA1、SHA-256、SHA-386或SHA-512。
在本發明之一範例實施例中，上述之非揮發性記憶體為一可覆寫式非揮發性記憶體。
基於上述，本發明是藉由在所配置的非揮發性記憶體中儲存對應安全資料的資料標記以及在快閃記憶晶片中儲存對應安全資料的特徵值，並且在從快閃記憶體晶片中讀取安全資料時依據資料標記與特徵值來驗證安全資料是否已被竄改，由此可確保安全資料的可靠性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉範例實施例，並配合所附圖式作詳細說明如下。
圖1是根據本發明一範例實施例繪示快閃記憶體儲存系統的概要方塊圖。請參照圖1，快閃記憶體儲存系統100包括控制器(亦稱控制器系統)110以及快閃記憶體晶片(flash memory chip)120。
快閃記憶體儲存系統100具有根據本範例實施例所設計的防資料竄改功能，因此，快閃記憶體儲存系統100可用於儲存需保護的安全資料。例如，在本範例實施例中，快閃記憶體儲存系統100是用以與智慧卡(smart card)結合作為用以儲存智慧卡之安全資料的儲存媒體。根據本範例實施例的防資料竄改方法將於之後詳細說明。在本範例實施例中，快閃記憶體儲存系統100為小體積的記憶卡晶片以方便與目前現行智慧卡晶片200進行結合。但必須瞭解的是，在本發明另一範例實施例中快閃記憶體儲存系統100亦可以是隨身碟或固態硬碟(Solid State Drive,SSD)，以提供使用者使用隨身碟或固態硬碟時可保護使用者的機密資料。
控制器110會執行以硬體型式或韌體型式實作的多個邏輯閘或機械指令以對快閃記憶體晶片120進行資料的儲存、讀取與抹除等運作。控制器110包括微處理器單元110a、快閃記憶體介面模組110b、特徵值處理單元110c、資料標誌處理單元110d、訊息摘要處理單元110e與非揮發性記憶體110f。
微處理器單元110a用以與快閃記憶體介面模組110b、特徵值處理單元110c、資料標誌處理單元110d、訊息摘要處理單元110e與非揮發性記憶體110f協同合作以進行快閃記憶體儲存系統100的各種運作。特別是，在本範例實施例中當與快閃記憶體儲存系統100結合的智慧卡晶片200存取儲存在快閃記憶體晶片120內的安全資料時，微處理器單元110a會判斷所讀取的安全資料是否已被非法地竄改，並且當安全資料已被非法地竄改時會向與快閃記憶體儲存系統100結合的智慧卡晶片200傳送警示訊息來告知所讀取的安全資料不具可靠性，以避免智慧卡晶片200使用不正確的安全資料來進行相關的運作。
快閃記憶體介面模組110b是電性連接至微處理器單元110a並且用以存取快閃記憶體晶片120。也就是，欲寫入至快閃記憶體晶片120的資料會經由快閃記憶體介面模組110b轉換為快閃記憶體晶片120所能接受的格式。
特徵值處理單元110c是電性連接至微處理器單元110a。在本範例實施例中，特徵值處理單元110c是用以在快閃記憶體晶片120的區塊中儲存與更新特徵值(Eigenvalue)。在本發明一範例實施例中，特徵值是儲存在快閃記憶體晶片120的同一個區塊中。此外，在本發明另一實施例中，特徵值亦可分散地儲存在快閃記憶體晶片120的多個區塊中。
具體來說，特徵值是一亂數值，其是作為產生訊息摘要(message digest)或訊息確認碼(Message Authentication Code,MAC)的參數。此外，在本發明另一範例實施例中，特徵值亦可以是快閃記憶體儲存系統中安全資料的一部分或全部。再者，在本發明另一範例實施例中，特徵值亦可儲存在控制器110中。例如，特徵值可儲存在控制器110的非揮發性記憶體110f中，或者可在控制器110中配置另一非揮發性記憶體(未繪示)來儲存特徵值。
具體來說，當安全資料的資料量大於第一門檻值或小於第二門檻值時，特徵值處理單元110c會對應此安全資料來產生特徵值。第一門檻值與第二門檻值是由使用者自行設定，在本發明範例實施例中，第一門檻值與第二門檻值是分別設定為1百萬位元(megabyte,MB)與32位元組。然而，必須瞭解的是，本發明不限於此。
在本發明範例實施例中，特徵值處理單元110c會在每次微處理器單元110a在快閃記憶體晶片120中寫入安全資料或更新已儲存在快閃記憶體晶片120中的安全資料時產生一亂數值來更新對應此安全資料的特徵值，並且之後當微處理器單元110a從快閃記憶體晶片120中讀取此安全資料時可依據此特徵值來進行安全資料的可靠性驗證。
值得一提的是，特徵值是用於產生訊息摘要的參數，當特徵值的位元數越大時，產生訊息摘要所需的運算時間亦會增加。再者，在本發明另一範例實施例中，當特徵值位元數太少時，所產生訊息摘要容易遭破解，故會增加特徵值位元數。因此，在本發明範例實施例中，特徵值是設計為32位元，然而，必須瞭解的是，本發明不限於此。
在本範例實施例中，特徵值處理單元110c會產生一個特徵值來用於驗證快閃記憶體晶片120中所儲存之安全資料。然而，在本發明另一範例實施例中，亦可由特徵值處理單元110c產生多個特徵值來用於驗證快閃記憶體晶片120中所儲存之安全資料。
資料標誌處理單元110d是電性連接至微處理器單元110a。在本範例實施例中，資料標誌處理單元110d用以儲存與更新資料標誌(Data Token)。具體來說，資料標誌亦是一亂數值，其是用作為與上述特徵值一起來產生訊息摘要。特別是，資料標誌是儲存在非揮發性記憶體110f中，而資料標誌處理單元110d會在每次微處理器單元110a在快閃記憶體晶片120中寫入安全資料或更新已儲存在快閃記憶體晶片120中的安全資料時產生一亂數值來更新對應此安全資料的資料標誌，並且之後當微處理器單元110a從快閃記憶體晶片120中讀取此安全資料時可依據此資料標誌來進行安全資料的可靠性驗證。
值得一提的是，在本發明另一範例實施例中，資料標誌處理單元110d亦可是依一固定法則或依序產生號碼來作為資料標誌，例如資料標誌處理單元110d會依據流水號1、2、3...作為資料標誌。此外，資料標誌處理單元110d亦可將微處理器單元110a所接收之一特定資料(例如，此筆資料的處理時間)作為資料標誌或者將此特定資料編碼後作為資料標誌處理單元110d。
訊息摘要處理單元110e是電性連接至微處理器單元110a。在本發明範例實施例中，訊息摘要處理單元110e會將所輸入的訊息以單向雜湊函數(One-Way Hash Function)來產生訊息摘要。特別是，訊息摘要處理單元110e會在每次微處理器單元110a在快閃記憶體晶片120中寫入安全資料或更新已儲存在快閃記憶體晶片120中的安全資料時依據特徵值處理單元110c所產生或更新的特徵值以及資料標誌處理單元110d所產生或更新的資料標誌來產生對應的訊息摘要，並且將所產生訊息摘要儲存在快閃記憶體晶片120中，並且之後微處理器單元110a可讀取此訊息摘要來進行安全資料的可靠性驗證。
在本範例實施例中，是使用SHA-256來實作訊息摘要處理單元110e中的單向雜湊函數。然而，必須瞭解的是本發明不限於此，在本發明另一範例實施例中訊息摘要處理單元110e中的單向雜湊函數亦可以MD5、RIPEMD-160 SHA1、SHA-386、SHA-512或其他適合的函數來實作。
值得一提的是，在本範例實施例中，特徵值處理單元110c、資料標誌處理單元110d與訊息摘要處理單元110e是一硬體型式實作在控制器110中。然而，在本發明另一範例實施例中特徵值處理單元110c、資料標誌處理單元110d與訊息摘要處理單元110e亦可以一韌體型式來實作於控制器110中。例如，使用程式語言撰寫相關機械指令並且儲存於程式記憶體(例如，唯讀記憶體(Read Only Memory,ROM))來實作特徵值處理單元110c、資料標誌處理單元110d與訊息摘要處理單元110e於控制器110中。當快閃記憶體儲存系統100運作時，特徵值處理單元110c、資料標誌處理單元110d與訊息摘要處理單元110e的多個機器指令會間接地被載入至控制器110的緩衝記憶體(未繪示)中並且由微處理器單元110a來執行或直接地由微處理器單元110a來執行以完成上述資料保護步驟。
此外，在本發明另一範例實施例中，特徵值處理單元110c、資料標誌處理單元110d與訊息摘要處理單元110e的機械指令亦可以韌體型式儲存於快閃記憶體晶片120的特定區域(例如，系統區)中。同樣的，當快閃記憶體儲存系統100運作時，特徵值處理單元110c、資料標誌處理單元110d與訊息摘要處理單元110e的多個機器指令可被載入至控制器110的緩衝記憶體(未繪示)中並且由微處理器單元110a來執行。
非揮發性記憶體110f是電性連接至微處理器單元110a。在本範例實施例中，非揮發性記憶體110f是用以儲存上述資料標誌。如上所述，資料標誌是用於與所寫入的安全資料結合以用作為訊息摘要處理單元110e產生訊息摘要的參數，因此資料標誌的資料長度不需很大。基此，在本範例實施例中非揮發性記憶體110f是以具16位元(或36位元)儲存空間的可覆寫式非揮發性記憶體來實作。
雖未繪示於本範例實施例，但控制器110可更包括緩衝記憶體(例如，靜態隨機存取記憶體)、錯誤校正模組與電源管理模組等用於控制快閃記憶體晶片的功能模組。
此外，在本發明另一範例實施例中，當快閃記憶體儲存系統100實作為隨身碟或固態硬碟時，快閃記憶體系統100更包括連接器(未繪示)，以連接一主機系統(例如，個人電腦)。同時，控制器110更包括電性連接至微處理器單元110a的主機介面模組(未繪示)，以接收與識別主機系統所傳送的指令。也就是說，在快閃記憶體儲存系統100實作為隨身碟或固態硬碟的例子中，連接快閃記憶體儲存系統100的主機系統所傳送的指令與資料會透過連接器與主機介面模組傳送至微處理器單元110a。例如，連接器與主機介面模組可對應地分別為USB連接器與USB介面、PCI Express連接器與PCI Express介面、IEEE 1394連接器與IEEE 1394介面、SD連接器與SD介面、MS連接器與MS介面、MMC連接器與MMC介面、SATA連接器與SATA介面、PATA連接器與PATA介面、CF連接器與CF介面、IDE連接器與IDE介面或其他適合的連接器與資料傳輸介面。
基於上述，在根據本發明範例實施例的快閃記憶體儲存系統100中當微處理器單元110a在快閃記憶體晶片120中寫入或更新安全資料時，特徵值處理單元110c會對應所更新的安全資料隨機地產生亂數值來更新儲存在快閃記憶體晶片120中的特徵值，資料標誌處理單元110d會對應所更新的安全資料隨機地產生亂數值來更新儲存在可覆寫式非揮發性記憶體的資料標誌以及訊息摘要處理單元110e會依據新更新的特徵值與資料標誌來產生對應所更新之安全資料的訊息摘要並且在快閃記憶體晶片120中儲存或更新訊息摘要。之後，在根據本發明範例實施例的快閃記憶體儲存系統100中當微處理器單元110a從快閃記憶體晶片120中讀取安全資料時，微處理器單元110a會讀取儲存在快閃記憶體晶片120中的安全資料、特徵值與訊息摘要以及讀取儲存在非揮發性記憶體110f中的資料標誌，並且訊息摘要處理單元110e會依據微處理器單元110a所讀取的特徵值與資料標誌產生比對訊息摘要，由此微處理器單元110a則可依據所計算的比對訊息摘要與所讀取的訊息摘要來確認安全資料是否為可靠。以下將配合圖式詳細說明根據本發明範例實施例的防資料竄改方法。
圖2是根據本發明範例實施例繪示之防資料竄改方法的流程圖，並且圖3是根據本發明範例實施例繪示判斷安全資料之可靠性的示意圖。
請參照圖2的(a)與圖3的(a)，當智慧卡晶片200請求控制器110在快閃記憶體晶片120中寫入或更新安全資料(例如，圖3所示的安全資料SD1)時，或者寫入或更新安全資料容量大於第一門檻值或小於第二門檻值時，在步驟S201中會隨機地產生一亂數值作為對應所寫入或更新之安全資料的新特徵值，並且在步驟S203中將新產生的特徵值儲存至快閃記憶體晶片120中以更新原特徵值(例如，圖3所示的特徵值E1)。
然後，在步驟S205中會隨機地產生一亂數值作為對應所寫入或更新之安全資料的新資料標誌並且在步驟S207中會將新產生的資料標誌儲存在非揮發性記憶體110f中以更新原資料標誌(例如，圖3所示的資料標誌DT1)。具體來說，根據本範例實施例中防資料竄改方法會在每次寫入(或更新)安全資料時隨機地產生一組不同的資料標誌。也就是說，新產生的資料標誌的值會與原資料標誌的值不同。
接著，在步驟S209中會依據新產生的特徵值與資料標誌使用單向雜湊函數來產生新的訊息摘要，並且在步驟S211中會在快閃記憶體晶片120中以新的訊息摘要來更新原訊息摘要(例如，圖3所示的訊息摘要M1)。
之後，當與快閃記憶體系統100結合的智慧卡晶片200欲讀取之前所儲存的安全資料(例如，圖3所示的安全資料SD1)時，請參照圖2的(b)，在步驟S213中會從快閃記憶體晶片120中讀取安全資料(例如，圖3所示的安全資料SD1)、特徵值(例如，圖3所示的訊息摘要E1)與訊息摘要(例如，圖3所示的訊息摘要M1)。
接著，在步驟S215中會從非揮發性記憶體110f中讀取資料標誌(例如，圖3所示的資料標誌DT1)。
之後，在步驟S217中會依據所讀取的特徵值與資料標誌使用單向雜湊函數來產生比對訊息摘要，並且在步驟S219中會判斷所讀取的訊息摘要與所產生的比對訊息摘要是否相同。
倘若在步驟S219中，判斷所讀取的訊息摘要與所產生的比對訊息摘要相同時，則在步驟S221中正常地將安全資料傳送給智慧卡晶片200。
倘若在步驟S219中，判斷所讀取的訊息摘要與所產生的比對訊息摘要不相同時，則在步驟S223中會傳送警示訊息給智慧卡晶片200，以告知安全資料已被非法地竄改。例如，在讀取圖3的(a)中安全資料SD1時，依據所讀取的特徵值E1與資料標誌DT1所計算的比對訊息摘要會相同於所讀取的訊息摘要M1，因此根據本發明範例實施例的防資料竄改方法會正常地將安全資料傳送給智慧卡晶片200。
請參照圖3的(b)，當使用者使用智慧卡進行交易時，快閃記憶體儲存系統100的控制器110會如圖2的(a)的步驟所示將快閃記憶體晶片120中的安全資料SD1更新為安全資料SD2、重新產生特徵值E2以取代快閃記憶體晶片120中的特徵值E1、重新產生資料標誌DT2以取代可覆寫非揮發性記憶體中的資料標誌DT1並且產生新的訊息摘要M2以取代快閃記憶體晶片120中的訊息摘要M1。
請參照圖3的(c)，倘若使用者在進行圖3的(b)所示的交易前將圖3的(a)所示的快閃記憶體晶片120中所儲存的特徵值E1、安全資料SD1與訊息摘要M1進行硬拷貝(hard copy)儲存於快閃記憶體晶片120’中，並且在圖3的(b)所示的交易之後回存於快閃記憶體晶片120時，則快閃記憶體晶片120中的特徵值E2、安全資料SD2與訊息摘要M2將會被竄改為交易前的特徵值E1、安全資料SD1與訊息摘要M1。
在圖3的(c)的狀態下，倘若智慧卡晶片讀取欲讀取安全資料時，快閃記憶體儲存系統100的控制器110會如圖2的(b)的步驟依據特徵值E1與資料標誌DT2來計算比對訊息摘要。此時，由於快閃記憶體晶片120中的訊息摘要M1是依據特徵值E1與資料標誌DT1所產生，因此依據特徵值E1與資料標誌DT2所計算的比對訊息摘要必定不同於訊息摘要M1，因此根據本發明範例實施例的防資料竄改方法會傳送警示訊息給智慧卡晶片200，以告知安全資料已被非法地竄改(如圖2的(b)的步驟S223)。
在本發明另一範例實施例中，為避免前後兩個資料標誌有碰撞(即，相同)的機會，在圖2的(a)的步驟S205中更包括在所產生的資料標誌與原資料標誌相同時重新產生資料標誌。
在本發明另一範例實施例中，在圖2的(a)的步驟S203中更包括在快閃記憶體晶片120的固定邏輯區塊位址中儲存對應安全資料的特徵值。也就是說，控制器110可在固定邏輯區塊位址中讀取特徵值，因此可減少搜尋特徵值的時間，由此提升快閃記憶體儲存系統100的存取效率。
值得一提的是，在特徵值處理單元102c產生多個特徵值來驗證安全資料的例子中，上述防資料竄改方法中步驟S203中是更新多個特徵值的一部分或全部。此外，此例子中上述防資料竄改方法中步驟S209是使用多個特徵值的一部分或全部來產生新的訊息摘要。
例如，在特徵值處理單元110c於快閃記憶體晶片120中儲存特徵值E1、E2、E3、E4與E5來作為產生對應安全資料之訊息摘要的參數的一範例實施例中，當微處理器單元110a更新儲存在快閃記憶體晶片120中的安全資料時，特徵值處理單元110c會更新所有特徵值E1、E2、E3、E4與E5並且訊息摘要處理單元110e會使用所有特徵值E1、E2、E3、E4與E5和資料標誌處理單元110d所更新的資料標誌來產生訊息摘要來。
例如，在特徵值處理單元110c於快閃記憶體晶片120中儲存特徵值E1、E2、E3、E4與E5來作為產生對應安全資料之訊息摘要的參數的另一範例實施例中，當微處理器單元110a更新儲存在快閃記憶體晶片120中的安全資料時，特徵值處理單元110c會更新所有特徵值E1、E2、E3、E4與E5，然而訊息摘要處理單元110e僅會使用特徵值E1、E3與E5和資料標誌處理單元110d所更新的資料標誌來產生訊息摘要來。
例如，在特徵值處理單元110c於快閃記憶體晶片120中儲存特徵值E1、E2、E3、E4與E5來作為產生對應安全資料之訊息摘要的參數的另一範例實施例中，當微處理器單元110a更新儲存在快閃記憶體晶片120中的安全資料時，特徵值處理單元110c僅會更新特徵值E2與E4並且訊息摘要處理單元110e會使用所有特徵值E1、E2、E3、E4與E5和資料標誌處理單元110d所更新的資料標誌來產生訊息摘要來。
例如，在特徵值處理單元110c於快閃記憶體晶片120中儲存特徵值E1、E2、E3、E4與E5來作為產生對應安全資料之訊息摘要的參數的另一範例實施例中，當徵處理器單元110a更新儲存在快閃記憶體晶片120中的安全資料時，特徵值處理單元110c僅會更新特徵值E2與E4，而訊息摘要處理單元110e僅會使用特徵值E2、E3與E4和資料標誌處理單元110d所更新的資料標誌來產生訊息摘要來。
值得一提的是，在僅更新部分特徵值或僅使用部分特徵值來產生訊息摘要的例子中，此些欲更新或使用的部分特徵值可以隨機方式來挑選，或者可根據資料標誌的值來選擇此些欲更新或使用的部分特徵值。
此外，本範例實施例圖2所述步驟的順序並非限定本發明，此領域熟知技藝者可根據本發明的精神輕易地以非本範例實施例所述的順序來實作本發明。
如圖3所示，在本發明範例實施例中，是以一組安全資料、特徵值、資料標誌與訊息摘要為例來進行說明。然而，本發明不限於此，在本發明另一範例實施例中當在快閃記憶體晶片120中儲存多筆安全資料時，資料標誌處理單元110d、特徵值處理單元110c與訊息摘要處理單元110e可為此多筆安全資料產生一組資料標誌、特徵值與訊息摘要，來進行根據本發明範例實施例的防資料竄改步驟。此外，在快閃記憶體晶片120中儲存多筆安全資料的例子中，資料標誌處理單元110d、特徵值處理單元110c與訊息摘要處理單元110e為多筆安全資料產生各別對應的多組資料標誌、特徵值與訊息摘要，其中資料標誌處理單元110d會將非揮發性記憶體110f切割並分別地儲存多組資料標誌，或者可在控制器110中配置多個非揮發性記憶體來儲存多組資料標誌。
綜上所述，本發明在快閃記憶體儲存系統的控制器中實作一可覆寫非揮發性記憶體來儲存一個屬於亂數的資料標誌，並且在快閃記憶體晶片中儲存屬於亂數的特徵值，並且依據更新的資料標誌與特徵值來產生用於驗證快閃記憶體晶片中所儲存之安全資料的訊息摘要。因此，當資料竄改者使用硬拷貝方式回復快閃記憶體晶片中的安全資料時，控制器可依據資料標誌與特徵值所計算的比對訊息摘要來判斷安全資料是否已被竄改。基此，可有效地確保在快閃記憶體儲存系統中儲存安全資料的可靠性，由此可在結合快閃記憶體與智慧卡的應用中有效保護安全資料。此外，由於此特徵值可由控制器固定儲存在特定邏輯區塊位址中，因此當讀取安全資料而需執行驗證時可減少搜尋特徵值的時間提升快閃記憶體儲存系統的效能。再者，由於特徵值可依據系統設計者所預期的特定資料大小來設計，因此相對於直接對大量的安全資料進行編碼來說可減少單向雜湊函數計算訊息摘要所需的時間
雖然本發明已以範例實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．快閃記憶體儲存系統
110．．．控制器
110a．．．微處理器單元
110b．．．快閃記憶體介面模組
110c．．．特徵值處理單元
110d．．．資料標誌處理單元
110e．．．訊息摘要處理單元
110f．．．非揮發性記憶體
120．．．快閃記憶體晶片
120’．．．快閃記憶體晶片
200．．．智慧卡晶片
S201、S203、S205、S207、S211、S213、S215、S217、S219、S221、S223．．．防資料竄改方法的步驟
DT1、DT2．．．資料標誌
E1、E2．．．特徵值
SD1、SD2．．．安全資料
M1、M2．．．訊息摘要
圖1是根據本發明一範例實施例繪示快閃記憶體儲存系統的概要方塊圖。
圖2是根據本發明範例實施例繪示防資料竄改方法的流程圖
圖3是根據本發明範例實施例繪示判斷安全資料之可靠性的示意圖。
100．．．快閃記憶體儲存系統
110．．．控制器
110a．．．微處理器單元
110b．．．快閃記憶體介面模組
110c．．．特徵值處理單元
110d．．．資料標誌處理單元
110e．．．訊息摘要處理單元
110f．．．非揮發性記憶體
120．．．快閃記憶體晶片
200．．．智慧卡晶片

Claims (41)

  1. 一種快閃記憶體儲存系統，包括：一快閃記憶體晶片，儲存至少一安全資料與至少一訊息摘要；一控制器，電性連接至該快閃記憶體晶片並且具有至少一非揮發性記憶體，其中該控制器會產生至少一資料標誌並且將該至少一資料標誌儲存至該至少一非揮發性記憶體中，且該控制器會產生至少一特徵值，並且該至少一訊息摘要是依據該至少一資料標誌與該至少一特徵值使用一單向雜湊函數(One-Way Hash Function)來產生，其中當該至少一安全資料更新時，則該控制器會改變該至少一資料標誌與該至少一特徵值並且依據所改變的該至少一資料標誌與該至少一特徵值使用該單向雜湊函數來改變該至少一訊息摘要，並且當該控制器從該快閃記憶體晶片中處理該至少一安全資料時，則該控制器讀取該至少一資料標誌、該至少一特徵值與該至少一訊息摘要，依據所讀取的該至少一資料標誌與該至少一特徵值來產生至少一比對訊息摘要，並且判斷所讀取的該至少一訊息摘要與所產生的該至少一比對訊息摘要是否相同，其中當所讀取的該至少一訊息摘要與所產生的該至少一比對訊息摘要不相同時，則該控制器會輸出一警示訊息。
  2. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該至少一安全資料的資料量大於一第一門檻值或 小於一第二門檻值。
  3. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該至少一特徵值是儲存在該快閃記憶體晶片的至少一區塊中或該控制器中。
  4. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該控制器是依據該至少一特徵值的一部分或全部與該至少一資料標誌來產生該至少一訊息摘要。
  5. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該至少一特徵值為多個並且當該控制器更新該至少一安全資料時，則該控制器會改變該些特徵值之中的其中一部分。
  6. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中當該控制器更新該至少一安全資料時，則該控制器會對應該至少一安全資料隨機地產生多個亂數值作為該至少一特徵值。
  7. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該至少一特徵值為該至少一安全資料的一部份或全部。
  8. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該單向雜湊函數包括MD5、RIPEMD-160 SHA1、SHA-256、SHA-386或SHA-512。
  9. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中當該控制器更新該至少一安全資料時，則該控制器會隨機地產生多個亂數值作為該至少一資料標誌。
  10. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該控制器以一固定法則依序產生該至少一資料標誌。
  11. 如申請專利範圍第10項所述之快閃記憶體儲存系統，其中該固定法則為流水號。
  12. 如申請專利範圍第1項所述之快閃記憶體儲存系統，其中該控制器於接收一特定資料後產生該至少一資料標誌。
  13. 如申請專利範圍第12項所述之快閃記憶體儲存系統，其中該特定資料係為處理該至少一安全資料之時間。
  14. 一種快閃記憶體控制器，適用於保護儲存在一快閃記憶體晶片中的至少一安全資料，該控制器包括：一微處理器單元；至少一非揮發性記憶體，電性連接至該微處理器單元；一資料標誌處理單元，電性連接至該微處理器單元並且用以產生至少一資料標誌並且將該至少一資料標誌儲存至該至少一非揮發性記憶體中；一特徵值處理單元，電性連接至該微處理器單元並且用以產生至少一特徵值；一訊息摘要處理單元，電性連接至該微處理器單元並且用以在該快閃記憶體晶片中儲存對應該至少一安全資料的至少一訊息摘要，其中該至少一訊息摘要是依據該至少一資料標誌與該至少一特徵值使用一單向雜湊函數(One-Way Hash Function)來產生；以及 一快閃記憶體介面模組，電性連接至該微處理器單元。
  15. 如申請專利範圍第14項所述之快閃記憶體控制器，其中該至少一安全資料的資料量大於一第一門檻值或小於一第二門檻值。
  16. 如申請專利範圍第14項所述之快閃記憶體控制器，其中當該微處理器單元更新該至少一安全資料時，則該資料標誌處理單元會改變該至少一資料標誌，該特徵值處理單元會改變該至少一特徵值並且該至少一訊息摘要處理單元會依據所改變的該至少一資料標誌與該至少一特徵值使用該單向雜湊函數來改變該至少一訊息摘要，並且當該微處理器單元從該快閃記憶體晶片中處理該至少一安全資料時，則該微處理器單元讀取該至少一資料標誌、該至少一特徵值與該至少一訊息摘要，該訊息摘要處理單元使用該單向雜湊函數依據所讀取的該至少一資料標誌與該至少一特徵值來產生至少一比對訊息摘要並且該微處理器單元判斷所讀取的該至少一訊息摘要與所產生的該至少一比對訊息摘要是否相同，其中當所讀取的該至少一訊息摘要與所產生的該至少一比對訊息摘要不相同時，則該微處理器單元會輸出一警示訊息。
  17. 如申請專利範圍第14項所述之快閃記憶體控制器，其中該特徵值處理單元在該快閃記憶體晶片的至少一區塊中或在該至少一非揮發性記憶體中儲存該至少一特徵值。
  18. 如申請專利範圍第14項所述之快閃記憶體控制器，更包括一其他非揮發性記憶體，其中該特徵值處理單元在該其他非揮發性記憶體中儲存該至少一特徵值。
  19. 如申請專利範圍第14項所述之快閃記憶體控制器，其中該訊息摘要處理單元是依據該至少一資料標誌與該至少一特徵值的一部分或全部來產生該至少一訊息摘要。
  20. 如申請專利範圍第16項所述之快閃記憶體控制器，其中該至少一特徵值為多個並且當該微處理器單元更新該至少一安全資料時，則該特徵值處理單元會改變該些特徵值之中的其中一部分。
  21. 如申請專利範圍第14項所述之快閃記憶體控制器，其中當該微處理器單元更新該至少一安全資料時，則該資料標誌處理單元會隨機地產生至少一亂數值作為該至少一資料標誌。
  22. 如申請專利範圍第14項所述之快閃記憶體控制器，其中當該微處理器單元更新該至少一安全資料時，則該特徵值處理單元會隨機地產生至少一亂數值作為該至少一特徵值。
  23. 如申請專利範圍第14項所述之快閃記憶體控制器，其中該至少一特徵值為該至少一安全資料的一部份或全部。
  24. 如申請專利範圍第14項所述之快閃記憶體控制器，其中該單向雜湊函數包括MD5、RIPEMD-160 SHA1、 SHA-256、SHA-386或SHA-512。
  25. 如申請專利範圍第15項所述之快閃記憶體控制器，其中該資料標誌處理單元以一固定法則依序產生該至少一資料標誌。
  26. 如申請專利範圍第25項所述之快閃記憶體控制器，其中該固定法則為流水號。
  27. 如申請專利範圍第14項所述之快閃記憶體控制器，其中該資料標誌處理單元於接收一特定資料後產生該至少一資料標誌。
  28. 如申請專利範圍第27項所述之快閃記憶體控制器，其中該特定資料為處理該至少一安全資料之時間。
  29. 一種防資料竄改方法，適用於保護儲存在一快閃記憶體儲存系統的一快閃記憶體晶片中的至少一安全資料，該防資料竄改方法包括：在該快閃記憶體儲存系統的一控制器中配置至少一非揮發性記憶體；產生至少一資料標誌並且將該至少一資料標誌儲存至該至少一非揮發性記憶體中；產生對應至少一特徵值與至少一訊息摘要，其中該至少一訊息摘要是依據該至少一資料標誌與該至少一特徵值使用一單向雜湊函數(One-Way Hash Function)來產生；當更新該至少一安全資料時，則改變該至少一資料標誌與該至少一特徵值並且依據所改變的該至少一資料標誌與該至少一特徵值使用該單向雜湊函數來改變該至少一訊 息摘要；當從該快閃記憶體晶片中處理該至少一安全資料時，則讀取該至少一資料標誌、該至少一特徵值與該至少一訊息摘要，使用該單向雜湊函數依據所讀取的該至少一資料標誌與該至少一特徵值來產生至少一比對訊息摘要並且判斷所讀取的該至少一訊息摘要與所產生的該至少一比對訊息摘要是否相同；以及當所讀取的該至少一訊息摘要與所產生的該至少一比對訊息摘要不相同時，則輸出一警示訊息。
  30. 如申請專利範圍第29項所述之防資料竄改方法，其中該至少一安全資料的資料量大於一第一門檻值或小於一第二門檻值。
  31. 如申請專利範圍第29項所述之防資料竄改方法，更包括在該快閃記憶體晶片的至少一區塊中或該控制器中儲存該至少一特徵值。
  32. 如申請專利範圍第29項所述之防資料竄改方法，其中依據該至少一資料標誌與該至少一特徵值來產生該至少一訊息摘要的步驟包括依據該至少一資料標誌與該至少一特徵值的一部分或全部來產生該至少一訊息摘要。
  33. 如申請專利範圍第29項所述之防資料竄改方法，其中該至少一特徵值為多個並且改變該至少一特徵值的步驟包括改變該些特徵值之中的其中一部分。
  34. 如申請專利範圍第29項所述之防資料竄改方法，其中改變該至少一資料標誌與該至少一特徵值的步驟 包括隨機地產生多個亂數值作為該至少一特徵值。
  35. 如申請專利範圍第29項所述之防資料竄改方法，其中該至少一特徵值為該至少一安全資料的一部份或全部。
  36. 如申請專利範圍第29項所述之防資料竄改方法，其中該單向雜湊函數包括MD5、RIPEMD-160 SHA1、SHA-256、SHA-386或SHA-512。
  37. 如申請專利範圍第29項所述之防資料竄改方法，其中改變該至少一資料標誌與該至少一特徵值的步驟包括隨機地產生多個亂數值作為該至少一資料標誌。
  38. 如申請專利範圍第29項所述之防資料竄改方法，其中產生該至少一資料標誌的步驟包括以一固定法則依序產生該至少一資料標誌。
  39. 如申請專利範圍第38項所述之防資料竄改方法，其中該固定法則為流水號。
  40. 如申請專利範圍第29項所述之防資料竄改方法，更包括在產生該至少一資料標誌之前接收一特定資料。
  41. 如申請專利範圍第40項所述之防資料竄改方法，其中該特定資料係為處理該至少一安全資料之時間。
TW097147393A 2008-12-05 2008-12-05 快閃記憶體儲存系統及其控制器與防資料竄改方法 TWI393143B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097147393A TWI393143B (zh) 2008-12-05 2008-12-05 快閃記憶體儲存系統及其控制器與防資料竄改方法
US12/371,820 US8769309B2 (en) 2008-12-05 2009-02-16 Flash memory storage system, and controller and method for anti-falsifying data thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097147393A TWI393143B (zh) 2008-12-05 2008-12-05 快閃記憶體儲存系統及其控制器與防資料竄改方法

Publications (2)

Publication Number Publication Date
TW201023199A TW201023199A (en) 2010-06-16
TWI393143B true TWI393143B (zh) 2013-04-11

Family

ID=42232347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147393A TWI393143B (zh) 2008-12-05 2008-12-05 快閃記憶體儲存系統及其控制器與防資料竄改方法

Country Status (2)

Country Link
US (1) US8769309B2 (zh)
TW (1) TWI393143B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014416A (ja) * 2010-06-30 2012-01-19 Toshiba Corp 記録装置、書き込み装置、読み出し装置、及び記録装置の制御方法
US9092149B2 (en) 2010-11-03 2015-07-28 Microsoft Technology Licensing, Llc Virtualization and offload reads and writes
US9146765B2 (en) 2011-03-11 2015-09-29 Microsoft Technology Licensing, Llc Virtual disk storage techniques
US20120324560A1 (en) * 2011-06-17 2012-12-20 Microsoft Corporation Token data operations
US9817582B2 (en) 2012-01-09 2017-11-14 Microsoft Technology Licensing, Llc Offload read and write offload provider
US9703945B2 (en) 2012-09-19 2017-07-11 Winbond Electronics Corporation Secured computing system with asynchronous authentication
US9251201B2 (en) 2012-12-14 2016-02-02 Microsoft Technology Licensing, Llc Compatibly extending offload token size
US9455962B2 (en) 2013-09-22 2016-09-27 Winbond Electronics Corporation Protecting memory interface
US9343162B2 (en) 2013-10-11 2016-05-17 Winbond Electronics Corporation Protection against side-channel attacks on non-volatile memory
US9318221B2 (en) 2014-04-03 2016-04-19 Winbound Electronics Corporation Memory device with secure test mode
IL234956A (en) 2014-10-02 2017-10-31 Kaluzhny Uri Data bus protection with enhanced key entropy
US10019571B2 (en) 2016-03-13 2018-07-10 Winbond Electronics Corporation Protection from side-channel attacks by varying clock delays
CN109195147A (zh) * 2018-11-08 2019-01-11 深圳市蓝蜂时代实业有限公司 一种蓝牙设备中Flash软件内容防窃取的算法、系统及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105013A (en) * 1995-09-29 2000-08-15 Dallas Semiconductor Corporation Method, apparatus, system and firmware for secure transactions
TWM275469U (en) * 2005-04-04 2005-09-11 Tsai Gau Equipment for digitally grabbing seal print
US20060149972A1 (en) * 2002-11-13 2006-07-06 Guoshun Deng Method for realizing security storage and algorithm storage by means of semiconductor memory device
US20070226412A1 (en) * 2006-02-16 2007-09-27 Hitachi Global Storage Technologies Netherlands B. V. Storage device, controller for storage device, and storage device control method
US7865738B2 (en) * 2002-05-10 2011-01-04 Prism Technologies Llc Authentication token
TW201126530A (en) * 2010-01-28 2011-08-01 Phison Electronics Corp Flash memory storage system, and controller and method for anti-falsifying data thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060174067A1 (en) * 2005-02-03 2006-08-03 Craig Soules Method of caching data
US7406560B2 (en) * 2006-06-21 2008-07-29 Intel Corporation Using multiple non-volatile memory devices to store data in a computer system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105013A (en) * 1995-09-29 2000-08-15 Dallas Semiconductor Corporation Method, apparatus, system and firmware for secure transactions
US7865738B2 (en) * 2002-05-10 2011-01-04 Prism Technologies Llc Authentication token
US20060149972A1 (en) * 2002-11-13 2006-07-06 Guoshun Deng Method for realizing security storage and algorithm storage by means of semiconductor memory device
TWM275469U (en) * 2005-04-04 2005-09-11 Tsai Gau Equipment for digitally grabbing seal print
US20070226412A1 (en) * 2006-02-16 2007-09-27 Hitachi Global Storage Technologies Netherlands B. V. Storage device, controller for storage device, and storage device control method
TW201126530A (en) * 2010-01-28 2011-08-01 Phison Electronics Corp Flash memory storage system, and controller and method for anti-falsifying data thereof

Also Published As

Publication number Publication date
US8769309B2 (en) 2014-07-01
US20100146190A1 (en) 2010-06-10
TW201023199A (en) 2010-06-16

Similar Documents

Publication Publication Date Title
TWI393143B (zh) 快閃記憶體儲存系統及其控制器與防資料竄改方法
TWI405211B (zh) 快閃記憶體儲存系統、控制器與資料保護方法
TWI436372B (zh) 快閃記憶體儲存系統及其控制器與防資料竄改方法
TWI596486B (zh) 記憶體儲存裝置、記憶體控制器及資料串傳送與識別方法
TWI447583B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
TWI397821B (zh) 資料串傳送方法、系統及其控制器
TWI712889B (zh) 記憶裝置及程式
CN102844746B (zh) 用于在存储设备和机器可读的存储介质中生成物理标识符的方法
JP2003233534A (ja) メモリシステム
TWI454912B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
TWI459202B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
US8812756B2 (en) Method of dispatching and transmitting data streams, memory controller and storage apparatus
US20130080787A1 (en) Memory storage apparatus, memory controller and password verification method
TW201329707A (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
CN103257938B (zh) 数据保护方法、存储器控制器与存储器储存装置
TWI521345B (zh) 回應讀取方法及資料傳輸系統
TWI430104B (zh) 資料串分派與傳送方法、記憶體控制器與記憶體儲存裝置
CN102789430B (zh) 存储器储存装置、其存储器控制器与存取方法
CN101739757B (zh) 快闪存储器存储系统、控制器与数据保护方法
CN101751986B (zh) 闪存储存系统及其控制器与防数据窜改方法
US20140289874A1 (en) Integrated circuit (ic) chip and method of verifying data thereof
US20080232176A1 (en) Portable Information Terminal
JPH10198776A (ja) 携帯可能情報記録媒体およびこれに対する情報書込／読出方法
JP2007323133A (ja) Ｉｃカード発行方法およびｉｃカード
JP2007206765A (ja) Ｉｃカード発行方法、ｉｃカード発行システムおよびｉｃカード