TWI537703B - 開關電流源電路及其控制方法 - Google Patents

開關電流源電路及其控制方法 Download PDF

Info

Publication number
TWI537703B
TWI537703B TW104102972A TW104102972A TWI537703B TW I537703 B TWI537703 B TW I537703B TW 104102972 A TW104102972 A TW 104102972A TW 104102972 A TW104102972 A TW 104102972A TW I537703 B TWI537703 B TW I537703B
Authority
TW
Taiwan
Prior art keywords
voltage
switch
capacitor
gate
control signal
Prior art date
Application number
TW104102972A
Other languages
English (en)
Other versions
TW201544926A (zh
Inventor
郭亮廷
邱威豪
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201544926A publication Critical patent/TW201544926A/zh
Application granted granted Critical
Publication of TWI537703B publication Critical patent/TWI537703B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

開關電流源電路及其控制方法
本發明涉及開關電流源電路，尤指一種提供快速開關輸出電流之開關電流源電路及其控制方法。
對於諸如開關電容電路等開關電路，運算放大器(Operational Amplifier，OPAMP)之偏置電流(bias current)在其抽樣(sampling)相位處降低。開關電容電路是一種為了獲得期望之信號處理功能而在不同的抽樣電容之間移動電荷(move charge)之電路。該開關電容電路基於電容尺寸與抽樣率(sampling rate)之比率，可以準確地實現該信號處理功能。該開關電容電路廣泛地用來實現各種電路塊，如Sigma-Delta類比數位轉換器(Σ△ADCs)、Sigma-Delta數位類比轉換器(Σ△DACs)、濾波器和抽取濾波器(decimator)，等等。
如果該開關電路之偏置電流小或者該偏置電流之負載重，那麼當該開關電路開關時，該偏置電流需要長的穩定時間(settling time)。一般地，使用更高之偏置電流或者驅動緩衝器(driving buffer)來克服該長的穩定時間。然而，增加了額外的靜態功率損耗。
因此，本發明之主要目的即在於提供一種開關電 流源電路及其控制方法，該開關電流源電路之偏置電壓不需要長的穩定時間，從而可以提供快速開關輸出電流。
本發明實施例提供了一種開關電流源電路，包含：一第一鏡像電晶體，該第一鏡像電晶體耦合在一電壓源和一電流源之間，並且具有耦合至該電流源之閘極，其中該電流源通過該第一鏡像電晶體從該電壓源抽取偏置電流；一第二鏡像電晶體，該第二鏡像電晶體具有耦合至該電壓源之源極、耦合至該第一鏡像電晶體之閘極之閘極以及用於提供輸出電流之洩極；一開關，該開關耦合在該第一鏡像電晶體之閘極和第二鏡像電晶體之閘極之間，該開關具有用於接收控制信號之控制端；一電壓產生單元；以及一第一電容，該第一電容耦合在該第二鏡像電晶體之閘極和該電壓產生單元之間；其中，該電壓產生單元根據該控制信號，提供第一電壓或第二電壓至該第一電容，該第二電壓不同於該第一電壓。
本發明實施例還提供了一種開關電流源電路之控制方法，其中該開關電流源電路包括：由第一和第二鏡像電晶體形成之電晶體對，耦合在該第一和第二電晶體之閘極之間之開關以及耦合至該第二電晶體之閘極之第一電容，該控制方法包括：通過該第一電晶體從電壓源抽取偏置電流；當該開關導通時，通過該第二鏡像電晶體從該電壓源抽取對應該偏置電流之輸出電流；響應該開關之開關狀態，提供第一電壓或第二電壓至該第一電容，該第二電壓不同於該第一電壓。
本發明實施例還提供了一種開關電流源電路之控制方法，其中該開關電流源電路包括：耦合在電壓源和電流源 之間的第一鏡像電晶體以及耦合在該電壓源和負載設備之間的第二鏡像電晶體；該控制方法包括：通過該第一電晶體從電壓源抽取偏置電流至電流源；根據控制信號，使該第一電電晶體之閘極與第二電晶體之閘極連接或不連接；當該第一和第二鏡像電晶體之閘極連接時，耦合第一電壓至該第二電晶體之閘極；當該第一和第二鏡像電晶體之閘極沒有連接時，耦合第二電壓至該第二鏡像電晶體之閘極，該第二電壓不同該第一電壓；其中，當該第一和第二鏡像電晶體之閘極連接時，通過該第二鏡像電晶體從該電壓源抽取對應該偏置電流之輸出電流至該負載設備。
本發明實施例之開關電流源電路及其控制方法，在第一和第二電晶體之閘極沒有連接時，電壓產生單元藉由耦合(如電容耦合)的方式耦合電壓至該第二電晶體之閘極，從而使得該開關電流源電路之偏置電壓(第二電晶體閘極處的電壓)不需要長的穩定時間，從而可以由第二電晶體提供快速開關輸出電流。
VDD‧‧‧電壓源
GND‧‧‧地
M1、M2‧‧‧電晶體
C1、C2‧‧‧電容
SW1、SW2、SW3‧‧‧開關
Ibias‧‧‧偏置電流
Vcouple‧‧‧耦合電壓
Vbias‧‧‧偏置電壓
Iout‧‧‧輸出電流
Sctrl、SBctrl‧‧‧控制信號
VH、VL‧‧‧邏輯電平
100、200、400A、400B‧‧‧開關電流源電路
10‧‧‧電流源
20、20A、20B‧‧‧電壓產生電路
30‧‧‧負載設備
S510、S520、S530‧‧‧步驟
第1圖係根據本發明實施例之開關電流源電路之結構示意圖；第2圖係根據本發明另一實施例之開關電流源電路之結構示意圖；第3圖係第2圖之開關電流源電路之信號波形示意圖；第4A圖係根據本發明另一實施例之開關電流源電路之結 構示意圖；第4B圖係根據本發明另一實施例之開關電流源電路之結構示意圖；第5圖係根據本發明實施例之開關電流源電路之控制方法之流程圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有習知技術者應可理解，電子裝置製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接到一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖係根據本發明實施例之開關電流源電路100之結構示意圖。該開關電流源電路100能夠提供快速開關輸出電流Iout至負載設備(loading device)30(如開關電路)，其中該快速開關輸出電流Iout擔任該負載設備30中之激活設備(如運算放大器)的偏置電流。該開關電流源電路100包括：兩個鏡像電晶體M1和M2、開關SW1、電容C1、電流源10以及電壓產生電路20。該鏡像電晶體M1和M2可以是PMOS (P-channel Metal Oxide Semiconductor，P溝道金屬氧化物半導體)電晶體。該鏡像電晶體M1耦合在電壓源VDD和電流源10之間，並且該鏡像電晶體M1之閘極耦合至該電流源10，該電流源10耦合在該鏡像電晶體M1和地GND之間。該鏡像電晶體M2耦合在電壓源VDD和負載設備30之間。該開關SW1耦合在該鏡像電晶體M1和M2之閘極之間，並且該開關SW1之控制端受控制信號Sctrl之控制。該電容C1耦合在該鏡像電晶體M2之閘極和該電壓產生電路20之間。另外，該開關電流源電路100進一步包括電容C2，該電容C2耦合在該鏡像電晶體M2之閘極和地GND之間。在一個實施例中，該電容C2可以是寄生電容。在第1圖中，該電壓產生電路20根據該控制信號Sctrl，選擇性地提供具有第一電壓V1或第二電壓V2之耦合信號Vcouple至該電容C1，其中該第二電壓V2不同於該第一電壓V1。例如，當該控制信號Sctrl使該開關SW1導通(turn on)時，該電壓產生電路20提供具有該第一電壓V1之該耦合信號Vcouple至該電容C1。相反地，當該控制信號Sctrl使該開關SW1斷開(turn off)時，該電壓產生電路20提供具有該第二電壓V2之該耦合信號Vcouple至該電容C1。在一個實施例中，該第二電壓V2大於該第一電壓V1。另外，在另一個實施例中，該電壓產生電路可以是能夠轉換該控制信號為該耦合信號Vcouple之數位類比轉換器，例如該第一電壓V1和該第二電壓V2具有類比電壓電平。在第1圖中，當該開關SW1導通時，該鏡像電晶體M1和M2以及該電流源10形成電流鏡。因此，該電流源10通過該鏡像電晶體M1從該電 壓源VDD抽取該偏置電流Ibias至地GND。同時地，通過該鏡像電晶體M2從該電壓源VDD抽取該輸出電流Iout，其中根據該鏡像電晶體M1和M2之尺寸比率，確定該輸出電流Iout與該偏置電流Ibias之比率。在該實施例中，該電容C1是用於耦合該耦合信號Vcouple至該鏡像電晶體M2之閘極之耦合電容，以便於在該鏡像電晶體M2之閘極處提供偏置信號Vbias。當該開關SW1導通時，該鏡像電晶體M1和M2之閘極相互連接並且受該偏置信號Vbias控制，以便於形成電流鏡，該電流鏡用於提供對應該偏置電流Ibias之該輸出電流Iout，其中該偏置信號Vbias對應該耦合信號Vcouple，該耦合信號Vcouple具有第一電壓V1時，該偏置信號Vbias具有第三電壓V3。當開關SW1斷開時，該鏡像電晶體M1和M2之閘極不連接，並且該偏置信號Vbias控制該鏡像電晶體M2以降低該輸出電流Iout或者停止提供該輸出電流Iout，其中該偏置信號Vbias對應該耦合信號Vcouple，此時該耦合信號Vcouple具有第二電壓V2，其中作為對該耦合信號Vcouple之響應，該偏置信號Vbias從該第三電壓V3變為第四電壓V4，即增加該偏置信號Vbias來降低該輸出電流Iout。當開關SW1斷開時，該鏡像電晶體M1之閘極和該鏡像電晶體M2之閘極沒有連接，因此沒有大的輸出電流Iout提供至負載設備30。如此，當開關SW1斷開時，可以降低功率損耗。
第2圖係根據本發明另一實施例之開關電流源電路200之結構示意圖，第3圖係第2圖之該開關電流源電路200之信號之波形示意圖。在該實施例中，一並參考第2圖和第3 圖，該電壓產生電路20可以是邏輯電路，該電壓產生電路可以包括反相器INV1。該反相器INV1根據該控制信號Sctrl提供該耦合電壓Vcouple。在該實施例中，當該控制信號Sctrl具有高邏輯電平時，該開關SW1導通；當該控制信號Sctrl具有低邏輯電平時，該開關SW1斷開。另外，通過使用該反相器INV1，該耦合電壓Vcouple與該控制信號Sctrl互補(complementary)。因此，當該控制信號Sctrl使該開關SW1導通時，該反相器INV1提供具有低邏輯電平之耦合電壓Vcouple至電容C1，然後該耦合電壓Vcouple耦合至該鏡像電晶體M1和M2之閘極，以便於在該鏡像電晶體M1和M2之閘極提供具有電壓V3之該偏置信號Vbias。另外，當該控制信號Sctrl使該開關SW1斷開時，該反相器INV1提供具有高邏輯電平之耦合電壓Vcouple至電容C1，然後該耦合電壓Vcouple耦合至該鏡像電晶體M2之閘極，以便於在該鏡像電晶體M2之閘極處提供具有電壓V4之該偏置信號Vbias。在該實施例中，對於該偏置信號Vbias，根據如下公式得到該電壓V3和V4之差△Vbias：
此處，VH表示對應高邏輯電平之電壓，VL表示對應低邏輯電平之電壓。因此，通過調整該耦合電壓Vcouple之差△Vcouple或者該電容C1，可以控制該偏置電壓Vbias的差△Vbias；或者通過調整該耦合電壓Vcouple之差△Vcouple 或者該電容C1與該電容C1和C2之和的比率(考慮C2時)，可以控制該偏置電壓Vbias的差△Vbias；另外，如果該偏置電流Ibias小或者負載設備30為重負載以用於該輸出電流Iout，那麼當該開關SW正在打開或者關閉時，該偏置電壓Vbias不需要長的穩定時間。而且，由於該電壓產生電路20為邏輯電路，所以在該電壓產生電路20中沒有靜態電流存在。在一個實施例中，當負載設備30為更低負載用於該輸出電流Iout並且該鏡像電晶體M2具有更高跨導(gm)時，可以增加該開關SW1之開關頻率。
第4A圖係根據本發明另一實施例之開關電流源電路400A之結構示意圖。在該開關電流源電路400A中，電壓產生電路20A包括：兩個開關SW2和SW3。在第4A圖中，該開關SW2由控制信號SBctrl控制，該開關SW1和SW3由控制信號Sctrl控制，其中該控制信號SBctrl互補於該控制信號Sctrl。當該開關SW2導通並且該開關SW1和SW3斷開時，該電壓產生電路20A根據對應高邏輯電平之該電壓VH，提供該耦合電壓Vcouple。相反地，當該開關SW2斷開並且該開關SW1和SW3導通時，該電壓產生電路20A根據對應低邏輯電平之該電壓VL，提供該耦合電壓Vcouple。
第4B圖係根據本發明另一實施例之開關電流源電路400B之結構示意圖。在該開關電流源電路400B中，電流產生電路20B為邏輯電路，並且包括：反及閘NAND1。該反及閘NAND1根據該控制信號Sctrl和對應高邏輯電平之該電壓VH，提供該耦合電壓Vcouple。在該實施例中，當該控制信號 Sctrl具有高邏輯電平時，該開關SW1導通，當該控制信號Sctrl具有低邏輯電平時，該開關SW1斷開。另外，當開關SW1導通時，該反及閘NAND1提供具有低邏輯電平之該耦合電壓Vcouple至該電容C1。另外，當該開關SW1為斷開時，該反及閘NAND1提供具有高邏輯電平之該耦合電壓Vcouple至該電容C1。
請注意：在這個實施例中之該邏輯電平和該信號之電壓電平是用來作為例子，並不意味著對本發明的限制。另外，該開關電流源電路可以用任何類型之開關電路實現，例如開關電容積分器、開關電容濾波器、開關電容調整器，等等。
第5圖係根據本發明實施例之開關電流源電路之控制方法之流程圖。一並參考圖1至圖5，首先在步驟S510中，通過該鏡像電晶體M1從該電壓源VDD中抽取該偏置電流Ibias。接下來，在步驟S520中，該電壓產生電路20作為對該開關SW1之開關狀態之響應，選擇性地提供該第一電壓V1或者該第二電壓V2至該電容C1。如以上描述，當該開關SW1導通以及該鏡像電晶體M1和M2連接時，該電壓產生電路20提供具有該第一電壓V1之耦合信號Vcouple，以便於通過該電容C1耦合該耦合信號Vcouple至該鏡像電晶體M1和M2之閘極。另外，當開關SW1斷開使該鏡像電晶體M1和M2之閘極沒有連接時，該電壓產生電路20提供具有該第二電壓V2之該耦合信號Vcouple，以便於通過該電容C1耦合該耦合信號Vcouple至該鏡像電晶體M2之閘極。另外，在步驟S530中，當該開關SW1導通時，通過該鏡像電晶體M2從該電壓源 VDD抽取對應該偏置電流Ibias之該輸出電流Iout。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
20‧‧‧電壓產生電路
M1、M2‧‧‧電晶體
C1、C2‧‧‧電容

Claims (19)

  1. 一種開關電流源電路，包含：一第一鏡像電晶體，該第一鏡像電晶體耦合在一電壓源和一電流源之間，並且具有耦合至該電流源之閘極，其中該電流源通過該第一鏡像電晶體從該電壓源抽取偏置電流；一第二鏡像電晶體，該第二鏡像電晶體具有耦合至該電壓源之源極、耦合至該第一鏡像電晶體之閘極之閘極以及用於提供輸出電流之洩極；一開關，該開關耦合在該第一鏡像電晶體之閘極和第二鏡像電晶體之閘極之間，該開關具有用於接收控制信號之控制端；一電壓產生單元；以及一第一電容，該第一電容耦合在該第二鏡像電晶體之閘極和該電壓產生單元之間；其中，該電壓產生單元根據該控制信號，提供第一電壓或第二電壓至該第一電容，該第二電壓不同於該第一電壓；其中，該第一電容用於耦合該第一電壓或該第二電壓至該第二鏡像電晶體之閘極，以便於在該第二鏡像電晶體之閘極處提供偏置信號。
  2. 如申請專利範圍第1項所述之開關電流源電路，其中當該控制信號使該開關導通時，該電壓產生單元提供該第一電壓至該第一電容；當該控制信號使該開關斷開時，該電壓產生單元提供該第二電壓至該第一電容。
  3. 如申請專利範圍第1項所述之開關電流源電路，其中該電 壓產生單元包括：一第一開關，該第一開關耦合至該第一電容，該第一開關根據該控制信號，提供該第一電壓至該第一電容；以及一第二開關，該第二開關耦合至該第一電容，該第二開關根據互補於該控制信號之信號，提供該第二電壓至該第一電容。
  4. 如申請專利範圍第1項所述之開關電流源電路，其中該電壓產生單元為一邏輯單元，其中當該控制信號使該開關導通時，該邏輯單元提供對應第一邏輯電平之該第一電壓至該第一電容；當該控制信號使該開關斷開時，該邏輯單元提供對應第二邏輯電平之該第二電壓至該第一電容，其中該第二邏輯電平互補於該第一邏輯電平。
  5. 如申請專利範圍第1項所述之開關電流源電路，其中該電壓產生單元為一用於提供類比信號之數位類比轉換器，其中，當該控制信號使該開關導通時，該數位類比轉換器提供具有該第一電壓之該類比信號至該第一電容；當該控制信號使該開關斷開時，該數位類比轉換器提供具有該第二電壓之該類比信號至該第一電容。
  6. 如申請專利範圍第1項所述之開關電流源電路，其中還包括：一第二電容，該第二電容存在於該第二鏡像電晶體之閘極與地之間，該第二電容為寄生電容。
  7. 一種開關電流源電路之控制方法，其中該開關電流源電路包括：由第一和第二鏡像電晶體形成之電晶體對，耦合在 該第一和第二鏡像電晶體之閘極之間之開關以及耦合至該第二鏡像電晶體之閘極之第一電容，該控制方法包括：通過該第一鏡像電晶體從電壓源抽取偏置電流；當該開關導通時，通過該第二鏡像電晶體從該電壓源抽取對應該偏置電流之輸出電流；響應該開關之開關狀態，提供第一電壓或第二電壓至該第一電容，該第二電壓不同於該第一電壓；其中，該第一電容用於耦合該第一電壓或該第二電壓至該第二鏡像電晶體之閘極，以便於在該第二鏡像電晶體之閘極處提供偏置信號。
  8. 如申請專利範圍第7項所述之控制方法，其中該響應該開關之開關狀態，提供第一電壓或第二電壓至該第一電容之步驟包括：當該開關導通時，提供該第一電壓至該第一電容，其中該第二鏡像電晶體之閘極之電壓具有第一電平；當該開關斷開時，提供該第二電壓至該第一電容，其中該第二鏡像電晶體之閘極之電壓具有第二電平；其中，該第一和第二電平之差是根據該第一和第二電壓之差以及該第一電容確定的。
  9. 如申請專利範圍第7項所述之控制方法，其中，該開關由控制信號控制，該響應該開關之開關狀態，提供第一電壓或第二電壓至該第一電容之步驟由電壓產生單元執行，該該電壓產生單元包括：第一開關，該第一開關耦合至該第一電容，該第一開關根 據該控制信號，提供該第一電壓至該第一電容；以及第二開關，該第二開關根據互補於該控制信號之信號，提供該第二電壓至該第一電容。
  10. 如申請專利範圍第7項所述之控制方法，其中該開關由控制信號控制，該響應該開關之開關狀態，提供第一電壓或第二電壓至該第一電容之步驟由電壓產生單元執行；該電壓產生單元為邏輯單元，其中當該控制信號使該開關導通時，該邏輯單元提供對應第一邏輯電平之該第一電壓至該第一電容；當該控制信號使該開關斷開時，該邏輯單元提供對應第二邏輯電平之該第二電壓至該第一電容，其中該第二邏輯電平與該第一邏輯電平互補。
  11. 如申請專利範圍第7項所述之控制方法，其中該開關由控制信號控制，該響應該開關之開關狀態，提供第一電壓或第二電壓至該第一電容之步驟由電壓產生單元執行；該電壓產生單元是用於提供類比信號的數位類比轉換器，其中，當該控制信號使該開關導通時，該數位類比轉換器提供具有第一電壓之該類比信號至該第一電容；當該控制信號使該開關斷開時，該數位類比轉換器提供具有第二電壓之該類比信號至該第一電容。
  12. 如申請專利範圍第7項所述之控制方法，其中該開關電流源電路還包括：第二電容，該第二電容存在於該第二鏡像電晶體之閘極與地之間，該第二電容為寄生電容。
  13. 一種開關電流源電路之控制方法，其中該開關電流源電路包括：耦合在電壓源和電流源之間的第一鏡像電晶體以及 耦合在該電壓源和負載設備之間的第二鏡像電晶體；該控制方法包括：通過該第一鏡像電晶體從電壓源抽取偏置電流至電流源；根據控制信號，使該第一鏡像電晶體之閘極與第二鏡像電晶體之閘極連接或不連接；當該第一和第二鏡像電晶體之閘極連接時，耦合第一電壓至該第二鏡像電晶體之閘極；當該第一和第二鏡像電晶體之閘極沒有連接時，耦合第二電壓至該第二鏡像電晶體之閘極，該第二電壓不同該第一電壓；其中，當該第一和第二鏡像電晶體之閘極連接時，通過該第二鏡像電晶體從該電壓源抽取對應該偏置電流之輸出電流至該負載設備；其中該開關電流源電路進一步包括：耦合在該第二鏡像電晶體之閘極和電壓產生單元之間之第一電容，其中該電壓產生單元能夠提供該第一和第二電壓；其中，該第一電容用於耦合該第一電壓或該第二電壓至該第二鏡像電晶體M2之閘極，以便於在該第二鏡像電晶體M2之閘極處提供偏置信號。
  14. 如申請專利範圍第13項所述之控制方法，其中，該開關電流源電路進一步包括：耦合在該第一和第二鏡像電晶體之閘極之間的開關，該開關由該控制信號控制。
  15. 如申請專利範圍第13項所述之控制方法，其中該電壓產生單元包括： 第一開關，該第一開關耦合至該第一電容，該第一開關根據該控制信號，提供該第一電壓至該第一電容；以及第二開關，該第二開關根據互補於該控制信號之信號，提供該第二電壓至該第一電容。
  16. 如申請專利範圍第13項所述之控制方法，其中該電壓產生單元為邏輯單元，其中當該控制信號使該開關導通時，該邏輯單元提供對應第一邏輯電平之該第一電壓至該第一電容；當該控制信號使該開關斷開時，該邏輯單元提供對應第二邏輯電平之該第二電壓至該第一電容，其中該第二邏輯電平互補於該第一邏輯電平。
  17. 如申請專利範圍第13項所述之控制方法，其中該電壓產生單元為數位類比轉換器，其中，當該第一和第二鏡像電晶體之閘極連接時，該數位類比轉換器提供第一電壓至該第一電容；當該第一和第二鏡像電晶體之閘極斷開時，該數位類比轉換器提供第二電壓至該第一電容。
  18. 如申請專利範圍第13項所述之控制方法，其中該開關電流源電路進一步包括：存在於該第二鏡像電晶體之閘極和地之間的第二電容。
  19. 如申請專利範圍第18項所述之控制方法，其中該第二電容為寄生電容。
TW104102972A 2014-05-30 2015-01-29 開關電流源電路及其控制方法 TWI537703B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/291,463 US9541939B2 (en) 2014-05-30 2014-05-30 Switching current source circuit and control method thereof

Publications (2)

Publication Number Publication Date
TW201544926A TW201544926A (zh) 2015-12-01
TWI537703B true TWI537703B (zh) 2016-06-11

Family

ID=54701643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102972A TWI537703B (zh) 2014-05-30 2015-01-29 開關電流源電路及其控制方法

Country Status (3)

Country Link
US (1) US9541939B2 (zh)
CN (1) CN105322926B (zh)
TW (1) TWI537703B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831158B (zh) * 2022-03-22 2024-02-01 瑞昱半導體股份有限公司 以比較器為核心的切換電容式電路及其電流源

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408174A (en) * 1993-06-25 1995-04-18 At&T Corp. Switched capacitor current reference
JP2783241B2 (ja) * 1996-02-20 1998-08-06 日本電気株式会社 発光素子駆動回路
FR2774232B1 (fr) * 1998-01-26 2000-02-25 Alsthom Cge Alcatel Dispositif de generation d'impulsions de courant a faible bruit, comparateur de phase, synthetiseur et utilisation correspondants
JP2005173952A (ja) * 2003-12-11 2005-06-30 Matsushita Electric Ind Co Ltd 電流源、発光素子駆動回路およびデジタルアナログ変換器
US7130225B1 (en) * 2004-03-03 2006-10-31 Atheros Communications, Inc. Charge pump with large bypass capacitors
US7205826B2 (en) * 2004-05-27 2007-04-17 Broadcom Corporation Precharged power-down biasing circuit
US7230410B1 (en) * 2004-09-03 2007-06-12 Analog Devices, Inc. Accurate high-speed current sources
CN101233394B (zh) * 2005-07-27 2014-02-26 株式会社半导体能源研究所 半导体装置
SG135975A1 (en) 2006-03-07 2007-10-29 St Microelectronics Asia Circuit and method for fast switching of a current mirror with large mosfet size
JP2009194558A (ja) * 2008-02-13 2009-08-27 Toshiba Corp カレントミラー回路及びデジタルアナログ変換回路
CN101404142A (zh) * 2008-10-31 2009-04-08 南开大学 电流镜型tft-oled显示像素单元电路及制备方法
CN101572984B (zh) * 2009-06-04 2012-07-04 吉林大学 驱动多路发光二极管的镜像比例恒流源电路
US8610422B2 (en) * 2012-01-24 2013-12-17 Synopsys, Inc. Dynamic biasing of an amplifier using capacitive driving of internal bias voltages
CN202794316U (zh) * 2012-08-27 2013-03-13 上海占空比电子科技有限公司 一种电压斜率变化检测电路

Also Published As

Publication number Publication date
US20150346755A1 (en) 2015-12-03
CN105322926A (zh) 2016-02-10
US9541939B2 (en) 2017-01-10
TW201544926A (zh) 2015-12-01
CN105322926B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN108075737B (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
EP2328056B1 (en) Low-dropout linear regulator (LDO), method for providing an LDO and method for operating an LDO
US9425797B2 (en) High performance reconfigurable voltage buffers
US9531336B2 (en) Operational amplifier and driving circuit
US9459639B2 (en) Power supply circuit with control unit
JP2011211443A (ja) 差動増幅回路
KR101353670B1 (ko) 삼각파 생성 회로
US20170179949A1 (en) Sampling circuit and sampling method
TWI415388B (zh) 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路
JP5700707B2 (ja) ブートストラップスイッチ回路
TWI537703B (zh) 開關電流源電路及其控制方法
EP2940862B1 (en) Reference buffer with wide trim range
US9160948B2 (en) Replica noise generator using pixel modeling and ramp signal generator including the same
US8988146B1 (en) Voltage amplifier for capacitive sensing devices using very high impedance
US20120049921A1 (en) Offset Cancellation Current Mirror and Operating Method Thereof
EP3041141A2 (en) I/o driving circuit and control signal generating circuit
US10033358B2 (en) Buffer circuit and voltage generator using the same
US9300257B1 (en) High gain, high slew rate amplifier
JP4606884B2 (ja) スイッチ制御回路
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
TWI789249B (zh) 靴帶式開關
US20170331475A1 (en) Reference voltage buffer circuit
US9287874B2 (en) Level-shifting device
TWI517583B (zh) 高壓位準轉換電路
JP6883689B2 (ja) レギュレータ回路およびセンサ回路