TWI533502B - 可調整之低耗損介面 - Google Patents

Description

可調整之低耗損介面

本發明係關於一介面，其用於例如積體電路與波導之間。具體而言，本發明係關於阻抗匹配介面，例如自積體電路(好比單晶微波積體電路)移轉或傳輸能量的階梯式平台(step launch)。在一範例實施例中，本發明可調整阻抗匹配功能。

本技藝中有許多電路及其他電子裝置可產生能量波，如電磁波及微波。此等電路產生的能量波，係透過不同的電線、導管及其他媒介傳送到目的地。

將微波信號自一模式轉變到另一媒介或與另一媒介溝通容易產生「耗損」。因為容易耗損，所以信號的一部分在行經電路、電線與其他媒介時會消失。換句話說，進入容易耗損材質的信號，在進入此材質時會比離開此材質時來的大。

在微波頻率做轉變尤其困難且容易產生耗損。在微波頻率的介電質材質比在低頻率的介電質材質具有較高的正切。在微波頻率中，金屬耗損會因為集膚深度的減少，以及對表面粗糙度的敏感度的增加而變大，除了在微波頻率的材質較容易耗損外，各轉變與介面的設計也更為困難。在微波頻率中很難控制或預測相位。這導致更大的錯配耗損。一般而言，越簡單的介面，越不容易發生耗損。產生並傳輸微波的一範例電路，係「單晶微波積體電路」或「MMIC」。耗損的信號波無法使用，且因為耗損而降低信號強度而降低MMIC的效率。一般而言，微波的頻率越高，傳輸媒介的耗損越多，且電路越無效率。在某些應用中，即使降低少許信號的信號耗損(如1/10分貝)，皆可導致重大的效能耗損。功率放大器係能量波(如微波)耗損常出問題的一範例應用。

波導係用以降低耗損的一種架構。波導為定義負載能量波到一特定目的地之腔體的架構。不幸的是，某些波仍然會有信號耗損的問題，因為產生能量波的電路與波導間的連接或介面本身亦可能產生耗損。

波導與積體電路間的介面容易產生耗損，一部分係因為電路(如MMIC)到介面一開始的轉變所致。積體電路與介面間一開始的轉變，係因為積體電路與介面間的阻抗差異而產生耗損。降低初始耗損的一個方法，係盡量在轉變點將MMIC或其他積體電路的阻抗與介面匹配。

基於將MMIC連接到其他能量傳輸裝置(如波導)所使用的介面類型，MMIC具有最大且最明顯的信號耗損量。具體而言，MMIC到波導的阻抗錯配會增加信號耗損。舉例而言，MMIC的阻抗(如五十歐姆)可能無法匹配相連波導的阻抗(此阻抗可能較高，一般會比MMIC的阻抗高出好幾百歐姆)。再者，MMIC與波導可能有不同模式的能量波傳播。

MMIC與波導間現有的介面包含許多架構，其包含打線接合、微帶線、引腳及其他將電路與波導或其他架構相連的裝置。匹配網路的每個部分皆有相關聯的耗損。此等介面亦試圖匹配波導的阻抗、或將MMIC的阻抗轉換為波導的阻抗。此等介面類型一般係稱為「阻抗匹配介面」或「阻抗匹配及轉換介面」，且此等介面會轉換行經介面之能量的阻抗與波模式傳播。在此說明書中，「介面」一詞係指「阻抗匹配介面」或「阻抗匹配及轉換介面」。然而，目前積體電路(如MMIC)與波導間的阻抗匹配介面仍有業界無法接受的耗損量。大部分的耗損係基於額外的構件，如導致較高耗損的微帶線、懸置帶狀線及引腳所致。

除了耗損之外，MMIC與其他類似電路會有過多「漣波」的問題。漣波係指基於二個電子裝置(如微帶線軌道與MMIC、或自微帶線到懸置帶狀線、或自懸置帶狀線到波導)錯配的阻抗，而隨著頻率所產生無用的增益變化。當發生錯配時，會有產生駐波的回波。此駐波即會導致漣波與頻率的變化。

因此，本技藝需要的是提供一種在積體電路(如MMIC)與波導間可降低信號耗損的介面或其他架構。在理想的情況下，係產生一種可降低漣波以減少耗損的介面。又，在理想的情況下，介面係可用以在轉變時間點緊緊將MMIC的阻抗匹配介面。再者，本技藝需要的是製造一種降低耗損的介面，係便宜且容易製作，尤其是可自現有的構件製作而成，且無需使用介電質材質或微帶線的介面，且係直接焊接積體電路(如MMIC)到波導的介面。

一般而言，本發明之一範例面向，係揭露一種介面，其用以連接二個彼此間相互傳送或接收能量的裝置。在一範例實施例中，本發明之介面係可直接將MMIC連接到波導，而不用使用介電質材質的低耗損介面。再者，根據一範例實施例，介面更包含一隔離壁，位於傳送或接收能量的其中一個裝置的輸入區與輸出間之間。在另一範例實施例中，本發明提供一旋轉螺釘或其他可調整裝置，以增加或減少介面及/或波導內腔體的大小，以緊緊地匹配電路與介面間連接點的阻抗。

本發明之一面向，係揭露一介面，用以將一積體電路與一能量傳輸裝置(如波導)相連。在本說明書中，介面係指介面10。

參照圖1-7，根據本發明之一範例實施例，介面10係位於積體電路11與能量傳輸裝置13之間。可用於本發明的某些範例介面10，係揭露於同申請人申請中之標題為「低耗損介面」的美國專利申請案第11/853,287號專利中，包含在此供參考。

介面10將積體電路11(如MMIC)連接到另一能量傳輸裝置13(如波導)。雖然在此使用積體電路11與能量傳輸裝置13等詞彙，但熟此技藝者當知介面10可連接任何能量傳送、接收或類似裝置，且其落入本發明之範疇。參照圖1與2，介面10、積體電路11與能量傳輸裝置13一般係位於另一架構7，其架構環繞許多構件，組合成一系統，而介面10、積體電路11與能量傳輸裝置13屬於其系統中的一部分。架構7可包含一蓋部與底部，如下述，或者架構7可為具有容納積體電路11、介面10與能量傳輸裝置13之空間的一單一單元。在某些範例實施例中，架構7係以如鋁或銅的金屬製造而成。在其他範例實施例中，架構7係以如金或銀的另一金屬鍍造而成。

在一範例實施例中，積體電路11係一單晶微波積體電路(MMIC)。積體電路11係一電子系統的一部分，且在一輸入區14連接另一電子裝置(如一微帶線5)(或任何其他電子裝置)，且更在一輸出區16與能量傳輸裝置13相連。輸入區14與輸出區16可為任何可形成電子連線的習知裝置(如打線接合(wirebond))。再者，許多習知連線機制(如帶狀連接(ribbon bonds))可用以將輸入區14與輸出區16與其他裝置相連，如此所述。

在另一範例實施例中，積體電路11在電路板上包含許多獨立構件，如功率放大器、低雜訊放大器、偵測器、限制器、隔離器、交換器、篩濾器、多工器、耦接器及其類似者。積體電路11可為任何類型的電路、電路板、印刷電路板、積體電路、獨立構件、獨立構件的結合、或產生、接收或轉移電子波(如微波信號)的其他裝置或媒介類型。藉此，「電路」或「積體電路」等詞彙並不限於電路板上的獨立構件，而可包含任何傳輸能量波的裝置(如電線、電纜或波導)。

類似地，能量傳輸裝置13可為任何可用以傳輸能量的裝置或媒介類型。在一範例實施例中，能量傳輸裝置13係傳輸微波能量波的波導。在另一範例實施例中，能量傳輸裝置13包含可用以將能量波自一來源傳輸並引導到另一處的電線、電纜或其他裝置。又一範例中，能量傳輸裝置13包含其他積體電路，如MMIC或任何傳輸電能的裝置。

參照圖1所示的範例實施例，介面10包含一階梯式轉變，其定義一介面腔體18，係可擴張到波導腔體20之大小的體積。階梯式轉變可包含一階梯式平台(step launch)15，其定義一主體17，而再由其主體於介面腔體18與波導腔體20間定義一系列的脊體或階梯30、32、34與36。主體17進一步定義一空間19進入波導腔體20。在一範例實施例中，階梯式平台15係組態使得連續階梯30、32、34等之間的空間19會朝介面腔體18與波導腔體20的方向延伸。每個階梯的深度及/或高度皆可相同，使得每個階梯皆可代表前一階梯。在一範例實施例中，在Ka波段頻率每個階梯的高度係0.5mm。在較低頻率，此高度可能更高，一範例高度為3mm。然而，在其他實施例中，階梯式平台中的每個階梯的深度及/或高度可能不同。此等階梯並不限於單一性。再者，在一範例實施例中，階梯30、32、34與36的角落或邊緣可縮限在0.001mm到1mm的範圍，以進一步降低耗損。

階梯式平台15可以任何傳導材質製造而成，以最小化耗損。在一範例實施例中，階梯式平台15可鍍金。在其他範例實施例中，階梯式平台15係由銀、銅、鋁、鍍塑膠、鍍陶瓷、許多金屬及/或合金、及/或其他具有低電阻的類似材質。任何可用以促進阻抗匹配並降低信號耗損的材質皆可用來製造階梯式平台15。

在圖1、3、4及5所示的一範例實施例中，階梯式平台15包含一單一脊狀階梯式平台(如僅在一邊的階梯30、32、34等)。階梯式平台15係用以提供積體電路11的阻抗到能量傳輸裝置13的阻抗之階梯式轉變。在圖2所示的另一範例實施例中，介面10包含雙脊裝置(如在兩邊的階梯30、32、34等)，且可由二個傳能材質(如相連之一蓋部26與一封裝底部28)形成。在此範例實施例中，蓋部26與底部28所形成的形狀，係當二個部分準確對準時，可形成包含介面10之階梯式平台15的空間19，且更包含能量傳輸裝置13。在一範例實施例中，二個殼體部分的形狀，係當二體結合時，可形成一凹處，即介面10與能量傳輸裝置13，且介面10係漸進式地轉變到波導腔體20。介面10可位於蓋部26或底部28，如圖示。當介面10係位於蓋部26時，當能量頻率從15GHz升高到38.6GHz時，插入耗損可低於0.2dB。在許多其他範例實施例中，介面10係自積體電路11形成一非漸進式(abrupt)的機械轉變到波導腔體或其他能量傳輸裝置13。

在圖2所示的範例實施例中，階梯式平台15包含一雙脊階梯式平台，以容納波導腔體或其他具有不同體積與阻抗需求的類似能量傳輸裝置。此等階梯的數量與大小一般係與頻率相關。頻率越低，波導腔體20的體積越大，而越大的波導20，可用以使積體電路11的輸出阻抗匹配波導腔體20的階梯數越多。具有較多的階梯將可降低轉變中的最小回覆耗損及射頻的不連續性。需要知道的是，根據介面10的應用，階梯的長度與高度可選擇用來降低耗損。舉例而言，階梯式平台的第二脊或階梯可建造的比第一脊長，如圖所示。在此實施例中，27GHz到38.6GHz間，插入耗損顯示為低於0.2dB。在其他實施例中，當能量頻率自27GHz升到38.4GHz時，調整脊體或階梯的大小可將插入耗損降低到低於0.1dB。

階梯的數量可為階梯轉變與製造之可用空間的函數。具體而言，較小的腔體可能比較大的腔體具有較少的階梯。本發明之實施例可使用任何數量的脊體、階梯或其他類似特徵，且皆落入本發明之範疇。在其他範例實施例中，階梯式平台15可包含一平順、傾斜的轉變，而沒有階梯。轉變的角度可為任何可容納能量傳輸裝置13的角度。某些範例階梯式平台15的階梯式轉變包含但不限於三角形、指數形或Klopfenstein錐形。

介面10可包含位於輸入區14與輸出區16之間的一隔離壁22。隔離壁22係指任何隔離輸入區14與輸出區16的架構，且可用以降低輸入區14與輸出區16間的漣波及其他干擾，進而降低耗損。某些範例隔離壁22包含金屬架構、微波吸收器及介電質。降低此處的漣波亦降低積體電路11與能量傳輸裝置13間能量波的整體耗損。

再者，隔離壁22隔離積體電路11(如MMIC)上的輸入與輸出墊(即輸入區14與輸出區16)。隔離MMIC的輸入區14與輸出區16可降低不必要的反饋，進而具有更穩定的MMIC或其他積體電路11，而不會震盪。

維持此隔離係重要的，因為當沒有適當的隔離時，即可能產生許多問題。舉例而言，某些電路(如MMIC)所經歷的震盪可能會產生許多問題，如上述。再者，輸入區14與輸出區16間的互動會導致過多的漣波，進而降低效能，而導致較低的輸出功率及較多的增益變化。此等問題會因為高頻率的能量而放大。因此，隔離壁22可避免高頻率的耗損並增進效能。

隔離壁22可以用與架構7相同的材質製造，如鋁或銅，或者可用其他的材質製造並鍍銀或金。在此範例實施例中，隔離壁22大約係十公釐厚。在其他範例實施例中，隔離壁22大約係十到五十公釐厚。用來藉由隔離輸入區14與輸出區16以降低漣波的隔離壁22之任何大小或形狀皆落入本發明的範疇。再者，隔離壁22可為圖3、4及5所示的垂直元件、或可為一突緣24或其他類似水平元件，如圖1與2所示。

在某些範例實施例中，隔離壁22係置於離積體電路11上方約0.5到0.05公釐處。在其他範例實施例中，隔離壁係置於離積體電路11上方0.25公釐之範圍內、或是離積體電路11上方約0.25到0.5公釐範圍內的任何一處。在又一範例實施例中，隔離壁的放置可使用其他高度範圍，並仍落於本發明之範疇。再者，在一範例實施例中，當以MMIC作為積體電路11時，隔離壁係直接放置於MMIC的最後一個增益階段之後，並在輸出打線接合前。然而，隔離壁22可放置在介面10上的任何位置，並落入本發明之範疇。

根據一範例實施例，介面10更包含一打線接合12，其直接連接階梯式平台15與積體電路11。在一範例實施例中，打線接合12可為任何形狀且包含任何數量的打線接合。打線接合12可包含一電性傳導低耗損材質，且打線接合12可包含導線、引腳、帶狀物或其他連接傳輸能量的二或多個裝置之裝置。某些範例材質包含但不限於金、銀、銅、許多合金、鈹、銅、鎢及/或其他具有高傳導性及低阻抗性的類似材質。

再者，用以傳能的任何裝置或材質皆可作為打線接合12。某些範例打線接合為0.15公釐到25公釐的長度。打線接合12可為任何適用於介面10使用之特定位置的大小。舉例而言，若積體電路11與階梯式平台15間需要一長距離，可作更長的打線接合12以適應此長度。再者，在某些其他範例實施例中，打線接合12可為一探針、同軸引腳、纜線或其他具有同軸組態的裝置類型。在其他範例實施例中，打線接合12係一海綿材質，如上述由相同申請人所申請標題為「低耗損介面」的專利申請案中所揭露，此專利案已包含在此供參考。

再者，打線接合12可在許多位置連接至介面10。舉例而言，如圖1與2中的範例實施例所示，打線接合12係直接自積體電路11輸出區連到隔離壁22。然而，在圖3、4與5的範例實施例中，打線接合12係直接連到積體電路11及階梯式平台15。

需要知道的是，不只一個隔離壁22可與介面10一同使用，且落入本發明之範疇。舉例而言，本發明可使用二、三或更多的隔離壁22，且以許多不同的高度放在積體電路11或其他構件之上方的不同位置。許多隔離壁亦可以不同材質建造、具有不同大小、或可以同一材質製造並具有相同大小。

在某些範例實施例中，介面10更包含旋轉螺釘38。旋轉螺釘38係可調整的裝置，其可用以調整介面腔體18的大小或體積，藉由在介面10與積體電路11間相連處，緊密地匹配積體電路11的阻抗與介面10，進而最小化耗損。透過調整介面腔體18的大小，以提供一個可降低最大耗損的正確尺寸的介面腔體，進而匹配阻抗。在某些範例實施例中，旋轉螺釘38係由不鏽鋼、黃銅或尼龍製造而成。螺釘可以電性傳導或非傳導材質製造之。位於介面腔體內之旋轉螺釘38的尖端可以相同或相似於旋轉螺釘38剩餘部份的材質製造之。舉例而言，旋轉螺釘38的軸部可用尼龍製造，而尖端則以不鏽鋼製造。

雖然本說明係以旋轉螺釘38作固定功能，但是任何可調整介面腔體18(或波導腔體20)的裝置皆落入本發明的範疇。其他範例裝置包含可調整引腳、螺栓或其他類似圓柱形架構。在本發明之另一範例實施例中，齒條(rack)及小齒輪(pinion)裝置亦可取代旋轉螺釘38。再者，除了使用單一旋轉螺釘38之外，本發明亦可使用在此所述的多個旋轉螺釘或其他類似裝置。在此範例實施例中，螺釘係直接放置於二或多個階梯30、32、34及36之上，以調整介面腔體18內的空間以及階梯30、32、34與36上的空間。

在其他實施例中，可以省略旋轉螺釘38，且介面腔體18的大小可利用移動架構7或移動蓋部26或封裝底部28作調整。在其他範例實施例中，可完全省略旋轉螺釘38及其他類似裝置，且介面腔體18可具有固定不可調整的大小。

在某些範例實施例中，旋轉螺釘38包含連接頭部42的軸部40。旋轉螺釘38係可調整式，且可調整介面腔體18的大小，以根據介面10所使用的特定應用，產生可使介面10具有最小耗損的大小。最重要的是旋轉螺釘38可致能使用者在連接點調整介面10與積體電路11間的阻抗匹配。具體而言，可將旋轉螺釘38一直調整到產生介面腔體18的最小耗損為止。因為輸出區16附近的介面腔體18係可被調整，以允許積體電路11的阻抗在介面腔體18的位置緊密地匹配腔體13的阻抗，所以可以降低耗損。舉例而言，當介面腔體18的大小為十公釐時，在階梯式平台15的介面10阻抗可為六十歐姆，而積體電路11的阻抗為五十歐姆。然而，若介面腔體18的大小調整為八十公釐，在階梯式平台15的介面10之阻抗可完全匹配至五十歐姆。調整旋轉螺釘38提供了精準的阻抗匹配。

因此，旋轉螺釘38可根據其所在的特定位置而客製化介面10，進而降低耗損。在某些範例實施例中，旋轉螺釘38可被移除，而旋轉螺釘38所占用的空間可由其他材質來填補。

如圖所示，旋轉螺釘38可連接介面10、或以許多不同方式作擺設，以調整介面腔體18。如圖1、2與5所示，旋轉螺釘38係分別設置於主體7或蓋部26內，以將軸部40直接放置於介面10的相對端上之輸出區16之上。在圖3與4所示的其他範例實施例中，旋轉螺釘38的設置方式係可自波導腔體底部作調整，旋轉螺釘38可位於介面10的任一處，且係落入本發明之範疇。

在許多範例實施例中，介面10係作為許多能量波(如無線電波及微波)的途徑。介面10提供阻抗及模式轉換以達到理想的積體電路11與能量傳輸裝置13之阻抗與模式。隨著能量通過介面10並進入階梯式平台15，階梯式平台15的阻抗將隨著第一階梯30與第二階梯32(以及可能的額外階梯34、36)而改變，最終匹配介面10之相對端上的能量傳輸裝置13之能量波傳送的阻抗與模式。雖然在此所繪示及描述的是開口大小的垂直改變，本揭露書亦思及開口大小在水平方向的改變。因此，階梯式平台15中腔體的大小可透過增加長度、寬度、直徑作改變、及/或對腔體的大小作任何適當的改變。

在一範例中，MMIC產生具有五十歐姆的某一第一阻抗的微波能量。在某些範例實施例中，介面10的阻抗已藉由使用旋轉螺釘38改變介面腔體18的大小而調整為五十歐姆。MMIC所產生的能量係產生於輸出區16，且比正常的MMIC所產生的漣波來的少，這是因為輸入區14與輸出區16間放置隔離壁22的因素所致。具有五十歐姆阻抗的此能量，係透過打線接合12傳到介面10，並接著進入階梯式平台15。再者，MMIC所產生的能量與相關的能量波係可簡單地從MMIC轉換到介面10，因為旋轉螺釘38的設置可允許介面腔體18具有降低最大耗損的大小與體積。

此時，階梯式平台15可用以在最小的耗損下，處理具有例如五十歐姆的阻抗能量。隨著微波能量行經階梯式平台15，階梯式平台15的阻抗逐漸改變，直到與能量傳輸裝置13的阻抗相等為止。因此，能量通過階梯式平台15所具有的阻抗會逐漸改變到與能量傳輸裝置13內所具有的阻抗相同為止。如此所述，逐漸係指與在一處從MMIC阻抗直接改變成波導阻抗相比，較不突然的方式進行改變。

在此範例中，能量傳輸裝置13可具有三百七十歐姆的第二阻抗，且介面10必須將積體電路11之五十歐姆的阻抗以最小的耗損匹配能量傳輸裝置13的較大阻抗。根據階梯式平台15所定義之階梯或脊體在數量上的轉變，阻抗逐漸在介面10上改變，直到達到三百七十歐姆(即能量傳輸裝置15的阻抗)為止。具體而言，阻抗可在行經階梯式平台15時，在每個階梯30、32與34作些微改變。舉例而言，阻抗在階梯30時可為五十歐姆，在階梯32時變為一百五十歐姆，最後在階梯34成為三百七十七歐姆。或者，阻抗係隨著階梯式平台15的斜度而改變。隨著能量行經介面10，逐漸改變其所經歷的阻抗可將耗損最小化。

除了改變阻抗以外，能量波傳送的模式亦會隨著能量行經介面10而改變。舉例而言，能量傳輸裝置13(如波導)的波傳播模式可為TE₁₀ (橫電波10)，而積體電路11(如MMIC)可具有半橫向電磁波傳送的微電線模式。介面10可使用其改變阻抗的相同方式，改變積體電路11到能量傳輸裝置13的波傳播模式。

參照圖6，根據本發明之另一範例實施例，介面10可與電子系統一同使用，其系統包含不只一個電路(如積體電路11)。具體而言，介面10可為包含二個電路(如積體電路11與次電路44)的電子系統的一部份。在此範例實施例中，電路係串聯排列，然而，在其他實施例中，本發明亦可思及其他排列。某些範例次電路包含微波電路或網路。如此範例實施例所示，隔離壁22係位於積體電路11之上。然而，隔離壁22可放置於任一處，如上述，且可使用不只一個隔離壁22，並落於本發明之範疇。

再者，次電路44可為任何電路或其他電子裝置(如MMIC)、或者可包含電路板上的獨立構件(如功率放大器、低雜訊放大器、偵測器、限制器、隔離器、交換器、篩選器、多工器、耦接器及其類似者。次電路可為任何類型的電路、電路板、印刷電路板、積體電路、獨立構件、獨立構件的結合、或其他產生、接收、或移轉電波(如微波信號)的裝置或媒介類型。如前述，「電路」或「積體電路」一詞不限於具有電路板上的獨立構件的裝置，而包含任何可傳送能量波的裝置(如電線、電纜或波導)。

參照圖7，根據本發明之另一範例實施例，不只一個介面10可與電子系統一起使用。如圖所示，介面10可位於積體電路11或如上述之複數個電路(如次電路44)的輸入及輸出端(相對於例如射頻能量的能量流的方向)。位於積體電路11之輸入區14與輸出區16的二個介面10包含具有幾個階梯的階梯式平台15，然而，本發明可使用任何階梯式平台15或類似裝置，且其皆落入本發明之範疇。

再者，根據另一範例實施例，隔離壁22係位於積體電路11的輸入或輸出端，或者可使用二個隔離壁22位於二端。或者，可使用單一隔離壁22，並放置於積體電路11中間的上方。如此範例實施例所示，直接打線接合12介面可用以將積體電路11的輸入與輸出區連到階梯式平台15。

如上述，介面10可匹配能量傳輸裝置13的阻抗，而僅有些微的信號耗損或無信號耗損。在一範例實施例中，介面10無需使用介電材質及/或微帶線。在其他範例實施例中，某些介電材質可用於介面10之許多構件上的製造。

雖然本發明之精神已透過實施例作詳細描述，但熟此技藝者當知，適用於特定環境及作業需求的許多特定架構、排列、比例、裝置、材質與構件上的潤飾亦可實施本發明，而不偏離本發明之精神。此等改變與潤飾亦包含於本發明之範疇，如以下專利申請範圍所主張。

5．．．微帶線

7．．．架構

10．．．介面

11．．．積體電路

12．．．打線接合

13．．．能量傳輸裝置

14．．．輸入區

15．．．階梯式平台

16．．．輸出區

17．．．主體

18．．．介面腔體

19．．．空間

20．．．波導腔體

22．．．隔離壁

24．．．突緣

26．．．蓋部

28．．．包裝底部

30、32、34、36．．．階梯

38．．．旋轉螺釘

40．．．軸部

42．．．頭部

44．．．次電路

伴隨圖式，並參照以下詳述及專利申請範圍熟此技藝者當可更加了解本發明，其中圖中的類似標號代表類似元件：

圖1繪示本發明之一範例實施例中，將一MMIC連接到一波導之介面的剖面圖，其中此介面係一單一脊狀介面，包含一隔離壁與一可調式旋轉螺釘；

圖2繪示本發明之另一範例實施例中，具有一雙脊階梯式平台的介面的剖面圖；

圖3繪示本發明之另一範例實施例中，將一MMIC連接到一波導之介面的剖面圖，其中此介面具有九十度的能量轉移性；

圖4繪示本發明之另一範例實施例之介面的剖面圖；

圖5繪示本發明之另一範例實施例中，在階梯式平台的相對邊具有一旋轉螺釘之介面的剖面圖；

圖6繪示本發明之另一範例實施例中，與二個電子電路及一介面相連之一介面的剖面圖；以及

圖7繪示本發明之另一範例實施例中，位於一電路之輸入與輸出端的二個介面的側視圖。

5．．．微帶線

7．．．架構

10．．．介面

11．．．積體電路

12．．．打線接合

13．．．能量傳輸裝置

14．．．輸入區

15．．．階梯式平台

16．．．輸出區

17．．．主體

18．．．介面腔體

19．．．空間

20．．．波導腔體

22．．．隔離壁

24．．．突緣

30、32、34、36．．．階梯

38．．．旋轉螺釘

40．．．軸部

42．．．頭部

Claims (29)

1. 一種電子系統，包含：一第一能量傳輸或接收裝置，具有能量波傳播之一第一阻抗與第一模式，其中該第一能量傳輸或接收裝置包含一基板，該基板具有一第一端以及與該第一端相對之一第二端，且其中該第一端包含一輸入區而該第二端包含一輸出區；一第二能量傳輸或接收裝置，具有能量波傳播之一第二阻抗與一第二模式；與該第一能量傳輸或接收裝置以及該第二能量傳輸或接收裝置通訊之一階梯式平台(step launch)，其中該階梯式平台用以藉由將能量波傳播之該第一阻抗與該第一模式匹配至能量波傳播之該第二阻抗與該第二模式，而以最小的耗損傳輸能量，而不使用介電質材質；以及一隔離壁，位於該第一端與該第二端之間，並用以隔離該輸入區與該輸出區以降低反饋。
2. 如請求項1所述之電子系統，其中該第一能量傳輸或接收裝置係一單晶微波積體電路，以及該第二能量傳輸或接收裝置係一波導。
3. 如請求項2所述之電子系統，其中該階梯式平台係一平順、斜坡的(sloped)轉變。
4. 如請求項2所述之電子系統，其中該階梯式平台介面係部分定義一介面腔體。
5. 如請求項4所述之電子系統，更包含一可調式裝置，用以調整該介面腔體之體積。
6. 如請求項5所述之電子系統，其中該可調式裝置係一旋轉螺釘。
7. 如請求項1所述之電子系統，其中該第一能量傳輸或接收裝置係水平定向，而該第二能量傳輸或接收裝置係垂直定向。
8. 如請求項1所述之電子系統，其中該第一能量傳輸裝置係與該第二能量傳輸裝置垂直，且該電子系統用以提供一90度的能量傳送(transference)。
9. 如請求項1所述之電子系統，其中該電子系統不包含一回短(back short)。
10. 一種電子系統，該系統包含：一單晶微波積體電路，包含一電路板，該電路板具有一第一端以及與該第一端相對之一第二端，且其中該第一端包含一輸入區而該第二端包含一輸出區；一第一隔離壁，位於該第一端與該第二端之間，並用以隔離該輸入區與該輸出區以降低反饋；一波導，包含一腔體；以及一介面，包含一階梯式平台，該平台定義該波導之該腔體之一部份，其中定義該波導之該腔體之該介面之該部份比由該波導所定義之該腔體之該部份的體積(size)來的小。
11. 如請求項10所述之電子系統，更包含與該腔體通訊之一 旋轉螺釘，以根據該介面所定義之該腔體之該部份而調整該腔體之體積(volume)。
12. 如請求項11所述之電子系統，其中該旋轉螺釘係位於該腔體之相對該介面之一邊。
13. 如請求項10所述之電子系統，更包含連接該單晶微波積體電路至該介面之一打線接合介面。
14. 如請求項10所述之電子系統，其中該第一隔離壁距離該單晶微波積體電路約0.5到0.05公釐。
15. 如請求項10所述之電子系統，更包含位於該輸入區與該輸出區間之一第二隔離壁。
16. 一種電子系統，該系統包含：一第一能量傳輸裝置，具有能量波傳播之一第一阻抗與第一模式，其中該第一能量傳輸裝置包含一基板，該基板具有一第一端以及與該第一端相對之一第二端，且其中該第一端包含一輸入區而該第二端包含一輸出區；一隔離壁，位於該第一端與該第二端之間，其中該隔離壁用以自該輸出區所產生之一輸出信號隔離位於該輸入區之一輸入信號以降低反饋；一第二能量傳輸裝置，包含一腔體，其中該第二能量傳輸裝置具有能量波傳播之一第二阻抗與一第二模式；以及一階梯式平台介面，定義一介面腔體以及接觸該第一能量傳輸裝置與該第二能量傳輸裝置，並用以藉由運作阻抗匹配與模式轉變的方式，將能量波傳播之該第一阻抗與 該第一模式匹配至能量波傳播之該第二阻抗與該第二模式，而以最小的耗損將能量自該第一能量傳輸裝置傳送至該第二能量傳輸裝置，而不使用介電質材質。
17. 如請求項16所述之電子系統，更包含調整該介面腔體之體積的一旋轉螺釘。
18. 如請求項16所述之電子系統，其中該隔離壁距離該第一能量傳輸裝置約0.5到0.05公釐。
19. 如請求項16所述之電子系統，其中該階梯式平台介面係設置於該腔體內。
20. 如請求項16所述之電子系統，更包含連接該第一能量傳輸裝置至該階梯式平台介面之一打線接合，。
21. 一種電子系統，該系統包含：一單晶微波積體電路，包含一電路板，該電路板具有一第一端以及與該第一端相對之一第二端，且其中該第一端包含一輸入區而該第二端包含一輸出區；一隔離壁，係位於該第一端與該第二端之間，並用以隔離該輸入區與該輸出區以降低反饋；一波導，係包含一波導腔體；一介面，包含設置於該波導腔體之一階梯式平台，並定義一介面腔體，其中該介面腔體係小於該波導腔體；一旋轉螺釘，調整該波導腔體之體積；以及連接該單晶微波電路至該介面之一介面。
22. 如請求項21所述之電子系統，其中該旋轉螺釘係位於該介面腔體之相對或鄰近該介面之一邊。
23. 一種微波途徑，包含：具有一第一阻抗的一單晶微波積體電路，其中該單晶微波積體電路包含一電路板，該電路板具有一第一端以及與該第一端相對之一第二端，且其中該第一端包含一輸入區而該第二端包含一輸出區；一隔離壁，位於該第一端與該第二端之間，其中該隔離壁用以自該輸出區所產生之一輸出信號隔離該輸入區之一輸入信號以降低反饋；一介面，連接至該單晶微波積體電路，該介面在一介面第一端具有該第一阻抗且在一介面第二端具有一第二阻抗，該介面更在該第二端與一波導相連，其中該波導具有該第二阻抗；以及該介面更包含與一腔體通訊之一階梯式平台，其中該腔體沿著該微波途徑的方向在不同點具有一不同體積，以及其中該腔體之體積係沿著該微波途徑之該方向而改變。
24. 如請求項23所述之微波途徑，更包含調整該腔體之該體積的一旋轉螺釘。
25. 如請求項23所述之微波途徑，其中該隔離壁更包含一突緣。
26. 一種電子系統，包含：一單晶微波積體電路，具有一基板，該基板具有一第一端以及與該第一端相對之一第二端，且其中該第一端包含一輸入區而該第二端包含一輸出區；以及 一隔離壁，位於該第一端與該第二端之間，其中該隔離壁隔離該輸入區與該輸出區以降低反饋，但不完全分隔該輸入區與該輸出區。
27. 如請求項26所述之電子系統，其中該隔離壁係金屬製。
28. 如請求項26所述之電子系統，其中該隔離壁包含一介電質材質。
29. 如請求項26所述之電子系統，其中該隔離壁係一微波吸收器。