TWI532310B - 低功耗離散時間電子電路、可變電流供應器及驅動離散時間電子電路之方法 - Google Patents
低功耗離散時間電子電路、可變電流供應器及驅動離散時間電子電路之方法 Download PDFInfo
- Publication number
- TWI532310B TWI532310B TW100137852A TW100137852A TWI532310B TW I532310 B TWI532310 B TW I532310B TW 100137852 A TW100137852 A TW 100137852A TW 100137852 A TW100137852 A TW 100137852A TW I532310 B TWI532310 B TW I532310B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- electronic circuit
- time electronic
- discrete time
- supplying
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
- H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
本發明關於一種離散時間電子電路(discrete-time electronic circuit),尤指一種具有一可變電流供應器(variable current supply)之低功耗離散時間電子電路。
電子電路於各式各樣的消費、工業以及軍事裝置或系統中係為不可或缺的必要元件。隨著電路技術的演進,電子電路不僅尺寸愈來愈小、速度愈來愈快,且功耗也愈來愈低。對於行動裝置而言,低功耗係為一主要需求。
混合式訊號電路,例如類比數位轉換器(analog to digital converter,ADC)、數位類比轉換器(digital to analog converter,DAC)等,係被廣泛應用於許多產品中。在這些電路的個別需求中,許多架構都是可行的,其中一種較為普遍的架構係為離散時間架構,其具有高整合性與高精密度。第1圖為一管線式類比數位轉換器(pipeline ADC)10之二級(stage)110、120的示意圖。子類比數位轉換器(sub-ADC)111、121接收輸入訊號,並且根據所接收的輸入訊號之位準輸出一數位位元,例如1或0,或-1、0或+1。這些數位位元被數位組合電路(digital combiner circuit)130組合,以輸出一數位序列(digital sequence),此數位序列表示類比輸入訊號的大小。每一級110、120分別包含一倍乘式數位類比轉換器(multiplying DAC,MDAC)112、122,用以輸出一類比訊號,其具有對應個別的子類比數位轉換器111、121所輸出的數位位元之位準。加法器(adder)113、123將原來的輸入訊號與來自倍乘式數位類比轉換器112、122之類比訊號組合,且此組合訊號被增益級(gain stage)114、124放大,進而輸出至下一階段。於實際應用中,倍乘式數位類比轉換器112、122可用以負責加法器113、123與增益級114、124之功能。此外,每一對級110、120可共用一個倍乘式數位類比轉換器。因此,倍乘式數位類比轉換器112、122可為單一的共用倍乘式數位類比轉換器。
第2圖係繪示第一級子類比數位轉換器111於第一階段Φ1與第二階段Φ2之操作,以及第二級子類比數位轉換器121於第一階段Φ1與第二階段Φ2之操作。對於第一級子類比數位轉換器111而言,差動輸入電容(differential input capacitor)C1、C2係由差動輸入訊號INP、INN進行充電,並且放大器(amplifier)1111之輸出在從第一階段Φ1變成第二階段Φ2的過程中係由閂鎖器(latch)1112閂鎖住。在第二階段Φ2中,差動輸入電容C1、C2分別電連接於偏移電壓(offset voltage)Vref-Vcm、Vrefb-Vcm。對於第二級子類比數位轉換器121而言,在第一階段Φ1中,差動輸入電容C3、C4分別電連接於偏移電壓Vref-Vcm、Vrefb-Vcm。在第二階段Φ2中,差動輸入電容C3、C4係由差動輸入訊號INP、INN進行充電,並且放大器1211之輸出在從第二階段Φ2變成第一階段Φ1的過程中係由閂鎖器1212閂鎖住。
第3圖繪示第1圖中的倍乘式數位類比轉換器112、122之操作,其中倍乘式數位類比轉換器112、122為單一的共用倍乘式數位類比轉換器。在第一階段Φ1中,電容C5、C6係由輸入訊號INP、INN進行充電,並且電容C7、C10係由參考訊號(reference signal)-VREF、+VREF進行充電。在第二階段Φ2中,根據子類比數位轉換器111、121之輸出,電容C5、C6之輸出端被切換為電連接於放大器150以進行放大,並且電容C5、C6之輸入端被切換至參考訊號+VREF、Vcm或-VREF。電容C7、C10之輸出端被切換至放大器150之輸出端,並且電容C7、C10之輸入端被切換至Vcm。因此,倍乘式數位類比轉換器112、122共用放大器150,以執行數位類比轉換、加減法以及放大功能。
請參閱第4圖,第4圖為上述各個階段Φ1、Φ2期間放大器1111、1211、150之操作電流的示意圖。如第4圖所示,於管線式類比數位轉換器10之每一操作階段供應固定的高電流(fixed high current),使得管線式類比數位轉換器10無法有效的降低功耗。
根據一實施例,一種低功耗離散時間電子電路包含一放大器以及一可變電流供應器。該可變電流供應器電連接於該放大器,用以於一切換操作期間供應一高電流予該放大器,並且於一非切換期間供應一低電流予該放大器。
根據一實施例,一種可變電流供應器用以於一離散時間電子電路之一切換操作期間供應一高電流予該離散時間電子電路,並且於該離散時間電子電路之一非切換期間供應一低電流予該離散時間電子電路。該可變電流供應器包含一低電流源以及一可切換附加電流源。該低電流源電連接於該離散時間電子電路,並且用以供應該低電流予該離散時間電子電路該可切換附加電流源與該低電流源並聯,並且用以於該離散時間電子電路之該切換操作期間供應一附加電流予該離散時間電子電路。該高電流包含該低電流與該附加電流。
根據一實施例,一種驅動一離散時間電子電路之方法包含:於一離散時間電子電路之一切換操作期間供應一高電流予該離散時間電子電路;以及於該切換操作之前與之後供應一低電流予該離散時間電子電路。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
請參閱第5圖,第5圖為根據一實施例之一低功耗方案時序圖。此低功耗方案可一併參考第1圖中的管線式類比數位轉換器10。然而,需說明的是,此低功耗方案係可被應用於各式各樣的離散時間電子電路。此外,具有固定的高電流之管線式類比數位轉換器10無法直接利用第5圖中的低功耗方案,但可被適當地修改,如第8圖所示。
將放大器1111、1211、150操作於高電流的其中一個原因係為了在電容C1-C4、C5-C7、C10的切換期間提供足夠的增益與反應時間。然而,在切換操作之後,放大器1111、1211、150之工作特性的需求會大幅下降。因此,第5圖中的低功耗方案可利用此下降的需求而於切換操作之間達到低功耗的目的。如第5圖所示,於時間t1-t5,切換係發生在第一級子類比數位轉換器111、第二級子類比數位轉換器121及/或倍乘式數位類比轉換器112、122中。於時間t1、t3、t5,切換係發生在第一級子類比數位轉換器111中。於時間t2、t4,切換係發生在第二級子類比數位轉換器121中。於每一時間t1-t5,切換係發生在倍乘式數位類比轉換器112、122中。如第5圖所示,放大器1111、1211、150之操作電流在每一次切換操作之後都會下降為低電流,並且在每一次切換操作之前都會提升為高電流。只要放大器1111、1211、150在每一次切換操作的持續期間都被以高電流位準驅動,放大器1111、1211、150之驅動電流即可在任何其他時間被降為低電流位準。如第5圖所示,為了補償各種元件的電壓轉換速率(slew rate)與設定時間(settling time),高電流可於每一次切換操作之前被供應一預定時間,並且可於每一次切換操作之後被切斷一預定時間。高電流係於切換操作期間被供應,並且低電流係於非切換期間被供應。需注意的是,由於子類比數位轉換器111、121以及倍乘式數位類比轉換器112、122的各種需求,對於每一個放大器1111、1211、150而言,上述之高電流與低電流可不相同。
請參閱第6圖,第6圖為根據另一實施例之一低功耗方案時序圖。有鑑於第5圖中的實施例藉由單一的控制訊號達到低功耗,且同時以高電流驅動放大器1111、1211、150,第6圖中的實施例允許每一個放大器1111、1211、150可被操作於不同的切換週期(switching cycle),並且其利用三個控制訊號來降低功耗。如第6圖所示,於時間t1、t3、t5,第一子類比數位轉換器111經過切換並且被高電流驅動,而第二子類比數位轉換器121未經過切換並且被低電流驅動。於時間t2、t4,第二子類比數位轉換器121經過切換並且被高電流驅動,而第一子類比數位轉換器111未經過切換並且被低電流驅動。倍乘式數位類比轉換器112、122於每一時間t1-t5皆經過切換並且於每一時間t1-t5皆被高電流驅動。如第6圖所示,為了補償各種元件的電壓轉換速率與設定時間,高電流可於每一次切換操作之前被供應一預定時間,並且可於每一次切換操作之後被切斷一預定時間。
請參閱第7圖,第7圖為根據另一實施例之一低功耗方案時序圖。第7圖中的低功耗方案與第6圖中的低功耗方案相似。第7圖中的實施例允許每一個放大器1111、1211、150可被操作於不同的切換週期,並且其利用多個控制訊號來降低功耗。第7圖中的實施例的主要特徵在於,低電流與高電流之間的轉換較為平順。舉例而言,如第7圖所示,六個不連續的電流位準被用來增加從低電流至高電流的供應電流,並且被用來減少從高電流至低電流的供應電流。這些不連續的電流位準可低於高電流並且高於低電流。不連續的電流位準的數量並不限於六個。對於從低電流至高電流的轉換與從高電流至低電流的轉換而言,不連續的電流位準並不限於相同大小。對於不同的電路而言,例如放大器1111、1211、150,不連續的電流位準的數量與大小可不相同。
請參閱第8圖,第8圖為用以驅動一放大器(例如上述放大器1111、1211、150中的任一)之一可變電流供應器80之示意圖。可變電流供應器80可被用來改變第5圖、第6圖與第7圖中的供應電流。可變電流供應器80包含一低電流源(low current source)I_O以及複數個附加電流源(additive current source)I_1-I_N。可變電流供應器80可選擇性地包含低電流源I_0以及附加電流源I_1。每一附加電流源I_1-I_N可藉由對應的開關SW_1-SW_N而個別控制。於另一實施例中,附加電流源I_1-I_N可藉由單一的控制訊號而控制,亦即同時被開啟或關閉。於實際應用中,每一開關SW_1-SW_N可藉由一電晶體(transistor)來實現,例如金氧半(metal-oxide-semiconductor,MOS)電晶體或雙載子連接電晶體(bipolar junction transistor,BJT)。低電流源I_0可供應一最小操作電流來驅動放大器1111、1211、150。附加電流源I_1-I_N可與低電流源I_0組合,以供應上述之高電流。低電流源I_0與附加電流源I_1-I_N可為相同或相異大小。
請參閱第9圖,第9圖為根據一實施例之用以驅動放大器1111、1211、150之方法90之流程圖。方法90可被應用於管線式類比數位轉換器10(其係以第8圖中的可變電流供應器80修改過)並且包含下列步驟:步驟900:於切換操作期間供應高電流予離散時間電子電路之放大器;以及步驟902:於切換操作之前與之後供應低電流予離散時間電子電路之放大器。
於步驟900中,第5圖、第6圖或第7圖中的高電流可被供應予放大器1111、1211、150。於步驟902中,第5圖、第6圖或第7圖中的低電流可被供應予放大器1111、1211、150。高電流可為相同或相異。低電流可為相同或相異。
上述之低功耗方案以及可變電流源可藉由僅於切換操作期間供應高電流,並且於非切換操作期間供應低電流,來達到於離散時間電子電路中降低功耗。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10...管線式類比數位轉換器
80...可變電流供應器
90...方法
110、120...級
111、121...子類比數位轉換器
112、122...倍乘式數位類比轉換器
113、123...加法器
114、124...增益級
130...數位組合電路
150、1111、1211...放大器
1112、1212...閂鎖器
900、902...步驟
Φ1、Φ2...階段
C1-C10...電容
INP、INN...輸入訊號
Vref-Vcm、Vrefb-Vcm...偏移電壓
+VREF、Vcm、-VREF...參考訊號
t1-t5...時間
I_0...低電流源
I_1-I_N...附加電流源
SW_1-SW_N...開關
第1圖為一管線式類比數位轉換器之二級的示意圖。
第2圖係繪示第一級子類比數位轉換器以及第二級子類比數位轉換器於第一階段與第二階段之操作。
第3圖繪示第1圖中的倍乘式數位類比轉換器之操作。
第4圖為各個階段期間放大器之操作電流的示意圖。
第5圖為根據一實施例之一低功耗方案時序圖。
第6圖為根據另一實施例之一低功耗方案時序圖。
第7圖為根據另一實施例之一低功耗方案時序圖。
第8圖為用以驅動一放大器之一可變電流供應器之示意圖。
第9圖為根據一實施例之用以驅動放大器之方法之流程圖。
90‧‧‧方法
900、902‧‧‧步驟
Claims (14)
- 一種低功耗離散時間電子電路,包含:一放大器;一電容,選擇性地電連接於該放大器或一偏移電壓;以及一可變電流供應器,電連接於該放大器,用以於一切換操作期間供應一高電流予該放大器,並且於一非切換期間供應一低電流予該放大器;其中該切換操作期間係為該電容由電性連接於該放大器切換到電連接於該偏移電壓之期間、或該電容由電連接於該偏移電壓切換到電連接於該放大器之期間。
- 如請求項1所述之低功耗離散時間電子電路,其中該可變電流供應器包含:一低電流源,電連接於該放大器,用以供應該低電流予該放大器;以及一可切換附加電流源,與該低電流源並聯,用以供應一附加電流予該放大器;其中,該高電流係為該低電流與該附加電流之和。
- 如請求項2所述之低功耗離散時間電子電路,其中該可切換附加電流源包含:一電流源;以及 一開關,電連接於該電流源與該低功耗離散時間電子電路之間。
- 如請求項2所述之低功耗離散時間電子電路,其中該可切換附加電流源包含:複數個電流源;以及複數個開關,每一該等開關分別電連接於該等電流源中的一對應的電流源與該低功耗離散時間電子電路之間。
- 一種可變電流供應器,用以於一離散時間電子電路之一切換操作期間供應一高電流予該離散時間電子電路,並且於該離散時間電子電路之一非切換期間供應一低電流予該離散時間電子電路,該離散時間電子電路包含:一第一子類比數位轉換器,包含一第一放大器;一第二子類比數位轉換器,耦接於該第一子類比數位轉換器,且包含一第二放大器;一第一倍乘式數位類比轉換器,耦接於該第一子類比數位轉換器及該第二子類比數位轉換器;一第二倍乘式數位類比轉換器,耦接於該第二子類比數位轉換器,該第一子類比數位轉換器及該第一倍乘式數位類比轉換器,且包含一第三放大器;該可變電流供應器包含: 一低電流源,電連接於該離散時間電子電路,用以供應該低電流予該離散時間電子電路以驅動該第一放大器、該第二放大器及該第三放大器;以及一可切換附加電流源,與該低電流源並聯,用以於該離散時間電子電路之該切換操作期間供應一附加電流予該離散時間電子電路;其中,該高電流係為該低電流與該附加電流之和。
- 如請求項5所述之可變電流供應器,其中該可切換附加電流源包含:一電流源;以及一開關,電連接於該電流源與該離散時間電子電路之間。
- 如請求項5所述之可變電流供應器,其中該可切換附加電流源包含:複數個電流源;以及複數個開關,每一該等開關分別電連接於該等電流源中的一對應的電流源與該離散時間電子電路之間。
- 一種驅動一離散時間電子電路之方法,該離散時間電子電路包含一放大器及一電容,該電容用以選擇性地電連接於該放大器或一偏移電壓,該方法包含:於該離散時間電子電路之一切換操作期間供應一高電流予該 離散時間電子電路;以及於該切換操作期間之前與之後供應一低電流予該離散時間電子電路;其中該切換操作期間係為該電容由電性連接於該放大器切換到電連接於該偏移電壓之期間、或該電容由電連接於該偏移電壓切換到電連接於該放大器之期間。
- 如請求項8所述之方法,其中於該離散時間電子電路之該切換操作期間供應該高電流予該離散時間電子電路之步驟包含:於該離散時間電子電路之一第一子類比數位轉換器之一切換操作期間供應該高電流予該第一子類比數位轉換器;以及於該離散時間電子電路之一第二子類比數位轉換器之一切換操作期間供應該高電流予該第二子類比數位轉換器,並且供應一低電流予該第一子類比數位轉換器。
- 如請求項8所述之方法,其中於該離散時間電子電路之該切換操作期間供應該高電流予該離散時間電子電路之步驟包含:於該離散時間電子電路之一倍乘式數位類比轉換器之一切換操作期間供應該高電流予該倍乘式數位類比轉換器。
- 如請求項10所述之方法,其中於該切換操作之前與之後供應該低電流予該離散時間電子電路之步驟包含:於該倍乘式數位類比轉換器之一非切換期間供應該低電流予 該倍乘式數位類比轉換器。
- 如請求項8所述之方法,其中於該離散時間電子電路之該切換操作期間供應該高電流予該離散時間電子電路之步驟包含:於該離散時間電子電路之複數個子類比數位轉換器之一切換操作期間供應該高電流予該等子類比數位轉換器。
- 如請求項12所述之方法,其中於該離散時間電子電路之該切換操作期間之前與之後供應該低電流予該離散時間電子電路之步驟包含:於該等子類比數位轉換器之一非切換期間供應該低電流予該等子類比數位轉換器。
- 如請求項8所述之方法,另包含:當從供應該低電流變成供應該高電流時,以該低電流與該高電流之間的複數個第一離散電流位準供應電流;以及當從供應該高電流變成供應該低電流時,以該低電流與該高電流之間的複數個第二離散電流位準供應電流。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/095,913 US8358230B2 (en) | 2011-04-28 | 2011-04-28 | Low power discrete-time electronic circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201244370A TW201244370A (en) | 2012-11-01 |
TWI532310B true TWI532310B (zh) | 2016-05-01 |
Family
ID=47055670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100137852A TWI532310B (zh) | 2011-04-28 | 2011-10-19 | 低功耗離散時間電子電路、可變電流供應器及驅動離散時間電子電路之方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8358230B2 (zh) |
CN (1) | CN102761338B (zh) |
TW (1) | TWI532310B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362940B2 (en) * | 2014-10-10 | 2016-06-07 | Broadcom Corporation | Parallel sample-and-hold circuit for a pipelined ADC |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4115123B2 (ja) * | 2001-12-05 | 2008-07-09 | ローム株式会社 | 可変利得パワーアンプ及びこれを用いた送信装置 |
US6879276B2 (en) * | 2003-08-14 | 2005-04-12 | Telasic Communications, Inc. | Split cell bowtie digital to analog converter and method |
JP4289667B2 (ja) * | 2003-09-16 | 2009-07-01 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 可変利得制御回路および受信装置 |
DE102004060177B3 (de) * | 2004-12-14 | 2006-05-11 | Infineon Technologies Ag | Polarmodulator und Verfahren zur Modulation eines Signals |
TWI388128B (zh) * | 2005-03-21 | 2013-03-01 | Integrated Device Tech | 用於單片式時脈產生器及時序/頻率參考器之頻率控制器 |
-
2011
- 2011-04-28 US US13/095,913 patent/US8358230B2/en active Active
- 2011-10-10 CN CN201110306695.2A patent/CN102761338B/zh active Active
- 2011-10-19 TW TW100137852A patent/TWI532310B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN102761338A (zh) | 2012-10-31 |
CN102761338B (zh) | 2015-04-29 |
US20120274400A1 (en) | 2012-11-01 |
US8358230B2 (en) | 2013-01-22 |
TW201244370A (en) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100824793B1 (ko) | 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터 | |
US8952836B2 (en) | Pipeline analog-to-digital converter | |
US7535391B1 (en) | Analog-to-digital converter having random capacitor assignment and method thereof | |
US8581769B2 (en) | Multiplying digital-to-analog converter configured to maintain impedance balancing | |
US8723714B2 (en) | Multiplying digital-to-analog converters and pipeline analog-to-digital converter using the same | |
US8299952B1 (en) | Switched-capacitor circuit and pipelined analog-to-digital converter | |
WO2013122742A1 (en) | Switched-capacitor mdac with common-mode hop regulation | |
KR20140063059A (ko) | 이중채널 sar 및 플래쉬 adc를 이용한 하이브리드 파이프라인 adc | |
US20130021188A1 (en) | Multiplexed amplifier with reduced glitching | |
KR101352767B1 (ko) | 게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 adc | |
JP2012019522A5 (ja) | アナログデジタル変換器及び変換方法 | |
US7091897B2 (en) | Analog-to-digital converting circuit and image processing circuit cyclically repeating AD conversion | |
US6462695B1 (en) | Dynamic biasing techniques for low power pipeline analog to digital converters | |
US20070159374A1 (en) | Pipeline analog-to-digital converter capable of sharing comparators | |
US9106240B1 (en) | Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same | |
TWI532310B (zh) | 低功耗離散時間電子電路、可變電流供應器及驅動離散時間電子電路之方法 | |
US7847713B2 (en) | Algorithmic analog-to-digital converter | |
KR101322411B1 (ko) | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | |
Hashemi et al. | A low power 1-V 10-bit 40-MS/s pipeline ADC | |
TWI829190B (zh) | 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統 | |
Zahrai et al. | A 12b 100ms/s highly power efficient pipelined adc for communication applications | |
JP2007208424A (ja) | アナログデジタル変換器 | |
WO2011043641A2 (en) | Pipeline adc with shared gain stages | |
CN107231154B (zh) | 用于低功耗流水线adc的多模块共享型流水线级电路结构 | |
TWI446709B (zh) | 交換電容式放大電路與應用此放大電路之類比至數位轉換器 |