TWI528165B - 用於電源管理的系統 - Google Patents

用於電源管理的系統 Download PDF

Info

Publication number
TWI528165B
TWI528165B TW102148773A TW102148773A TWI528165B TW I528165 B TWI528165 B TW I528165B TW 102148773 A TW102148773 A TW 102148773A TW 102148773 A TW102148773 A TW 102148773A TW I528165 B TWI528165 B TW I528165B
Authority
TW
Taiwan
Prior art keywords
state
power
electronic device
processor
software
Prior art date
Application number
TW102148773A
Other languages
English (en)
Other versions
TW201447555A (zh
Inventor
珍妮佛 秦
林書偉
張寶添
宋庭樂
余孫正
顏思聰
林書傑
林珉毅
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201447555A publication Critical patent/TW201447555A/zh
Application granted granted Critical
Publication of TWI528165B publication Critical patent/TWI528165B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Description

用於電源管理的系統
此處所描述的實施例大致關於在處理器環境中的電源管理。
隨著電子設備變得更複雜且到處存在於使用者的每天生活中，其被寄託以越來越多元的需求。此外，隨著電子設備的功能變得更強，許多使用者已變得依賴此功能所提供之提升的效能。當電子設備的這些方面已被發展，其對於降低電源消耗有增加的需求。然而，在許多情況下，降低電源消耗會犧牲效能。因此，若使用者能夠在效能對其最重要時得到期望的效能且在效能對其較不重要的情況下最佳化電源效能，則對使用者是高度有益的。舉例來說，許多電子設備可在不同電源狀態(例如，睡眠狀態、閒置狀態等)中操作。於特定情況中，未被使用的資源可伺機而被關閉。這些活動的重要性可基於可用以最小化電源消耗的資源之範疇而定。
10‧‧‧系統
12‧‧‧操作流程
14‧‧‧電源管理
16‧‧‧表
20‧‧‧流程圖
22‧‧‧箭號
24‧‧‧箭號
40‧‧‧流程圖
44‧‧‧箭號
52‧‧‧箭號
60‧‧‧流程圖
70‧‧‧流程圖
80‧‧‧流程圖
82‧‧‧流程圖
84‧‧‧流程圖
86‧‧‧流程圖
88‧‧‧流程圖
90‧‧‧流程圖
92‧‧‧流程圖
108‧‧‧鍵盤
1000‧‧‧ARM生態系統SOC
1006‧‧‧核心
1007‧‧‧核心
1008‧‧‧L2快取控制
1009‧‧‧匯流排介面單元
1010‧‧‧L2快取
1015‧‧‧圖形處理器
1012‧‧‧互連
1020‧‧‧視訊編解碼器
1025‧‧‧液晶顯示單元介面
1030‧‧‧用戶識別模組介面
1035‧‧‧開機唯讀記憶體
1040‧‧‧同步動態隨機存取記憶體
1045‧‧‧快閃控制器
1050‧‧‧串列輔助介面主台
1055‧‧‧電源控制
1060‧‧‧動態RAM
1065‧‧‧快閃
1070‧‧‧藍芽
1075‧‧‧3G數據機
1080‧‧‧802.11 WiFi
1100‧‧‧系統
1102‧‧‧觸碰控制器
1104‧‧‧處理器
1106‧‧‧系統控制邏輯
1108‧‧‧系統記憶體
1110‧‧‧儲存裝置
1110‧‧‧顯示裝置
1112‧‧‧顯示控制器
1118‧‧‧電源管理控制器
1120‧‧‧通訊介面
1122‧‧‧觸碰感測介面電路
1124‧‧‧觸碰控制邏輯
1126‧‧‧軟體
1128‧‧‧軟體
1130‧‧‧電源管理邏輯
實施例係藉由範例說明且非由所附圖式的圖式所限制，其中類似元件係以類似的元件符號表示，且其中：圖1為說明根據本揭露之至少一例示實施例的與電源閘控相關聯之操作的流程圖；圖2為說明與本揭露之至少一例示實施例相關聯之比較的簡表；圖3為說明根據至少一例示實施例的與判定潛時容許度相關聯的組件之方塊圖；圖4為說明根據至少一例示實施例之運行時間操作的流程圖；圖5為說明根據至少一例示實施例之操作的另一流程圖；圖6為說明根據至少一例示實施例之操作的另一流程圖；圖7為說明根據至少一例示實施例之操作的另一流程圖；圖8為說明根據至少一例示實施例之操作的另一流程圖；圖9為說明根據至少一例示實施例之操作的另一流程圖；圖10為說明根據至少一例示實施例之操作的另一流程圖；圖11為說明根據至少一例示實施例之操作的另一流 程圖；圖12為說明根據至少一例示實施例之操作的另一流程圖；圖13為說明根據至少一例示實施例之操作的另一流程圖；圖14為與本揭露之例示ARM生態系統系統單晶片(SOC)相關聯的簡化方塊圖；及圖15為可被使用以執行與本揭露相關聯的活動之例示邏輯的簡化方塊圖。
附圖中的圖式並不一定依大小及比例繪製，其尺寸、排列、及規格可在不超出本揭露的範疇而被作相當地改變。
【發明內容與實施方式】
以下詳細說明描述有關在處理器環境中提供電源節省的設備、方法、及系統之例示實施例。為求方便，例如結構、功能、及/或特性的特徵係參考一實施例加以說明；各種實施例可以任何適合的一或多個所描述的特徵被實現。應了解的是，例如「第一」、「第二」等用語僅為區分目的，而不表示任何順序關係、時間關係、及/或類似關係。
圖1為說明根據至少一例示實施例之與提供電源管理相關聯的組件之方塊圖。圖1的範例僅為與提供電源管理相關聯的組件之範例，且未限制申請專利範圍之範疇。舉 例來說，屬於一組件的操作可改變、組件的數目可改變、組件的組成可改變、及/或類似者。舉例來說，於某些例示實施例，屬於圖1之範例的一組件之操作可被分配至一或多個其他組件。
於電子裝置中，電源節省及效能之間通常需要取捨。現代電腦系統典型地由許多半導體組件所形成，該等半導體組件可透過各種例如存在電路板中之互連來進行通訊。常見的一種此互連機構(例如，用於結合各種週邊裝置)為快速週邊組件互連(PCIeTM)協定，其係依照基於PCIeTM規格書(例如，2011年11月29日公開的第4版(後文中稱為PCIeTM規格書))之鏈結。應注意的是，本揭露可應用至任何版本的PCIe規格書。互連可由多層形成，包含傳輸層、鏈結層、及實體層(PHY)。為了降低當通訊為發生於給定互連時的電源消耗，各種機制可被提供。如可在一段時間，通訊不太可能發生時，則互連可被置於低-電源狀態，其中各種互連電路可被去能。
典型地，為了判定即將發生的PCIeTM訊號何時正要發生(例如，當於閒置/睡眠狀態)，靜噪(squelching)為PCIeTM實體層輸入/輸出(I/O)功能以偵測此種訊號。靜噪邏輯企圖偵測互連之接收接腳中的電壓以感測活動並準備鏈結層交易狀態機以供適當操作以自電性狀態(EL)或較低電源狀態退出。I/O電路中之靜噪邏輯典型地包含類比差動放大器、積分器、及其他各種數位邏輯。PCIe架構實體介面(PHY Interface for the PCIe Architecture； PIPE)係用以標準化PCIe MAC實現與PCIe PHY實現之間的介面。此等PHY可被實現為離散積體電路、巨晶元(macrocell)、或包含於任何適合的處理設計中，且於文中被已知為模組PHY(mPHY)。
大部分電子裝置製造商亟欲尋求在各種狀態期間降低電源。舉例來說，為了達到閒置電源的減少，未被使用的邏輯係伺機而被關閉。PCIe根埠可對14埠中的12埠負責。因此，藉由有效率地利用這些埠(例如，關閉至少部份的PCIe巷道(lane))可明顯地達成節省。於此處之特定例示實施例，圖1之架構可對於未負載熱插拔可用的PCIe埠提供mPHY電源閘控能力。電源閘控為一種使用於積體電路設計以降低電源消耗之技術，其係藉由電流流動以關閉目前沒有使用的電路之區塊。電源閘控典型地較時脈閘控更影響設計架構。當電源閘控的模式必須安全地進入及退出時，其增加時間延遲。架構的取捨存在於低-電源模式中之漏電源節省的量之設計及進入及退出低-電源模式的能源消散之間。關閉區塊可藉由軟體或硬體來實現，其中驅動程式軟體可排程電源關閉操作。
就其應用性而言，電源閘控對於可對接(dockable)至對接站之行動電子裝置是有價值的。對接互連可為PCIe且若電子裝置未對接，則巷道未負載。因此，特定的PCIe埠之mPHY可被電源閘控。一旦使用者尋求將其對接至對接站來充電或用以連接至外部顯示器，則PCIe根埠可提供電源給mPHY。 應注意的是，於此揭露所討論的特定活動可能違反一或多個PCIe規格書的規定，其可要求接收器偵測對於可熱插拔的未負載PCIe埠於每12毫秒(ms)被施行。然而，此處所討論的至少一實施例可提供電源閘控整個mPHY的能力。這是因為該架構可使用時脈請求(CLKREQ#)接腳以偵測熱插拔事件以供電予mPHY。因此，於特定情況下，不需要施行12ms接收器偵測。通常，CLKREQ#訊號為(開路汲極、主動低(open drain,active low)訊號，)可被PCI Express Mini Card功能驅動低地以請求PCIe參考時脈為可用的(主動時脈狀態)以允許PCIe介面傳送/接收資料。
圖1為說明對於至少一處理器提供電源管理之例示系統10之簡化流程圖。通常，圖1被區分為兩部份：與操作流程12相關聯的第一部份及與電源管理14相關聯的第二部份。具體言之，圖1表示當CLKREQ#為三態(tri-stated)時對於未負載PCIe埠電源閘控mPHY之流程圖。CLKREQ#可被使用於藉由下游裝置的某些實現中以使上游裝置停止發訊號於REFCLK。當REFCLK被停止時，可典型地使CLK輸入至PIPE PHY同樣停止。當鏈結處於層1(L1)或層2(L2)狀態時，PCIe插卡機電(Card Electromechanical；CEM)規格書允許下游裝置停止REFCLK。圖1之架構可使未負載可熱插拔PCIe埠的mPHY被電源閘控。
於操作中，PCIe根埠可取樣CLKREQ#。CLKREQ#可 為不被驅動或三態。若無裝置負載PCIe巷道，則PCIe根埠可去能靜噪功能並電源閘控mPHY。圖1之流程圖表示可施行靜噪去能及mPHY電源閘控之未負載PCIe埠的流程。
於特定例示實施例，互連之靜噪邏輯可被選擇地賦能/去能以降低電源消耗。具體言之，於各種實施例中，半導體裝置(例如包含積體記憶體控制器及I/O控制器之處理器)可具有處理器電路及控制器電路之間的內部(亦即，晶粒上(on-die))互連。此互連電路可包含靜噪控制邏輯以選擇地賦能或去能與給定互連的一或多個巷道相關聯的靜噪電路。於各種實施例中，如將於下文所說明者，此靜噪控制可為動態的且可經由硬體及軟體所控制以提供改善的可靠度同時降低電源消耗。
翻到圖2，圖2為說明與本揭露之至少一例示實施例相關聯的比較之簡表16。具體言之，該比較為傳統可熱插拔PCIe埠及根據各種實施例之電源可閘控(power gateable)可熱插拔PCIe埠之間的比較，如下文所說明。
圖3為說明與未負載可熱插拔PCIe mPHY相關聯的數個組件之簡化流程圖20。於26，鏈結係被識別於任何狀態。電流裝置係未插入(unplugged)而電性閒置係被推論。於28，鏈結可移動至復原狀態。24ms逾時接著發生，使得鏈結被移動至偵測狀態於30。自26至28至30，當該裝置未插入時該鏈結的狀態轉變係由PCIe規格書需求所指導(大致顯示於箭號22)。應注意的是，箭 號24描述現有PCIe規格書以外之額外的活動。於32，詢問是否時脈請求(CLKREQ#)訊號已被聲稱，當沒有時，則此特定流程將移動至34，其靜噪被關閉且mPHY係被電源閘控。若時脈請求(CLKREQ#)訊號已被聲稱，則mPHY係被供給電源，且靜噪係被開啟於36。此外，於38，偵測狀態期間之接收器偵測係被觸發。應注意的是，未負載PCIe埠目前僅施行時脈閘控。此處所示之特定實施例可藉由關閉靜噪功能並接著電源閘控mPHY而將其延伸。於至少一實施例，於CLKREQ#三態(解-聲稱(de-asserted))期間，未負載可熱插拔PCIe埠可施行靜噪關閉及mPHY電源閘控。
當CLKREQ#為三態或在未負載PCIe埠上未被驅動，明顯的電源節省可自靜噪去能活動及自mPHY電源閘控達成。此可允許例如給定電子裝置的PCIe根埠及I/O控制器匯流排達成較高的電源節省。
圖4為說明與本揭露相關聯的另一觀點之簡化流程圖40。在檢視該流程之前，了解與該架構相關聯的一些狀態及組件是很重要的。「D01」為裝置係開啟且運行中的之裝置電源狀態。其自該系統接收全電源(full power)且其提供全功能予使用者。裝置先前地支持此電源狀態。「D0active」為裝置已藉由軟體賦能而組構，且係作用中之裝置電源狀態。「D3熱」(D3 hot)為發生於裝置轉變至D3但仍有施加Vcc之裝置電源狀態。「D3冷」(D3 cold)為發生於裝置轉變至D3但未施加Vcc之裝置 電源狀態。主匯流排配接器(HBA)係被使用以與儲存裝置通訊。「運行時間D3」(Runtime D3)(RTD3)係指將裝置置於D3熱/冷(hot/cold)同時平台的其他部份保持於S0狀態。
「S0」為系統電源狀態且當系統處於S0狀態時，其係操作於系統工作狀態。裝置狀態係由作業系統軟體所個別管理且可為任何裝置狀態(D0或D3)。「S3」為系統電源狀態(亦稱為系統睡眠狀態)。當系統處於S3時，處理器沒有執行指令且電源通常自裝置被移除。某些系統BIOS通常被使用以初始化系統於轉變至S0。「S4」為系統電源狀態(亦稱為冬眠)。當系統處於S4時，處理器沒有執行指令且電源通常自裝置被移除。系統BIOS係被使用以初始化系統於轉變至S0(亦即開機自我檢測(POST))。
於操作中，RTD3組成硬體及軟體提升以當系統處於S0時(例如，當裝置不再為軟體所需要時)，將PCIe根埠置入D3熱並將裝置置入D3熱/D3冷狀態。於RTD3，mPHY可被動態地電源閘控。接收器(RX)終止應保持賦能，但傳送器(TX)共同模式可被關閉。各PCIe根埠具有RTD3-進入(RTD3-entry)組態位元以允許進階組態與電源介面(ACPI)軟體來啟動PME_Turn_Off/PME_TO_Ack交握以供特定埠將鏈結置入L2/L3就緒狀態(例如，與其他埠無關)。該位元係由軟體所設定以啟動PME_Turn_Off交握且其係藉由硬體於進入至L2/L3就緒狀態時所清除。
回到圖4，此特定流程可開始於42，其中軟體啟動RTD3。於46，PME TO交握係被啟動。於48，不論來自電子裝置之PME TO應答(ACK)是否返回，判定係被做出。於50，系統進入至L2狀態中並返回至L2/L3就緒狀態。應注意的是，這些活動按照現有PCIe規格書而存在，如箭號44所示。分開的箭號52表示本揭露所提供之額外的特徵。於54，鏈結狀態停在偵測狀態，此係由於裝置未返回PME TO應答且系統返回至L2/L3就緒。於56，電源狀態係被移動至PS3且，於58，靜噪係被關閉且mPHY係被電源閘控。
圖5為說明根據至少一例示實施例之操作的另一流程圖60。具體言之，圖5說明一個可能的RTD3進入流。於操作中，當在清除組態位元時進入是成功的，任何適合的軟體可命令電源管理控制器(PMC)以聲稱PCIe重置至(PERST#)對應的裝置。之後，該裝置電源可被移除且該裝置轉變至D3冷狀態，如圖5所示。若該裝置係於D3冷，則該裝置可藉由聲稱WAKE#訊號來啟動自RTD3之退出。WAKE#之聲稱可使PMC產生SCI以通知相關軟體來回復裝置電源及將裝置自重置中排序(sequence)。同樣地，RTD3退出亦可由主軟體所啟動。該裝置可接著結束於D0未初始化的狀態。作為退出序列之部份，軟體可設定另一RTD3-退出組態位元以將PCIe根埠LTSSM自L2/L3就緒狀態移動至偵測狀態，之後，該位元可被清除。
在主動RTD3進入期間之鏈結錯誤或裝置熱移除(hot-removal)的事件中，當排序至L2.Idle時，根埠可不能接收PME_TO_Ack或PM_Enter_L23或電氣閒置指令集(EIOS)。由於無法到達L2/L3就緒狀態，硬體無法清除RTD3-進入組態位元。因此，硬體可依賴L2/L3-進入斷徑(break-path)機制以確保RTD3-進入組態位元可被清除以避免軟體凍結狀況、或軟體運行於無限詢訊迴圈中。至於透過PCIe規格書，在鏈結錯誤(或裝置熱移除)之事件中等待一特定時間之後，合適的機制(例如，硬體或軟體)可實現逾時，同時RTD3進入係主動地進行。之後，其繼續進行如同PME_Turn_Off訊息已被接收且鏈結置於L2/L3就緒狀態中。
圖6為說明根據至少一例示實施例之操作的另一流程圖70。具體言之，圖6說明於RTD3係主動地進行的同時，當鏈結發生錯誤或當裝置熱移除發生時之例示RTD3進入流程。於主動RTD3進入期間之鏈結錯誤或裝置熱移除的事件中，硬體無法在沒有達到確定性的LTSSM狀態及清除RTD3-進入組態位元的情況下任意地命令L2/L3就緒。本揭露之特定例示特徵可確保根埠在命令L2/L3就緒及清除RTD3-進入組態位元之前達到偵測狀態。一旦PME_TO逾時發生，根埠可迫使mPHY中之接收器關閉，因此，切斷來自裝置之任何進入資料。藉此，根埠可自L0轉變至復原，此係由於推論的電性閒置(且之後通常在24ms(按照PCIe規格書)逾時之後達到偵測，係因無 法自裝置接收任何訓練序列)。就有關於自睡眠(L2)或電源關閉(L3)狀況轉變至電源開啟(L0鏈結狀態)之鏈結位準活動而言，對於已被電源關閉的PCIe平台，PCIe裝置及相關聯的鏈結具有一路徑以自L3鏈結狀態轉變至L0鏈結狀態。
圖7為說明根據至少一例示實施例之操作的另一流程圖80。具體言之，圖7幫助說明於RTD3係主動地進行的同時，當鏈結發生錯誤或當裝置熱移除發生時根埠及裝置如何在RTD3進入流中變成不同步(out-of-sync)。若硬體隨機地表示L2/L3就緒並在PME_TO逾時時立即清除RTD3-進入組態位元，若裝置立即喚醒，則PCIe根埠及裝置可能不同步的機會是高的。在根埠清除RTD3-進入組態位元及軟體重置並自裝置移除電源之後，根埠仍可根據PCIe規格書所定義的逾時於轉變狀態回到偵測狀態。當其於進行中，裝置可聲稱WAKE#以退出D3冷。於此階段，軟體可回復電源且移除裝置的重置。裝置可偵測根埠並移動至詢訊狀態，但根埠仍可轉變回偵測狀態。此造成PCIe根埠及裝置狀態變得不同步且此可造成不期望的功能行為(例如，裝置進入詢訊順從)。
PME_TO逾時機制為PCIe規格書所定義的對於平台Sx進入之典型流程。在根埠已表示L2/L3對PMC就緒之後，Sx進入聲稱共同的PERST#至PCIe根埠及該裝置兩者的觀點下，RTD3及Sx進入流程是不同的。因此，對於Sx進入流，在發訊號L2/L3就緒之前並沒有限制達到確 定的LTSSM狀態，因為根埠無論如何可在Sx進入之末被重置。相反的，RTD3為新的初步行動以將PCIe根埠置於D3熱及將裝置置於D3熱/D3冷狀態，即使當系統處於S0，且因此，在成功進入RTD3之後，根埠將不會被重置。
在由於鏈結錯誤或裝置熱移除及硬體隨機地表示L2/L3就緒以立即清除RTD3-進入組態位元之PME_TO逾時的事件中，若裝置立即喚醒，則PCIe根埠及裝置狀態有可能會不同步，這是因為根埠在成功進入RTD3之後沒有被重置。本揭露特定實施例可確保根埠在表示L2/L3就緒及清除RTD3-進入組態位元之前達到偵測狀態。一旦PME_TO逾時發生，根埠可迫使mPHY中之接收器關閉，從而切斷來自裝置之任何進入資料。之後，根埠可自L0轉變至復原，此係由於推論的電性閒置，最終通常在24ms(按照PCIe規格書)逾時之後達到偵測(因無法自裝置接收任何訓練序列)。
具體言之，即使當系統處於S0，RTD3反映初步行動以將PCIe根埠置於D3熱及將裝置置於D3熱/D3冷狀態。RTD3賦能mPHY以動態地電源閘控。RX終止應保持賦能，但TX共同模式可被關閉，同時靜噪偵測電路可被完全地關閉。電源可自裝置被移除以駐在D3冷狀態，而PCIe根埠仍保持在S0。此處所揭露的操作在鏈結錯誤或裝置被熱移除的事件中完成RTD3進入流，此外理想的RTD3進入流其中PCIe根埠及裝置序列平順地進入L2/L3 就緒狀態。此揭露確保軟體不會進入無限詢訊迴圈，而造成硬體無法完成RTD3進入流進入L2/L3就緒狀態。
圖8為說明根據至少一例示實施例之操作的另一流程圖82。裝置D3狀態代表非功能性裝置電源管理狀態，其中進入及退出此狀態係完全由軟體所管理。於此狀態中，主電源可自該裝置移除。該裝置傳統上係被置於D3狀態中，作為流程的一部分以將系統自S0轉變至Sx系統睡眠狀態。即使當系統處於S0，RTD3將PCIe根埠置於D3熱且將裝置置於D3熱/D3冷狀態。各PCIe根埠具有RTD3-進入組態位元以允許ACPI軟體來對該特定埠啟動PME_Turn_Off/PME_TO_Ack交握以將鏈結置於L2/L3就緒狀態，獨立於其他埠。該位元係由軟體所設定以啟動PME_Turn_Off交握且其於進入L2/L3就緒狀態係藉由硬體所清除。當清除組態位元時進入係成功時，軟體可命令電源管理控制器(PMC)以聲稱PERST#至該裝置，之後，裝置電源可被移除且裝置最終結束於D3冷狀態。
一旦裝置係於D3冷，則該裝置可藉由聲稱WAKE#訊號而啟動自RTD3之退出。WAKE#之聲稱使得PMC產生SCI以告知相關軟體以回復裝置電源及將裝置自重置排序。同樣地，RTD3退出亦可藉由主軟體而被啟動。接著該裝置結束於D0未初始化狀態。作為退出序列的部份，軟體可設定另一RTD3-退出組態位元以將PCIe根埠LTSSM自L2/L3就緒狀態移動至偵測狀態，之後該位元可被清除。
RTD3軟體進入及退出流可涉及多個軟體組件，例如作業系統、裝置驅動程式、匯流排驅動程式、選項的平台驅動程式、及ACPI軟體且可基於特定作業系統而改變。結果，若未藉由軟體的不同位準以序列管理，則Sx進入及RTD3進入/退出事件之軟體編程可牴觸。此揭露描述處理Sx進入之硬體及平行發生的RTD3進入/退出事件。Sx進入與RTD3進入/退出事件衝突的一些組合，其需要特定硬體處理以確保各事件平順進行。舉例來說，當根埠因RTD3進入而已處於L2/L3就緒狀態，軟體編程Sx進入。於此情形中，已於RTD3之根埠可返回表示L2/L3對PMC就緒之應答。應答可在被返回PMC之前被聚集，如圖8所示。
圖9為說明根據至少一例示實施例之操作的另一流程圖84。關於以上第一個情形，即使當軟體不定地編程RTD3-退出組態位元，根埠應不退出L2/L3就緒狀態。事實上，RTD3退出組態位元可被立即清除。已處於RTD3之根埠可立即返回表示L2/L3對PMC就緒之應答，如圖9所示。
此外，當裝置已在成功的RTD3進入之後，處於D3冷，軟體可編程RTD3退出組態位元。在退出RTD3之中間中，軟體編程Sx進入。於此情形中，根埠應確保其排序以完成RTD3適當地退出且然後重新調校鏈結(retrain back to link-up)，之後根埠可啟動PME_Turn_Off/PME_TO_Ack交握以對於Sx進入重新進 入L2/L3就緒狀態。若PME_TO逾時在根埠可請求PME_Turn_Off之前發生，則其如同PME_Turn_Off訊息已被接收且鏈結已被置於L2/L3就緒狀態中般進行，如分別表示流程圖86及88之圖10-11所示。
圖12為說明根據至少一例示實施例之操作的另一流程圖90。圖13為說明根據至少一例示實施例之操作的另一流程圖92。若軟體不定地編程RTD3-退出組態位元同時，系統係與根埠進行至Sx且裝置已處於D3並聲稱L2/L3就緒，則根埠應立即清除RTD3-進入組態位元，如圖12所示。若軟體不定地編程RTD3-退出組態位元同時，系統係與根埠進行至Sx且裝置已處於D3並聲稱L2/L3就緒，則根埠應不退出L2/L3就緒狀態。事實上，RTD3退出組態位元可被立即地清除，如圖13所示。雖然Sx為傳統的流程以藉由自S0轉變至Sx系統睡眠狀態而將根部及裝置置入D3，RTD3為新的初步行動以將PCIe根埠置入D3熱及將裝置置入D3熱/D3冷狀態，即使當系統處於S0。傳統的平台僅支援Sx進入，其經由PME_Turn_Off/PME_TO_Ack交握將根埠及裝置置入D3。RTD3為不存在於標準晶片組系統之新電源節省方案。因此，不會有建立於現有晶片組架構中之Sx及RTD3進入/退出之間的競賽或衝突狀況之事件。
圖14為與本揭露之例示ARM生態系統SOC 1000相關聯的簡化方塊圖。本揭露之至少一例示實現包含此處所說明之電源節省特徵及ARM組件的整合。舉例來說，圖 14之範例可與任何ARM核心(例如，A-9、A-15等)相關聯。再者，架構可為部份的任何類型的平板、智慧型手機(包含AndroidTM手機、i-PhonesTM)、i-PadTM、Google NexusTM、Microsoft SurfaceTM、個人電腦、伺服器、視訊處理組件、膝上型電腦(包含任何類型的筆記型電腦)、任何類型的觸碰輸入裝置等。
於圖14之範例中，ARM生態系統SOC 1000可包含多個核心1006-1007、L2快取控制1008、匯流排介面單元1009、L2快取1010、圖形處理器(GPU)1015、互連1012、視訊編解碼器1020、液晶顯示單元(LCD)I/F 1025，其可與耦接至LDC之行動產業處理器介面(MIPI)/高清晰度多媒體(HDMI)鏈結相關聯。
ARM生態系統SOC 1000亦可包含用戶識別模組(SIM)I/F 1030、開機唯讀記憶體(ROM)1035、同步動態隨機存取記憶體(SDRAM)控制器1040、快閃控制器1045、串列輔助介面(SPI)主台1050、合適的電源控制1055、動態RAM(DRAM)1060、及快閃1065。此外，一或多個例示實施例包含一或多個通訊能力、介面、及特徵，例如藍芽1070、3G數據機1075、全球定位系統(GPS)1080、及802.11 WiFi 1085。
操作中，圖14之範例可提供處理能力以及相對地低-電源消耗以賦能各種類型(例如，行動計算、高端數位家電、伺服器、無線架構等)的計算。此外，此一架構可賦能任何數目的軟體應用(例如，AndroidTM、Adobe® Flash® Player、Java Platform Standard Edition(Java SE)、JavaFX、Linux、Microsoft Windows Embedded、Symbian、及Ubuntu等)。於至少一例示實施例中，核心處理器可用耦接的低延遲2階快取實現故障的高純量管線。
圖15為說明可與此處所述之任何電源節省操作相關聯之可能電子及邏輯的簡化方塊圖。於至少一例示實施例中，系統1100包含觸碰控制器1102、一或多個處理器1104、耦接至至少一處理器1104之系統控制邏輯1106、耦接至系統控制邏輯1106之系統記憶體1108、耦接至系統控制邏輯1106之非揮發性記憶體及/或儲存裝置1110、耦接至系統控制邏輯1106之顯示控制器1112、耦接至一顯示器之顯示控制器1112、耦接至系統控制邏輯1106之電源管理控制器1118、及/或耦接至系統控制邏輯1106之通訊介面1120。
於至少一實施例中，系統控制邏輯1106包含任何適合的介面控制器以提供任何適合的介面予至少一處理器1104及/或至任何適合的裝置或組件與系統控制邏輯1106通訊。於至少一實施例中，系統控制邏輯1106包含一或多個記憶體控制器以提供一介面予系統記憶體1108。系統記憶體1108可被使用以例如對於系統1100載入及儲存資料及/或指令。於至少一實施例中，系統記憶體1108包含任何適合的揮發性記憶體，例如適合的動態隨機存取記憶體(DRAM)。於至少一實施例中，系統控制邏輯1106 包含一或多個輸入/輸出(I/O)控制器以提供一介面予顯示器裝置、觸碰控制器1102、及非揮發性記憶體及/或儲存裝置1110。
非揮發性記憶體及/或儲存裝置1110可被使用以儲存例如軟體1128中之資料及/或指令。非揮發性記憶體及/或儲存裝置1110可包含任何適合的非揮發性記憶體，例如快閃記憶體及/或可包含任何適合的非揮發性儲存裝置，例如一或多個硬碟機(HDD)、一或多個光碟(CD)機、及/或一或多個數位影音光碟(DVD)機。
電源管理控制器1118可包含電源管理邏輯1130，其係經組構以控制此處所揭露之各種電源管理及/或電源節省功能或其任何部份。於至少一實施例中，電源管理控制器1118係經組構以降低系統1100之組件或裝置的電源消耗，當電子裝置係於關閉組態時其可被操作於降低或關閉的電源。舉例來說，於至少一實施例中，當電子裝置係於關閉組態時，電源管理控制器1118施行一或多個以下所列者：關閉顯示器未使用的部份及/或任何其背光相關元件；若在關閉組態中需要較少的計算電源時，允許一或多個處理器1104處於較低的電源狀態；及關閉任何裝置及/或組件，例如當電子裝置處於關閉組態時沒被使用的鍵盤108。
通訊介面1120可提供一介面予系統1100以在一或多個網路及/或與其他適合的裝置通訊。通訊介面1120可包含任何適合的硬體及/或韌體。於至少一實施例中，通訊 介面1120可包含例如網路配接器、無線網路配接器、電話數據機、及/或無線數據機。
於至少一實施例中，系統控制邏輯1106包含一或多個輸入/輸出(I/O)控制器以提供一介面予任何適合的輸入/輸出裝置，例如音訊裝置以幫助轉換聲音為對應的數位訊號及/或幫助轉換數位訊號為對應的聲音、照相機、攝影機、印表機、及/或掃描器。
對於至少一例示實施例，至少一處理器1104可與系統控制邏輯1106之一或多個控制器之邏輯一起被封裝。於至少一實施例中，至少一處理器1104可與系統控制邏輯1106之一或多個控制器之邏輯一起被封裝以形成系統級封裝(System in Package；SiP)。於至少一實施例中，至少一處理器1104可與系統控制邏輯1106之一或多個控制器之邏輯被結合於相同晶粒。對至少一例示實施例，至少一處理器1104可與系統控制邏輯1106之一或多個控制器之邏輯被結合於相同晶粒以形成系統單晶片(System on Chip；SoC)。
至於觸碰控制，觸碰控制器1102可包含觸碰感測介面電路1122及觸碰控制邏輯1124。觸碰感測介面電路1122可被耦合以經由顯示器11(亦即顯示裝置1110)之第一觸碰表面層及第二觸碰表面層來偵測觸碰輸入。觸碰感測介面電路1122可包含任何適合的電路，其可例如至少部份依靠觸碰輸入裝置所使用的觸碰敏感技術。於一實施例中，觸碰感測介面電路1122可支援任何適合的多點 觸碰技術。於至少一實施例中，觸碰感測介面電路1122包含任何適合的電路以將對應至第一觸碰表面層及第二表面層之類比訊號轉換成任何適合的數位觸碰輸入資料。於一實施例中，適合的數位觸碰輸入資料可包含例如觸碰位置或座標資料。
觸碰控制邏輯1124可被耦接以用任何適合的方式幫助控制觸碰感測介面電路1122以透過第一觸碰表面層及第二觸碰表面層來偵測觸碰輸入。於一實施例中，觸碰控制邏輯1124亦可被耦合以用任何適合的方式輸出對應至由觸碰感測介面電路1122所偵測的觸碰輸入之數位觸碰輸入資料。觸碰控制邏輯1124可使用任何適合的邏輯被實現，包含任何適合的硬體、韌體、及/或軟體邏輯(例如，非過渡實體媒體)，其可至少部份依靠例如使用於觸碰感測介面電路1122之電路。於一實施例中，觸碰控制邏輯1124可支援任何適合的多點觸碰技術。
觸碰控制邏輯1124可被耦合以輸出數位觸碰輸入資料至系統控制邏輯1106及/或至少一處理器1104以供處理。於一實施例中，至少一處理器1104可執行任何適合的軟體以處理自觸碰控制邏輯1124輸出的數位觸碰輸入資料。適合的軟體可包含例如任何適合的驅動程式軟體及/或任何適合的應用軟體。如圖11所示，系統記憶體1108可儲存適合的軟體1126及/或非揮發性記憶體及/或儲存裝置。
應注意的是，於某些例示實現中，此處所描述的功能 可使用邏輯而被實現，邏輯係被編碼於一或多個實體、非過渡媒體(例如，特殊應用積體電路(ASIC)、數位訊號處理器(DSP)指令、藉由處理器或其他類似機器等來執行的軟體〔可能包含目的碼及來源碼〕所提供的嵌入式邏輯)。於某些情形中，記憶體元件可儲存於此處所說明之操作所使用的資料。包含記憶體元件能儲存被執行以完成此處所述之活動之軟體、邏輯、碼、或處理器指令。處理器可執行與資料相關聯之任何類型的指令以達成此處所詳述之操作。於一範例中，處理器可將一元件或物件(例如，資料)自一狀態轉換至另一狀態或事物。於另一範例中，此處所概述之活動可用固定的邏輯或可程式化的邏輯(例如，由一處理器所執行的軟體/電腦指令)而被實現且此處所識別的元件可為某些類型的可程式化處理器數位邏輯(例如，場效可程式化閘陣列(FPGA)、DSP、可抹除可程式化的唯讀記憶體(EPROM)、電器可抹除可程式化唯讀記憶體(EEPROM))或包含數位邏輯、軟體、碼、電子指令、或任何適合的其組合之ASIC。
應注意的是，藉由以上所提供的範例，以及此處所提供的許多其他範例，互動(interaction)一般可被以層、協定、介面、空間、及環境的方式描述。然而，這些已被完成為了清楚及例示之目的。於特定情況中，藉由僅參考受限的數目之組件可更容易說明給定的流程組之一或多個功能。應理解的是，此處所述之架構(及其教示)係可容易地擴充且可容納很大數目的組件，以及更複雜/更精緻 的配置及組態。因此，所提供的範例不應限制本揭露的範疇或抑制本揭露的廣泛教示，其可能應用至無數的其他架構。
亦應注意的是，流程圖中的方塊僅說明某些可能的發訊號方案及樣式，其可藉由此處所討論的電路而被執行或於此處所討論的電路中被執行。某些方塊可被刪除或移動至適合處，或者這些步驟可在不超出此處所提供的教示之範疇而被修改或改變。此外，一些這些操作已被描述為被同時或平行執行一或多個額外的操作。然而，這些操作的時序可被考量地交替。前面的操作流程已被提供以用於範例及討論。本揭露提供實質的彈性，其中任何適合的配置、年表(chronologies)、組態、及時序機制可被提供而不超出此處所提供的教示。此外，流程圖之一或多個方塊可被與另一圖式之一或多個方塊組合。
亦需注意的是，所有的規格書、協定、及此處所概述的關係(例如，特地命令、時序間隔、支援輔助組件等)僅被提供以用於例示及教示之目的。這些資料中之各者可在不超出本揭露之精神或後附申請專利範圍之範疇而被相當地改變。說明書應用許多改變及無限制的範例，且因此，其應被同樣地考量。於前述說明中，例示實施例已被描述。可在不超出所附申請專利範圍之範疇的情況下對此等實施例做出許多修改及改變。因此，說明及圖式被當作說明而非限制用。
許多其他改變、替代、變化、交替、及修改可被所屬 技術領域中具有通常知識者所了解且本揭露包含所有此等改變、替代、變化、交替、及修改係落於後附申請專利範圍之範疇中。為了幫助美國專利商標局(USPTO)及額外地此申請案所發行的任何專利之任何讀者解譯後附申請專利範圍，申請人想要強調的是：申請人(a)不欲任何申請專利範圍違反35 U.S.C.112節第6段，其存在於申請日，除非用語「手段用以(means for)」或「步驟用以(steps for)」被明確地使用於特定請求項；及(b)不欲於說明書中以任何形式(並非不同地反映於後附申請專利範圍)限制本揭露。
例示實施例實現
一特定例示實現可包含用以管理至少一處理器的電源之設備，其包含用以評估(例如，經由處理器、軟體、電路、集線器、控制器等)與電子裝置相關聯之複數個埠之手段；用以判定與至少一埠相關聯的特定接腳並沒有接收訊號之手段；用以去能與電子裝置相關聯之靜噪功能之手段；及用以閘控與電子裝置之實體層(PHY)相關聯之電源(例如，經由任何適合的介面、鏈結、匯流排、通訊通道等)之手段。
另一特定範例可包含用以管理至少一處理器的電源之設備，其包含用以識別(例如，經由處理器、軟體、電路、集線器、控制器等)電源管理事件(PME)逾時之手段；用以(例如，經由處理器、軟體、電路、集線器、 控制器等)指示實體層(PHY)中之接收器關閉之手段；用以自開機鏈結狀態轉變至復原狀態之手段；及用以恢復與無法自電子裝置接收序列相關聯之預定的逾時相關聯之偵測狀態之手段。
另一例示實施例可包含用以管理至少一處理器的電源之設備，其包含用以提根埠之組態位元的手段；用以對根埠啟動(例如，經由處理器、軟體、電路、集線器、控制器等)電源管理事件關閉/應答交握訊號以將對應的鏈結置於層2/層3(L2/L3)就緒狀態之手段；用以命令(例如，經由處理器、軟體、電路、集線器、控制器等)電源管理控制器(PMC)以對電子裝置聲稱重置之手段；及用以移除電源使得電子裝置轉變至冷狀態之手段。
10‧‧‧系統
12‧‧‧操作流程
14‧‧‧電源管理

Claims (15)

  1. 一種用於電源管理的系統，包含：一處理器；及一記憶體，用以儲存指令，當指令被該處理器執行時會施行操作，包含：識別一電源管理事件(PME)逾時；指示於一實體層(PHY)中之一接收器關閉；從開機鏈結狀態轉變至復原狀態；及恢復與一預定的逾時相關聯之偵測狀態，該預定的逾時與無法從電子裝置接收一序列相關聯。
  2. 如申請專利範圍第1項之系統，其中回應該PHY被關閉，進入資料係從該電子裝置被切斷。
  3. 如申請專利範圍第1項之系統，其中該偵測狀態係在對於該電子裝置指示層2/層3(L2/L3)就緒狀態之前被恢復。
  4. 如申請專利範圍第1項之系統，其中該偵測狀態係在對於該電子裝置清除運行時間-進入(runtime-entry)組態位元之前被恢復。
  5. 如申請專利範圍第1項之系統，其中一運行時間元件係被使用以將該PHY賦能以進行電源閘控。
  6. 如申請專利範圍第1項之系統，其中當該PHY係被電源閘控時，一接收器終止保持賦能而一傳送器共同模式係被關閉。
  7. 如申請專利範圍第1項之系統，其中電源係從該 電子裝置被移除，使得該電子裝置處於一裝置電源狀態及一根埠保持於一系統工作狀態。
  8. 一種用於電源管理的系統，包含：一處理器；及一記憶體，用以儲存指令，當指令被該處理器執行時會施行操作，包含：提供一根埠之一組態位元；啟動對於該根埠之電源管理事件關閉/應答交握訊號以將一對應的鏈結置入層2/層3(L2/L3)就緒狀態中；命令一電源管理控制器(PMC)以對電子裝置聲稱一重置；及移除電源使得該電子裝置轉變至一冷狀態。
  9. 如申請專利範圍第8項之系統，其中該對應的鏈結係被置入與該電子裝置相關聯的其他埠無關的L2/L3就緒狀態中。
  10. 如申請專利範圍第8項之系統，其中該組態位元係由軟體所設定以啟動一關閉交握訊號。
  11. 如申請專利範圍第8項之系統，更包含：藉由聲稱一喚醒訊號，對於來自一運行時間機構的該電子裝置啟動一退出。
  12. 如申請專利範圍第11項之系統，其中聲稱該喚醒訊號使得該PMC產生以對於該電子裝置回復電源及使該電子裝置離開重置狀態以供排序的一訊號。
  13. 如申請專利範圍第8項之系統，其中該組態位元係於進入L2/L3就緒狀態時被清除。
  14. 如申請專利範圍第8項之系統，其中作為一退出操作之一部分，另一組態位元係被設定以將該根埠從L2/L3就緒狀態移動至偵測狀態。
  15. 如申請專利範圍第8項之系統，其中當該電子裝置係於成功的運行時間進入之後的一冷狀態，一運行時間退出組態位元係被程式化。
TW102148773A 2013-01-04 2013-12-27 用於電源管理的系統 TWI528165B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/734,612 US9513662B2 (en) 2013-01-04 2013-01-04 System and method for power management

Publications (2)

Publication Number Publication Date
TW201447555A TW201447555A (zh) 2014-12-16
TWI528165B true TWI528165B (zh) 2016-04-01

Family

ID=51061945

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102148773A TWI528165B (zh) 2013-01-04 2013-12-27 用於電源管理的系統
TW105102861A TWI578154B (zh) 2013-01-04 2013-12-27 用於電源管理的系統、方法及設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105102861A TWI578154B (zh) 2013-01-04 2013-12-27 用於電源管理的系統、方法及設備

Country Status (3)

Country Link
US (2) US9513662B2 (zh)
TW (2) TWI528165B (zh)
WO (1) WO2014107589A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513662B2 (en) 2013-01-04 2016-12-06 Intel Corporation System and method for power management
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9645959B2 (en) 2015-01-16 2017-05-09 Qulacomm Incorporated Fast link training in embedded systems
US10181975B2 (en) * 2015-09-04 2019-01-15 Intel Corporation Override subsystems for rapid recovery from serial-link errors
US10310585B2 (en) 2016-10-27 2019-06-04 Qualcomm Incorporated Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems
US11132319B2 (en) * 2018-01-12 2021-09-28 Intel Corporation Timer control for peripheral component interconnect express components implemented with thunderbolt controllers
US10558257B2 (en) * 2018-01-31 2020-02-11 Dell Products L.P. Systems and methods for exiting low-power states
US11973624B2 (en) 2019-11-29 2024-04-30 Intel Corporation Extended link-training time negotiated on link start-up
CN111147401B (zh) * 2019-12-20 2022-03-22 苏州浪潮智能科技有限公司 一种phy卡热插拔方法与装置
US11543996B2 (en) * 2020-05-20 2023-01-03 Western Digital Technologies, Inc. Systems and methods for power management in a data storage device
US11703932B2 (en) * 2021-06-24 2023-07-18 Advanced Micro Devices, Inc. Demand based probe filter initialization after low power state
US20230324978A1 (en) * 2022-04-06 2023-10-12 Hewlett-Packard Development Company, L.P. Power saving feature controls for add-in cards
CN116049044B (zh) * 2023-03-28 2023-06-23 飞腾信息技术有限公司 一种pcie设备控制方法、计算机设备及片上系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243817B1 (en) * 1997-12-22 2001-06-05 Compaq Computer Corporation Device and method for dynamically reducing power consumption within input buffers of a bus interface unit
US7113511B2 (en) * 2002-03-07 2006-09-26 Siemens Communications, Inc. Method of automatic signaling detection for a high speed communications link
US7340615B2 (en) 2003-01-31 2008-03-04 Microsoft Corporation Method and apparatus for managing power in network interface modules
US7191255B2 (en) * 2004-10-27 2007-03-13 Intel Corporation Transaction layer link down handling for PCI express
JP4159590B2 (ja) 2005-01-31 2008-10-01 豊次 阿閉 漏洩電流遮断装置及び方法
JP2006338380A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 情報処理装置およびその制御方法
US7702825B2 (en) 2005-06-29 2010-04-20 Intel Corporation Enhancements to universal serial bus (USB) suspend and resume operations
JP5148505B2 (ja) * 2005-12-14 2013-02-20 ▲聯▼想（北京）有限公司 表示システム及び方法
US8102842B2 (en) * 2006-08-04 2012-01-24 Broadcom Corporation Integrated switch
US7908501B2 (en) 2007-03-23 2011-03-15 Silicon Image, Inc. Progressive power control of a multi-port memory device
US20080307240A1 (en) 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
US8674679B2 (en) * 2009-10-08 2014-03-18 Qualcomm Incorporated Power saving during a connection detection
US8539260B2 (en) 2010-04-05 2013-09-17 Intel Corporation Method, apparatus, and system for enabling platform power states
WO2012122158A1 (en) 2011-03-06 2012-09-13 PCN Technology, Inc. Systems and methods of data transmission and management
US8810304B2 (en) * 2012-09-28 2014-08-19 Intel Corporation Adaptive power gating and regulation
US9513662B2 (en) 2013-01-04 2016-12-06 Intel Corporation System and method for power management

Also Published As

Publication number Publication date
US10248183B2 (en) 2019-04-02
US20170083079A1 (en) 2017-03-23
US9513662B2 (en) 2016-12-06
TW201447555A (zh) 2014-12-16
US20140195830A1 (en) 2014-07-10
TWI578154B (zh) 2017-04-11
TW201631440A (zh) 2016-09-01
WO2014107589A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
TWI528165B (zh) 用於電源管理的系統
KR102039796B1 (ko) 주변기기 서브시스템에 대한 개별화된 전력 제어를 제공하기 위한 방법 및 장치
US10591976B2 (en) Methods and apparatus for providing peripheral sub-system stability
US9310838B2 (en) Power management method for switching power mode of a computer system based on detection of a human interface device
CN109478172B (zh) 用于总线主控的转换功能的方法、装置和系统
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
JP5697284B2 (ja) コンピュータプラットフォームのシステム電力状態を遷移させる方法、装置およびシステム
US9116694B2 (en) Efficient low power exit sequence for peripheral devices
JP5701399B2 (ja) 電力管理のためのシステム及び方法
US20140218078A1 (en) Enhanced recovery mechanisms
KR101770530B1 (ko) 통신 포트를 위한 저전력 상태를 인에이블하는 기술들
TW201329693A (zh) 省電處理器架構
JP2010015318A (ja) Ｕｓｂホストコントローラ、情報処理装置及びプログラム
JP2001092565A (ja) コンピュータ及びコンピュータの電源制御方法
CN105993001B (zh) 用于在操作系统之间切换的技术
TW201044172A (en) Power management system and method
US20190004818A1 (en) Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof
JP2017520850A (ja) 高速再開を伴うシステム待機状態のエミュレーション
US9563256B2 (en) Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle
JP2010055265A (ja) システムｌｓｉ、システムｌｓｉの制御方法、プログラム、及び記憶媒体
US10429988B2 (en) Touch screen support by emulating a legacy device
TW201316164A (zh) 節能系統、節能方法以及電腦程式產品
JP5085714B2 (ja) 情報処理装置およびその制御方法