JP5697284B2 - コンピュータプラットフォームのシステム電力状態を遷移させる方法、装置およびシステム - Google Patents

コンピュータプラットフォームのシステム電力状態を遷移させる方法、装置およびシステム Download PDF

Info

Publication number
JP5697284B2
JP5697284B2 JP2013546191A JP2013546191A JP5697284B2 JP 5697284 B2 JP5697284 B2 JP 5697284B2 JP 2013546191 A JP2013546191 A JP 2013546191A JP 2013546191 A JP2013546191 A JP 2013546191A JP 5697284 B2 JP5697284 B2 JP 5697284B2
Authority
JP
Japan
Prior art keywords
processor
idle
transition
power state
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013546191A
Other languages
English (en)
Other versions
JP2014501987A (ja
Inventor
ディ. ムラリダ、ラジーヴ
ディ. ムラリダ、ラジーヴ
シシャドリ、ハリナラヤナン
エル. フレミング、ブルース
エル. フレミング、ブルース
エム. ルドラムニ、ヴィシュウェシュ
エム. ルドラムニ、ヴィシュウェシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2014501987A publication Critical patent/JP2014501987A/ja
Application granted granted Critical
Publication of JP5697284B2 publication Critical patent/JP5697284B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3268Power saving in hard disk drive
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3278Power saving in modem or I/O interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3055Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

実施形態は概して、コンピュータプラットフォームのデバイスの電源管理に関する。より詳細には、実施形態は、プラットフォームにおける一のプロセッサ電力状態遷移を、プラットフォームの他の電力状態遷移と紐付けする方法を提供する。
既存のコンピュータプラットフォーム、オペレーティングシステム(OS)は、例えば、アドバンスド・コンフィグレーション・アンド・パワー・インターフェイス(ACPI)のような特定のプロセッサに固有の様々な電力管理技術をサポートしている。例えば、現在のOS電力管理(OSPM)メカニズムは、プラットフォームプロセッサコアを、C6電力ステートのようなプロセッサ固有のアイドルプロセッサ電力状態へと遷移させることができる。
自立的デバイス電力管理の導入により、このようなコンピュータプラットフォームが、対応するプラットフォームデバイスに対するデバイス固有の電力状態間の遷移を独立して管理する様々な種類のデバイスのドライバに依存するようになってきている。
しかしながら、今まで、プラットフォームのプロセッサが特定のプロセッサ固有の電力状態に遷移することは、プラットフォームのその他の種類のデバイスの対応するデバイス固有の電力状態への遷移することとは、無関係に行われていた。例えば、既存のOS電力管理(OSPM)メカニズムは、同じプラットフォーム上のプロセッサ電力状態遷移と別の電力状態遷移との関連付けを容易に行えるようにしておらず、別の電力状態とは、例えば、プロセッサでない類のプラットフォームデバイスのような、別の電力状態の遷移である。
このように電力管理の判断を別々に行い、更に、対応する別のプラットフォーム状態遷移を行うことにより、例えば、プロセッサ固有の電力状態遷移と別の(プロセッサ以外の)デバイス電力状態遷移とに関して、既存のコンピュータプラットフォーム電力技術は、コンピュータプラットフォーム全体としての視点からより効率的な電力状態を得る可能性を考えていない。
以下、本発明の様々な実施形態を、添付の図面を参照して例示し、本発明は添付の図面によって限定されない。
一実施形態に係る電力管理を実装するシステムの選択された一部の要素を例示したブロック図である。 一実施形態に係るシステム電力状態遷移を実行するためのシステムオンチップの選択された一部の要素を例示したブロック図である。 一実施形態に係る、プロセッサ電力状態遷移と別の電力状態遷移とを紐付けるプラットフォームの一部の選択された要素を例示したブロック図である。 一実施形態に係る、プラットフォームのシステム電力状態遷移を特定する方法の選択された一部の要素を示したブロック図である。
実施形態は、プラットフォームのプロセッサのプロセッサ固有の電力状態遷移と、同じプラットフォーム上の1以上の別のデバイスの電力状態遷移とを紐付けする様々な技術を提供する。電力状態遷移を紐付けすることにより、より効率的なプラットフォーム全体の電力状態を認識および実装する機会を提供できる。
一実施形態では、プラットフォームの電力管理機能は、例えば、プラットフォームのプロセッサで実行されるOSのプロセッサガバナ(governor)によって提供される。プロセッサガバナは、OSを実行するプロセッサガバナのアイドル状態を検出してもよい、および、応答してもよい。例えば、現在プロセッサがアイドル状態となっているまたはアイドル状態になることが予想されることが示されると、プロセッサガバナは、例えば、C6(または低電力ステート)へのプロセッサの遷移を開始してもよい。プロセッサのアイドル状態が示されたことに対するプロセッサガバナの応答として、プロセッサ固有の電力状態遷移がその一部であるプラットフォーム全体のシステム電力状態遷移の開始が含まれてもよい。
これに限定するわけではなく、例示として、プロセッサガバナは、プラットフォームのシステムガバナに、プロセッサがプロセッサアイドル電力状態に入ったことを通知してもよい。システムガバナは、例えば、プロセッサ以外のプラットフォームの1以上のデバイスに固有の電力状態情報を特定する機能を含んでもよい。これに替えてまたは加えて、システムガバナは、例えば、特定されたデバイス固有の電力状態情報に基づいて、デバイス固有の電力状態遷移を実装する1以上のデバイスドライバまたは同様なロジックを含んでもよい、または、このようなデバイスドライバもしくはロジックにアクセスしてもよい。
一実施形態では、プラットフォームは、プロセッサのプロセッサ固有電力状態への遷移と、1以上の別のプラットフォームデバイスが対応するデバイス固有の電力状態への遷移とを紐付けする紐付けロジックを含む。例えば、紐付けロジックは、複数のプラットフォームデバイスの対応するデバイス電力状態の遷移を含むプラットフォーム全体のシステム電力状遷移が利用可能であると特定された場合に、このような紐付けを実行してもよい。
図1には、特定の実施形態に係るコンピュータシステム100の選択された要素が示されている。システム100は、プラットフォーム105の1以上の構成要素に電力を様々に供給する電源155を有するプラットフォーム105を備える。様々な実施形態の範囲はこの点に関して限定されないが、プラットフォーム105は、パーソナルコンピュータ(PC)、パーソナルデジタルアシスタント(PDA)、インターネット機器、携帯電話、ラップトップコンピュータ、タブレットデバイス、モバイルユニット、無線通信デバイスおよび/または電力管理を実装するためのメカニズムを含むその他のコンピュータデバイスを含んでもよい。
図示した実施形態によれば、プラットフォーム105は、例えば、メモリ125およびシステムインターコネクト135のような1以上のその他の構成要素と直接または間接的に接続されるプロセッシングユニット110を含んでもよい。メモリ125は、ダイナミックアクセスメモリ(DRAM)、不揮発性メモリ等を含んでもよい。一例では、メモリ125は、プロセッシングユニット110によって実行されてもよいソフトウェアプログラムを格納してもよい。これに加えてまたは替えて、プロセッシングユニット110は、例えば、メモリ125または別の記憶デバイスに格納された基本入出力システム(BIOS)命令120にアクセス可能であってもよい。
プロセッシングユニット110は、1以上のアドレスおよび/またはデータバスを介して、プラットフォーム105の構成要素に様々に接続されていてもよい。このようなバスに加えて、またはバス以外の接続を使用して、プロセッシングユニット110を接続してもよい。例えば、異なる実施形態では、1以上の専用データおよび/または制御ライン、クロスバー等を使用して、プロセッシングユニット110をメモリ125またはその他のデバイスに接続してもよい。
上記したように、プロセッシングユニット110は、図示しないオペレーティングシステム(OS)を実行する1以上のコア115を含んでもよい。様々な実施形態では、OSの実行は、電源155によって分配される電力の管理を様々に提供するべく、例えば、アドバンスド・コンフィグレーション・アンド・パワー・インターフェイス(ACPI)および/またはオペレーティングシステム電力管理(OSPM)コードのような、1以上の機能を実装してもよい。加えて、プロセッシングユニット110は、例えば、スタティックランダムアクセスメモリ(SRAM)等のキャッシュメモリ(図示せず)、または、内部に構築された様々な種類のメモリを含んでもよい。
インターコネクト135は、データおよび/または制御メッセージの交換を行えるように、プラットフォーム105の様々な構成要素を互いに接続してもよい。限定することを意図せず、一例として、インターコネクト135は、イーサーネット(登録商標)インターフェース、ユニバーサルシリアルバス(USB)インターフェース、ペリフェラルコンポーネントインターコネクト(PCI)インターフェース等のうちの1以上を含んでもよい。これに加えてまたは替えて、インターコネクト135は、接続される様々な構成要素を制御する回路を表してもよい。例えば、インターコネクト135は、I/O制御ハブ、プラットフォーム制御ハブ、メモリ制御ハブ等のうちの1以上を含んでもよい。
特定の実施形態の様々な特徴を例示するべく、図示するインターコネクト135は、プロセッサユニット110を、プラットフォーム105において情報を受信するべく入力デバイス130に接続し、プラットフォーム105から情報を送信するべく出力デバイス140に接続し、プラットフォーム105においてデータを格納するべく記憶デバイス145に接続する。限定することを意図せず、一例として、入力デバイス130および出力デバイス140のうちの一方または両方は、キーボード、キーパッド、マウス、タッチパッド、タッチスクリーン、ディスプレイ、生体認証機能を有するデバイス等のうちの1以上を含んでもよい。記憶デバイス145は、ハードディスクドライブ(HDD)、ソリッドステートドライブ(SSD)、コンパクトディスク(CD)ドライブ、デジタル多用途ディスク(DVD)ドライブ、および/または、その他のコンピュータ媒体入出力(I/O)デバイスのうちの1以上を含んでもよい。一実施形態では、入力デバイス130、出力デバイス140および記憶デバイス145のうちの1以上が、プラットフォーム105の外側に存在しプラットフォーム150と接続されてもよく、例えば、プラットフォーム105の周辺の様々なデバイスとして存在してもよい。
様々な実施形態では、プラットフォーム105の、更なるまたは別の様々なデバイス、回路ブロック等をプロセッシングユニット110に接続してもよい。また、プラットフォーム105の特定のアーキテクチャ、例えば、プロセッシングユニット110に対して、プラットフォーム105のデバイス、回路ブロック等の相対的な構成は、特定の実施形態に限定されない。
図示の実施形態では、システム100は、ネットワーク160へ接続することにより、別のデバイスとデータをやり取りしてもよい。例えば、プラットフォーム105は、ネットワーク160とネットワークトラフィックを交換するネットワークインターフェースデバイス150を含んでもよい。ネットワーク接続は、イーサーネット(登録商標)接続、デジタル加入者線(DSL)、電話回線、同軸ケーブル等の任意の種類のネットワーク接続を含んでもよい。ネットワーク160は、インターネット、電話回線、ケーブル回線等であってもよく、また、IEEE802.11関連規格の1以上を含むIEEE規格802.11、1999に準拠する無線ネットワーク、無線メトロポリタンエリアネットワーク(MAN)のためのIEEE802.16規格に準拠する無線ネットワーク等であってもよい。
一実施形態例では、プロセッシングユニット110、例えば、プロセッシングユニット110のプロセッシングコア115は、異なる時間に2つ以上のプロセッサ電力状態で動作してもよい。プラットフォーム105は、プロセッサコア115のプロセッサ電力状態間遷移をサポートする、開始するまたは実装するハードウェアおよび/またはソフトウェア手段を提供してもよい。
図2には、一実施形態に係る、コンピュータプラットフォームのシステム電力状態の遷移を実装するためのシステムオンチップ(SoC)200の選択された一部の要素が示されている。SoC200は、例えば、プロセッサ電力状態遷移を1以上の別のプラットフォームデバイスの別の電力状態遷移と紐付けする電力管理メカニズムに関係するプラットフォーム105の一連のデバイスの全てまたは一部を含んでもよい。
SoC200は、少なくとも1つのプロセッサコア210を有するCPU205のような1以上のプロセッサを含んでもよい。別の実施形態では、CPU205は、プラットフォームの1以上のSoCの外側に存在してもよく、例えば、別個のシングルコアCPU ICチップまたはマルチコアCPU ICチップ内に存在してもよい。プロセッサコア210は、SoC200の外側または内部に位置する構成要素を含む1以上のその他のプラットフォームデバイスに様々に接続されてもよい。
SoC200は、CPU205、SoC200の1以上のその他のコンポーネントデバイス、および/または、SoC200に接続された1以上のその他のプラットフォームデバイス(図示せず)に電力管理を提供してもよい。例えば、プロセッサコア210は、OS電力管理(OSPM)機能を提供するOSを実行してもよい。これに替えてまたは加えて、SoC200は、SoC200に接続されたプラットフォームデバイス(図示せず)および/またはSoC200のデバイスの電力特性を監視および/または制御するべく、データおよび/または制御メッセージを様々に検出、判断または供給する電力管理ユニット(PMU)220を含んでもよい。例えば、PMU225は、コア210および/または1以上のプラットフォームデバイスの電力管理のためのPMU状態情報225を受信、生成またはアクセスしてもよい。一実施形態では、プロセッサコア210の電力管理は、SoC200の1以上の別のデバイスの電力管理と紐付けされてもよく、および/または、プロセッサコア210と関連して様々に動作するSoC200の外側に存在する1以上のプラットフォームデバイスの電力管理と紐付けされてもよい。
このような電力管理を、プラットフォームデバイスの様々な組み合わせに拡張してもよい。これに限定することを意図せず一例として、SoC200は、グラフィックスデータのレンダリング、計算またはその他の処理を実行する回路またはその他のロジックを有するグラフィックモジュール240を含んでもよい。これに替えてまたは加えて、SoC200は、例えば、プラットフォーム間でやり取りされるビデオデータを処理するビデオエンコードモジュール245および/またはビデオデコードモジュール255を含んでもよい。これに替えてまたは加えて、SoC200は、例えば、SoC200のディスプレイポート265を介して、ビデオ情報をディスプレイに供給するインターフェース、ドライバまたはその他の回路/ロジックを有するディスプレイモジュール250を含んでもよい。さらに、SoC200は、これに替えてまたは加えて、SoC200が存在するプラットフォームのデータ記憶デバイスへのアクセスを管理する回路またはその他のロジックを含むメモリコントローラ215を含んでもよい。
これに替えてまたは加えて、SoC200は、クロック、電力、データ、制御またはその他の信号を送受信する1以上の手段を含んでもよい。これに限定することを意図せず一例として、SoC200は、様々なコンポーネントデバイスへと1以上のクロック信号を受信、処理および/または分配するSoC200のための位相ロックループ(PLL)モジュール230を含んでもよい。SoC200は、回路を低電力状態から遷移させるウェイクアップイベントを示す入力信号を検出するための回路またはロジックを有するウェイクアップモジュール235を含んでもよい。これに替えてまたは加えて、様々な実施形態では、SoC200は、クラウドデータ管理インターフェース(cDMI)260、ダブルデータレート(DDR)I/Oインターフェース270、ディスプレイポート265、および/または、SoC200が、クロック、電力、データ、制御またはその他の信号を送受信するための更なるまたは別の手段の組み合わせを含んでもよい。
様々な実施形態において、プロセッサコア210に接続されたSoC200の構成要素の一部または全ては、プラットフォームの1以上のSoCとは別に存在してもよい。また、ここで示されたSoC200に接続された別の構成要素の組み合わせおよび/または構成は一例に過ぎず、別の実施形態では、SoC200は、プロセッサコア210に接続された1以上の更なるまたは別の構成要素の様々な組み合わせを含んでもよい。
図3には、一実施形態に係る、システム電力状態間を移動させるプラットフォーム300の選択された要素が示されている。プラットフォーム300は、例えば、プラットフォーム105の機能の全てまたは一部を含んでもよい。一実施形態では、図3に示すデバイスの全てまたは一部は、例えば、SoC200のような1つのSoCに存在してもよい。
プラットフォーム300は、例えば、プロセッサ315およびメモリ320を使用して実行を行なうOS305を備えてもよい。OS305は、例えば、プロセッサ315の電力状態を支配するべく動作するOS命令の一連の実行である、プロセッサガバナ310を含んでもよい。一実施形態では、プロセッサガバナ310は、プロセッサ315の1以上のプロセッサアイドル状態を評価、特定または検出してもよい。これに限定することを意図せず一例として、プロセッサガバナ310は、リナックス(登録商標)OSのCPUIDLEガバナルーチンのような機能を少なくとも実装してもよい。これに替えてまたは加えて、プロセッサガバナ310は、例えば、2010年4月5日にリリースされたアドバンスド・コンフィグレーション・アンド・パワー・インターフェイス(ACPI)リビジョン4.0aのようなACPI規格に従って、プロセッサのアイドル状態を検出および応答するその他のOS電力管理(OSPM)技術を使用してもよい。
これに限定することを意図せず一例として、プロセッサガバナ315は、現在のプロセッサのアイドル状態のレベル(および/またはタイプ)、プロセッサアイドル状態の変化率、将来予測されるプロセッサのアイドル状態、将来予測されるプロセッサアイドル状態の変化率等を計算、その通知を受信または検出するべく、実行を行ってもよい。プロセッサのアイドル状態の検出は、プロセッサの対応するロード状態を検出することを含むことは明らかである。
例えば、OS305は、OS305が実行する次のオペレーション、スレッド等を管理するスケジューラ(図示せず)を含んでもよい、または、このようなスケジューラにアクセスしてもよい。プロセッサガバナ310は、OS305のスケジューラが、準備されたオペレーションまたはスレッドが実行にスケジュールされていない状態が存在するまたはこのような状態が予測されると判断したことを検出してもよい。
現在のまたは将来予測されるプロセッサのアイドル状態の検出に基づいて、プロセッサガバナ310はこのアイドル状態が、プロセッサ315を、例えば、C6(または低いプロセッサ電力状態)のようなプロセッサアイドル電力状態のような特定のプロセッサ固有電力状態に遷移させる好機であると判断してもよい。このような好機が発見されると、プロセッサガバナ310は、OSのCステートドライバに信号で通知することにより、または、例えば現在のACPIメカニズムに従ってプロセッサをアイドル状態にする様々な技術により、このような電力状態遷移を開始させてもよい。
一実施形態では、プロセッサ315のアイドル状態が検出されたことへの応答は、プロセッサガバナ310がシステム電力状態遷移を開始することを含んでもよく、システム電力状態遷移には、プロセッサ315のプロセッサ電力状態遷移が一要素として含まれる。
これに限定することを意図せず一例として、プロセッサガバナ310の機能を実行すると、プロセッサ315が、例えば、C6またはその他のプロセッサアイドル電力状態のような特定のプロセッサ電力状態に入ったことを示すメッセージ325をプロセッサ315に生成させてもよい。
メッセージ325は、例えば、プラットフォーム300のシステムガバナ330内の紐付けロジック355によって受信されてもよく、システムガバナ330は、プロセッサ315以外のプラットフォーム300の1以上のデバイスのデバイス固有電力管理を実装するハードウェアおよび/またはソフトウェア手段を含む。これに限定することを意図せず一例として、システムガバナ330は、別のプラットフォームデバイス340a、…、340nのうちの1つ以上と接続されて、または、プラットフォーム状態情報にアクセス可能であって、プラットフォームデバイス340a、…、340nのうちの1以上が、アイドルスタンバイシステム電力状態に十分な活動休止レベルにある、または、活動休止レベルに入ることが予測されるかを判断してもよい。システムガバナ330は、例えば、スクリーンセイバタイムアウト、ネットワークスタック非活動状態、現在の実行アプリケーションの下で実行されているサブプロセスの非活動状態の通知、または、個々のデバイスについてのプラットフォーム非活動状態を示す様々な更なるまたは別の情報を取得してもよい。様々な実施形態において、紐付けロジック355は、システムガバナ300の外側の電力管理手段に存在してもよい。
一実施形態において、システムガバナ330は、OS305で実行される機能であtる。これに替えてまたは加えて、システムガバナ330は、例えば、PMU220のような電力管理ユニットのような、別のプラットフォーム電力管理ロジックによって、OS305の外側で実装されてもよい。システムマネージャ330が、プロセッサ固有の電力管理機能またはOS305のその他の電力管理機能に密接に接続されてもよい。例えば、システムマネージャ330は、OS305と直接電力管理通信を行うための専用チャネルおよび/またはプロトコルを含む、または、アクセスを有してもよい。一実施形態において、システムガバナ330は、様々なタイミングでどのようなシステム電力状態にプラットフォーム300が入るかを判断するのに使用されるプラットフォーム300のためのメトリックについての可視性を有する。さらに、システムガバナ330は、複数の異なるシステムアイドル状態をサポートする粒度レベルを実装する電力管理機能を有してもよい。
メッセージ325およびプラットフォーム300の別の1以上のプラットフォームデバイスに関してシステムガバナ330が検出したその他の状態情報に基づいて、紐付けロジック330は、プロセッサ315がプロセッサアイドル電力状態に入ることが、更なるデバイス固有の電力状態遷移の好機であるか特定してもよく、例えば、プラットフォーム300全体の統合システム電力状態遷移の実装をサポートしてもよい。上記のようなシステム電力状態遷移が特定されると、紐付けロジック330は、システムガバナ330に含まれるメカニズム(図示せず)またはシステムガバナ330にアクセス可能なメカニズム、例えば、1以上のデバイスドライバ、クロックゲーティングロジック、パワーゲーティングロジック、PMU等に指示して、システム電力状態遷移を実装させてもよい。この指示には例えば、システムガバナ330が制御信号345を送信して、電源335から1以上のプラットフォームデバイス340a、…、340nへの、電圧、電流またはその他の信号の供給350を、レベル/周波数等を調整して、制御してもよい。
図4には、一実施形態に係る、コンピュータプラットフォームの電力状態遷移を特定する方法400の選択された要素が示されている。方法400は、例えば、プラットフォーム300によって実行されてもよい。より詳細には、方法400は、OS305、システムガバナ330および紐付けロジック355(システムガバナ330に含まれてもよい、または、外側に設けられていてもよい)のような対応する機能を提示するプラットフォームエンティティによって実行されてもよい。
方法400において、OSのプロセッサガバナは、段階410において、OSを実行するプロセッサのアイドル状態を検出してもよい。プロセッサアイドル状態を検出したことに応じて、段階420において、プロセッサガバナは、プロセッサのプロセッサアイドル電力状態を特定してもよい。さらに、プロセッサアイドル状態の検出は、プロセッサガバナが、プロセッサがプロセッサアイドル電力状態へと遷移したと判断したことを示すメッセージを送信させることを含んでもよい。
プロセッサガバナの上記のオペレーションに関連して、方法400は、段階430において、システムガバナが、プロセッサ以外のプラットフォームデバイスのアイドル状態を検出することを含んでもよい。様々な実施形態はこれに限定されず、段階430での検出が、オペレーション410、420に関連して発生してもよい。段階440において、紐付けロジックは、検出されたデバイスのアイドル状態を示す情報、および、プロセッサがプロセッサアイドル電力状態へと遷移したと判断されたことを示すメッセージを受信してもよい。
プロセッサがプロセッサアイドル電力状態へと遷移したと断されたことを示すメッセージおよびデバイスのアイドル状態を示す情報に基づいて、方法400は、段階450において、プラットフォームのシステム電力状態遷移を特定してもよい。
一実施形態において、システム電力状態遷移を特定することは、複数のアイドルスタンバイシステム電力状態のうちの1つから、遷移するべき望ましいシステム電力状態を選択することを含んでもよい。本明細書で使用されている、アイドルスタンバイシステム電力状態とは、プラットフォームデバイスそれぞれに対する同時電力状態の組み合わせを指し、組み合わせは、例えば、プラットフォームCPUの特定のプロセッサコアのようなプラットフォームプロセッサに固有のアイドル電力状態を含む。
以下の表1は、一実施形態に係る、2つのアイドルスタンバイシステム電力状態それぞれに対するコンポーネントデバイスの電力状態のリストが示されている。
様々なアイドルスタンバイシステム電力状態に対するコンポーネント電力状態
Figure 0005697284
様々な実施形態では、更なるまたは表とは異なるアイドルスタンバイシステム電力状態が実装されてもよいことは明らかである。
段階450における特定は、複数のアイドルスタンバイシステム電力状態の候補のそれぞぞれが、1以上の対応する性能利点および/または決定と関連付けられている条件に基づいてもよい。例えば、特定のアイドルスタンバイシステム電力状態を実装すると、特定の省電力が得られるが、同時に、特定の電力状態に入ることをおよび/またはその電力から回復するのに遅延(レイテンシ)が発生する。
一実施形態において、段階450における特定では、電力状態遷移のレイテンシが大きくない、または、性能制限を破ることのないような、最も大きな省電力効果が得られるシステム電力状態を探索してもよい。これに限定することを意図せず一例として、紐付けロジックは、例えば、プロセッサガバナまたはシステムガバナから、プロセッサまたはその他のプラットフォームデバイスについて予測されるアイドル状態の存在期間を特定してもよい。予測されるアイドル状態の存在期間とは、例えば、特定のプラットフォームデバイスが扱う次のオペレーションの準備ができると予測されるまでの期間を指す。一実施形態において、予測されるアイドル状態の存在期間は、許容できないアイドルスタンバイシステム電力状態を排除するべく、電力状態エントリ(またはリカバリ)レイテンシと比較されてもよい、または、このレイテンシに基づいて予測されるアイドル状態の存在期間を評価してもよい。
段階450の特定することを実装する別レベルのポリシーとして、残りの、許容されるアイドルスタンバイシステム電力状態が、プラットフォームリソースへの必要なアクセスを妨げることなく、遷移可能かを判断することを含んでもよい。例えば、特定のシステム電力状態への遷移が、ある共有されたプラットフォームリソース(例えば、特定の電圧レール、PLL等)の管理に影響を与える場合には、紐付けロジックは、このようなリソースを供給するプラットフォームデバイスが、共有されたリソースアクセスへの影響が許容されるような適切な電力状態にあるのを確実にしてもよい。共有プラットフォームリソースへのアクセスに対する制限として受けいれられないものの1つとして、1以上の更なるシステム電力状態を除外してもよい。
段階450の特定することを実装する別のレベルのポリシーとして、残りの可能性のあるシステム電力状態が、デバイス固有のサービス品質(QoS)要件を破ることがないか判断することを含んでもよい。受けいれられないと特定されなかったシステム電力状態が残っている場合には、紐付けロジックは、例えば、比較して最も省電力降下の大きなシステム電力状態を選択することにより、そのシステム電力状態への遷移を特定してもよい。
コンピュータプラットフォーム電力管理のための技術およびアーキテクチャについて説明された。上記の説明では、本発明の特徴を十分に理解できるよう説明することを目的として、数多くの詳細事項が述べられている。しかしながら、これらの特定の詳細事項がなくとも、特定の実施形態を実施可能であるということは、当業者にとって明らかである。また、開示の特徴を不明確にしない目的から、構造およびデバイスはブロック図で示されている。
本明細書において、本発明の「一実施形態」または「ある実施形態」とは、実施形態に関連する特定の特徴、構造および特性が、少なくとも本発明の実施形態の一つに含まれていることを意味する。したがって、本明細書中の様々な箇所で使用されている「一実施形態において」という表現は、必ずしも同一の実施形態を示していない。
上記の詳細な説明の一部は、コンピュータメモリ内のデータビットまたは2値デジタル信号に対するオペレーションの記号表記およびアルゴリズムの形式で表される。これらのアルゴリズム的描写および表現は、データ処理技術を扱う当業者によって使用される手法であり、これによって、別の当業者に仕事の内容を伝達する場合がある。本明細書に示されたアルゴリズムは、概して、所望の結果に導く作用またはオペレーションの首尾一貫したシーケンスと考えられ、その段階には、物理量の物理的操作が含まれる。必ずしも常にではないが、通常、これらの量は、電子信号または磁気信号の形態を有しており、保存、変換、合成、比較およびその他の操作が可能である。主に共通の用法として、これらの信号を、時に簡便のため、ビット、値、要素、シンボル、文字、言葉、数字等として称している。
しかしながら、これら全ての言葉および同様な言葉は、適切な物理量と結びつけられており、これらの物理量に適用された単なる便利な標号ではない。特に明記されない限り、以下の説明で明らかになるように、明細書中で使用されている言葉、例えば、「Processing(処理)」、「computing(演算)」、「calculating(計算)」、「determining(判断)」等の言葉は、コンピュータシステム、または物理量で表されるデータを操作および/または変換する同様な電子演算装置のオペレーションおよび/またはプロセスを指す。例えば、コンピュータシステムのレジスタおよび/またはメモリ内の電子的量を、コンピュータシステム内のメモリ、レジスタまたはその他の情報記憶層装置内、または、送信デバイス内の同様な物理量で表される別のデータへと変換するオペレーションを指す。
特定の実施形態は、明細書に記載されたオペレーションを実行する装置に関する。この装置は、必要な目的のために特に構築されてもよく、または、コンピュータに格納されるコンピュータプログラムによって選択的に駆動されるまたは再設定される汎用コンピュータを含んでもよい。このようなコンピュータプログラムは、コンピュータ可読記憶媒体に格納されてもよく、記憶媒体としては、特にこれに限定されないが、フロッピー(登録商標)ディスク、光ディスク、CD−ROM、磁気光学ディスク、リードオンリーメモリ(ROM)、ダイナミックランダムアクセスメモリ(DRAM)およびスタティックランダムアクセスメモリ(SRAM)のようなランダムアクセスメモリ(RAM)、消去可能−プログラム可能リードオンリーメモリ(EPROM)、電気的消去可能−プログラム可能リードオンリーメモリ(EEPROM)、または、電気的命令を格納するのに適したその他の種類の媒体が含まれ、これら媒体はそれぞれ、コンピュータシステムバスに接続される。
本明細書に示されたアルゴリズムおよびディスプレイは、特定のコンピュータまたはその他の装置に本質的に関連しているのではない。本明細書に記載された技術に従って、プログラムを使用して様々な汎用システムを使用してもよい、または、必要とされる方法の段階を実行するのに専用の装置を構築するのが便利な場合もある。これら様々なシステムに必要とされる構造は、本明細書の記載から明らかであろう。また、特定の実施形態は、特定のプログラミング言語を参照して説明されたものではない。上記に示した実施形態を実装する技術として、様々なプログラミング言語を使用できることは明らかである。
上記に加えて、特許請求の範囲内において、開示された実施形態および実装形態に様々な改良が可能であることは明らかである。したがって、本明細書に示される図面および例は一例に過ぎず、本発明を限定するものではない。本発明の範囲は、添付の特許請求の範囲によってのみ限定される。

Claims (24)

  1. コンピュータプラットフォームによって実行される方法であって、
    前記コンピュータプラットフォームのプロセッサで実行されるオペレーティングシステム(OS)を使用して、
    前記プロセッサのプロセッサアイドル状態を検出する段階と、
    前記プロセッサアイドル状態が検出されたことに応じて、前記プロセッサのプロセッサアイドル電力状態への遷移を特定する段階、および、前記プロセッサの前記遷移を示すメッセージを送信する段階と、
    前記コンピュータプラットフォームの前記プロセッサ以外のデバイスのアイドル状態を示す情報を供給する段階と、
    前記プロセッサの前記遷移を示す前記メッセージおよび前記デバイスの前記アイドル状態を示す前記情報の両方に応じて、
    前記コンピュータプラットフォームのシステムアイドル電力状態への遷移を特定する段階とを備え
    前記コンピュータプラットフォームの紐付けロジックが、前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定し、
    前記紐付けロジックは、パフォーマンスパラメータを示す情報を受信し、
    前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定する段階は、前記パフォーマンスパラメータを示す前記情報を受信したことに応じて行われる方法。
  2. 前記OSのプロセッサガバナが、前記プロセッサアイドル状態を検出する段階を実行する請求項1に記載の方法。
  3. システムガバナが、前記プラットフォームの前記プロセッサ以外の前記デバイスの前記アイドル状態を示す情報を供給する段階を実行する請求項1または2に記載の方法。
  4. 前記パフォーマンスパラメータは、予測されるアイドル期間およびサービス品質のうちの1以上を含む請求項1から3の何れか一項に記載の方法。
  5. 前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定する段階は、
    複数のシステムアイドル電力状態から選択を行う段階を含む請求項1からの何れか一項に記載の方法。
  6. 1以上のプロセッサによって実行されると、前記1以上のプロセッサに、
    オペレーティングシステム(OS)を使用して、
    前記プロセッサのプロセッサアイドル状態を検出する段階と、
    前記プロセッサアイドル状態が検出されたことに応じて、前記プロセッサのプロセッサアイドル電力状態への遷移を特定する段階、および、前記プロセッサの前記遷移を示すメッセージを送信する段階と、
    コンピュータプラットフォームの前記プロセッサ以外のデバイスのアイドル状態を示す情報を供給する段階と、
    前記プロセッサの前記遷移を示す前記メッセージおよび前記デバイスの前記アイドル状態を示す前記情報の両方に応じて、
    前記コンピュータプラットフォームのシステムアイドル電力状態への遷移を特定する段階とを実行させ
    前記コンピュータプラットフォームの紐付けロジックが、前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定し、
    前記紐付けロジックは、パフォーマンスパラメータを示す情報を受信し、
    前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定することは、前記パフォーマンスパラメータを示す前記情報を受信したことに応じて行われるプログラム。
  7. 前記OSのプロセッサガバナが、前記プロセッサアイドル状態を検出する段階を実行する請求項に記載のプログラム。
  8. システムガバナが、前記プラットフォームの前記プロセッサ以外の前記デバイスの前記アイドル状態を示す情報を供給する段階を実行する請求項またはに記載のプログラム。
  9. 前記パフォーマンスパラメータは、予測されるアイドル期間およびサービス品質のうちの1以上を含む請求項6から8の何れか一項に記載のプログラム。
  10. 前記サービス品質は、レイテンシ許容値を含む請求項に記載のプログラム。
  11. 前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定する段階は、
    複数のシステムアイドル電力状態から選択を行う段階を含む請求項から1の何れか一項に記載のプログラム。
  12. 前記複数のシステムアイドル電力状態から選択を行う段階は、
    第1システムアイドル電力状態に関連付けられた1以上のメトリックに基づいて、前記第1システムアイドル電力状態へと遷移する好機を示す情報を検出する段階を含む請求項1に記載のプログラム。
  13. 前記1以上のメトリックは、レイテンシおよび遷移コストを含む請求項1に記載のプログラム。
  14. 前記複数のシステムアイドル電力状態から選択を行う段階は、さらに、
    前記第1システムアイドル電力状態へと遷移する好機を示す前記情報を検出したことに応じて、
    前記第1システムアイドル電力状態への遷移が、前記コンピュータプラットフォームの共有リソースの必要とされる利用を妨げるかを特定する段階を含む請求項1または1に記載のプログラム。
  15. プロセッサのプロセッサアイドル状態を検出し、前記プロセッサアイドル状態が検出されたことに応じて、前記プロセッサのプロセッサアイドル電力状態への遷移を特定し、前記プロセッサの前記遷移を示すメッセージを送信る第1ロジックと、
    コンピュータプラットフォームの前記プロセッサ以外のデバイスのアイドル状態を検出し、前記デバイスの検出された前記アイドル状態を示す情報を供給する第2ロジックと、
    前記プロセッサの前記遷移を示す前記メッセージおよび前記デバイスの前記アイドル状態を示す前記情報の両方に応じて、前記コンピュータプラットフォームのシステムアイドル電力状態への遷移を特定する第3ロジックとを備え
    前記第2ロジックは、システムガバナを含み、
    前記システムガバナは、パフォーマンスパラメータを示す情報を受信し、
    前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定することは、前記パフォーマンスパラメータを示す前記情報を受信したことに応じて行われる装置。
  16. 前記第1ロジックは、前記プロセッサで実行されるオペレーティングシステム(OS)のプロセッサガバナを含む請求項1に記載の装置。
  17. 前記システムガバナが、電力管理ユニットに存在する請求項15または16に記載の装置。
  18. 前記パフォーマンスパラメータは、予測されるアイドル期間およびサービス品質のうちの1以上を含む請求項15から17の何れか一項に記載の装置。
  19. 前記サービス品質は、レイテンシ許容値を含む請求項18に記載の装置。
  20. 前記第3ロジックが、前記システムアイドル電力状態への前記コンピュータプラットフォームの前記遷移を特定することは、前記第3ロジックが、複数のシステムアイドル電力状態から選択を行うことを含む請求項1から19の何れか一項に記載の装置。
  21. プロセッサのプロセッサアイドル状態を検出し、前記プロセッサアイドル状態が検出されたことに応じて、前記プロセッサのプロセッサアイドル電力状態への遷移を特定し、前記プロセッサの前記遷移を示すメッセージを送信る第1ロジックと、
    コンピュータプラットフォームの前記プロセッサ以外のデバイスのアイドル状態を検出し、前記デバイスの検出された前記アイドル状態を示す情報を供給する第2ロジックと、
    前記プロセッサの前記遷移を示す前記メッセージおよび前記デバイスの前記アイドル状態を示す前記情報の両方に応じて、前記コンピュータプラットフォームのシステムアイドル電力状態への遷移を特定する第3ロジックと備え
    前記第2ロジックは、システムガバナを含み、
    前記システムガバナは、パフォーマンスパラメータを示す情報を受信し、
    前記コンピュータプラットフォームの前記システムアイドル電力状態への前記遷移を特定することは、前記パフォーマンスパラメータを示す前記情報を受信したことに応じて行われるシステム。
  22. 前記第1ロジックは、前記プロセッサで実行されるオペレーティングシステム(OS)のプロセッサガバナを含む請求項2に記載のシステム。
  23. 前記システムガバナは、電力管理ユニットに存在する請求項21または22に記載のシステム。
  24. 前記第3ロジックが、前記システムアイドル電力状態への前記コンピュータプラットフォームの前記遷移を特定することは、前記第3ロジックが、複数のシステムアイドル電力状態から選択を行うことを含む請求項21から23の何れか一項に記載のシステム。
JP2013546191A 2010-12-23 2011-12-08 コンピュータプラットフォームのシステム電力状態を遷移させる方法、装置およびシステム Active JP5697284B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IN3083DE2010 2010-12-23
IN3083/DEL/2010 2010-12-23
PCT/US2011/063907 WO2012087593A2 (en) 2010-12-23 2011-12-08 Method, apparatus and system to transition system power state of a computer platform

Publications (2)

Publication Number Publication Date
JP2014501987A JP2014501987A (ja) 2014-01-23
JP5697284B2 true JP5697284B2 (ja) 2015-04-08

Family

ID=46314733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013546191A Active JP5697284B2 (ja) 2010-12-23 2011-12-08 コンピュータプラットフォームのシステム電力状態を遷移させる方法、装置およびシステム

Country Status (7)

Country Link
US (2) US8775836B2 (ja)
EP (3) EP3187965A1 (ja)
JP (1) JP5697284B2 (ja)
KR (1) KR101464911B1 (ja)
CN (1) CN102741775B (ja)
TW (1) TWI474158B (ja)
WO (1) WO2012087593A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862920B2 (en) * 2011-06-16 2014-10-14 Advanced Micro Devices, Inc. Power state management of an input/output servicing component of a processor system
TWI454905B (zh) 2011-09-30 2014-10-01 Intel Corp 在多核心平台中之受限制的啓動技術
JP5893336B2 (ja) * 2011-10-24 2016-03-23 キヤノン株式会社 電源制御装置、電源制御装置の制御方法、およびプログラム
WO2013105931A1 (en) * 2012-01-10 2013-07-18 Intel Corporation Router parking in power-efficient interconnect architectures
KR20130087853A (ko) * 2012-01-30 2013-08-07 삼성전자주식회사 파워 컨트롤 시스템 및 그 동작 방법
US10007323B2 (en) 2012-12-26 2018-06-26 Intel Corporation Platform power consumption reduction via power state switching
US20140344599A1 (en) * 2013-05-15 2014-11-20 Advanced Micro Devices, Inc. Method and System for Power Management
US20160091957A1 (en) * 2014-09-26 2016-03-31 Suketu R. Partiwala Power management for memory accesses in a system-on-chip
US10275853B2 (en) * 2015-04-15 2019-04-30 Intel Corporation Media hub device and cache
KR20170016712A (ko) 2015-08-04 2017-02-14 한국전자통신연구원 시스템의 유휴 상태 감지를 통한 대기 전력 절감 방법 및 이를 이용한 장치
US20170038813A1 (en) * 2015-08-05 2017-02-09 Qualcomm Incorporated System and method for cache aware low power mode control in a portable computing device
US20170177068A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Systems, methods and devices for standby power savings
US10481661B2 (en) 2016-03-30 2019-11-19 Intel Corporation Power supply interface light load signal
US10956345B2 (en) * 2016-04-01 2021-03-23 Intel Corporation Enhanced directed system management interrupt mechanism
US10275008B2 (en) * 2016-09-22 2019-04-30 Intel Corporation Methods and apparatus to reduce computing device power consumption
DE112016007529T5 (de) * 2016-12-20 2019-09-26 Intel Corporation Verwaltung von Energiezuständen
US11171983B2 (en) * 2018-06-29 2021-11-09 Intel Corporation Techniques to provide function-level isolation with capability-based security
TWI706246B (zh) * 2018-12-27 2020-10-01 技嘉科技股份有限公司 效能管理系統、提供效能設定參數組合的方法、更新效能參數的方法、電腦軟體以及儲存媒體
CN113614676B (zh) 2019-05-20 2024-03-26 谷歌有限责任公司 用于提供多模式界面的基于移动设备的雷达系统及其方法
EP3928181A1 (en) * 2019-06-17 2021-12-29 Google LLC Mobile device-based radar system for applying different power modes to a multi-mode interface
US20230136437A1 (en) * 2021-10-29 2023-05-04 Verizon Patent And Licensing Inc. Software-based power management for virtualization platforms

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974950B2 (ja) * 1995-10-26 1999-11-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理システム
US5919264A (en) * 1997-03-03 1999-07-06 Microsoft Corporation System and method for using data structures to share a plurality of power resources among a plurality of devices
JP3943665B2 (ja) * 1997-09-01 2007-07-11 株式会社東芝 スリープ制御方法、およびイベント通知方法
US6260150B1 (en) * 1998-03-10 2001-07-10 Agere Systems Guardian Corp. Foreground and background context controller setting processor to power saving mode when all contexts are inactive
US6317839B1 (en) 1999-01-19 2001-11-13 International Business Machines Corporation Method of and apparatus for controlling supply of power to a peripheral device in a computer system
US6802018B2 (en) 2000-12-27 2004-10-05 Intel Corporation Method and apparatus to directly access a peripheral device when central processor operations are suspended
JP3983026B2 (ja) * 2001-10-22 2007-09-26 シャープ株式会社 情報処理装置
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US7313797B2 (en) 2002-09-18 2007-12-25 Wind River Systems, Inc. Uniprocessor operating system design facilitating fast context switching
KR100563691B1 (ko) 2003-06-09 2006-03-28 엘지전자 주식회사 컴퓨터 시스템에서의 전원 관리장치 및 방법
US7353413B2 (en) * 2003-08-18 2008-04-01 Intel Corporation Computer system power policy adjustment in response to an affirmative indication from a user
US20050138443A1 (en) * 2003-12-23 2005-06-23 Barnes Cooper Method for C state management
US7174471B2 (en) * 2003-12-24 2007-02-06 Intel Corporation System and method for adjusting I/O processor frequency in response to determining that a power set point for a storage device has not been reached
JP4387815B2 (ja) * 2004-01-30 2009-12-24 富士通株式会社 シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス
US7565562B2 (en) * 2004-09-03 2009-07-21 Intel Corporation Context based power management
US7373530B2 (en) 2005-03-16 2008-05-13 Microsoft Corporation Systems and methods for providing power-loss protection to sleeping computers systems
US20070043965A1 (en) * 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
US20080098245A1 (en) * 2006-03-22 2008-04-24 G2 Microsystems, Inc. Power management system and method
US7685409B2 (en) * 2007-02-21 2010-03-23 Qualcomm Incorporated On-demand multi-thread multimedia processor
CN100517180C (zh) * 2007-06-01 2009-07-22 惠州市Tcl电脑科技有限责任公司 一种智能电源管理方法和系统
US8762692B2 (en) 2007-09-27 2014-06-24 Intel Corporation Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode
US8140823B2 (en) * 2007-12-03 2012-03-20 Qualcomm Incorporated Multithreaded processor with lock indicator
US8458722B2 (en) * 2008-06-09 2013-06-04 International Business Machines Corporation Thread selection according to predefined power characteristics during context switching on compute nodes
US8683247B2 (en) 2008-06-12 2014-03-25 Advanced Micro Devices, Inc. Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor
US8255713B2 (en) 2008-06-26 2012-08-28 Intel Corporation Management of link states using plateform and device latencies
US8954977B2 (en) * 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
JP2010152853A (ja) * 2008-12-26 2010-07-08 Toshiba Corp データ記憶装置
US8495403B2 (en) * 2008-12-31 2013-07-23 Intel Corporation Platform and processor power management
CN101526845B (zh) 2009-04-24 2011-02-16 威盛电子股份有限公司 电源管理方法及其相关芯片组
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control

Also Published As

Publication number Publication date
CN102741775A (zh) 2012-10-17
EP2656168A2 (en) 2013-10-30
EP3190478A1 (en) 2017-07-12
EP3190478B1 (en) 2020-12-23
WO2012087593A3 (en) 2012-08-16
US8601304B2 (en) 2013-12-03
US20120166843A1 (en) 2012-06-28
TWI474158B (zh) 2015-02-21
EP3187965A1 (en) 2017-07-05
CN102741775B (zh) 2015-11-25
JP2014501987A (ja) 2014-01-23
US20120166779A1 (en) 2012-06-28
EP2656168A4 (en) 2016-01-06
KR101464911B1 (ko) 2014-11-24
TW201232242A (en) 2012-08-01
WO2012087593A2 (en) 2012-06-28
US8775836B2 (en) 2014-07-08
KR20130087583A (ko) 2013-08-06

Similar Documents

Publication Publication Date Title
JP5697284B2 (ja) コンピュータプラットフォームのシステム電力状態を遷移させる方法、装置およびシステム
US10372498B2 (en) Dynamic virtual CPU core allocation
TWI528165B (zh) 用於電源管理的系統
US11157064B2 (en) Techniques to dynamically enable and disable accelerator devices in compute environments
US9405351B2 (en) Performing frequency coordination in a multiprocessor system
US20190155358A1 (en) Controlling Processor Performance Scaling Based On Context
US20130332639A1 (en) Electronic apparatuses and related controlling methods using the same
KR20160032529A (ko) 시스템 온 칩과 이의 dvfs 검증 방법
US9541985B2 (en) Energy efficient optimization in multicore processors under quality of service (QoS)/performance constraints
US9395803B2 (en) Multi-core processor system implementing migration of a task from a group of cores to another group of cores
US20100017588A1 (en) System, method, and computer program product for providing an extended capability to a system
US20130275791A1 (en) Method and System for Tracking and Selecting Optimal Power Conserving Modes of a PCD
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US20130318370A1 (en) Middleware power management
US10558257B2 (en) Systems and methods for exiting low-power states
JP2018509682A (ja) 入出力動作特性に基づくシステムオンチップアイドル電力状態制御のシステムと方法
US10719107B2 (en) Method and apparatus to maintain node power budget for systems that share a power supply
US20240028222A1 (en) Sleep mode using shared memory between two processors of an information handling system
US10936037B2 (en) Multi-power rail power supply unit mismatch detection system
TW201237615A (en) Method, apparatus and system to save processor state for efficient transition between processor power states

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5697284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250