TWI525672B - 半導體設備之矽化的方法 - Google Patents

半導體設備之矽化的方法 Download PDF

Info

Publication number
TWI525672B
TWI525672B TW103121687A TW103121687A TWI525672B TW I525672 B TWI525672 B TW I525672B TW 103121687 A TW103121687 A TW 103121687A TW 103121687 A TW103121687 A TW 103121687A TW I525672 B TWI525672 B TW I525672B
Authority
TW
Taiwan
Prior art keywords
layer
gate electrode
forming
organic planarization
semiconductor device
Prior art date
Application number
TW103121687A
Other languages
English (en)
Other versions
TW201511103A (zh
Inventor
羅曼 布其克
史帝芬 費拉候史奇
馬提斯 柯斯爾
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201511103A publication Critical patent/TW201511103A/zh
Application granted granted Critical
Publication of TWI525672B publication Critical patent/TWI525672B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體設備之矽化的方法
本揭示內容大體有關於積體電路及半導體設備的領域，且更特別的是有關於在整合形成各種半導體設備的背景下，矽化半導體設備的元件，例如，電晶體設備的閘極電極。
先進積體電路(例如，CPU、儲存裝置、ASIC(特殊應用積體電路)及其類似者)的製造要求根據指定的電路佈局在給定的晶片區上形成大量的電路元件，在各種各樣的電子電路中，場效電晶體為一種重要的電路元件，其係實質決定積體電路的效能。一般而言，目前實施多種製程技術用來形成場效電晶體，其中，就許多類型的多種複雜電路而言，MOS技術是目前最有前景的方法之一，因為由操作速度及/或耗電量及/或成本效率來看，它具有優越的特性。在使用MOS技術製造複雜的積體電路期間，會在包含結晶半導體層的基板上形成數百萬個電晶體，例如，N型通道電晶體與P型通道電晶體。
不論是考慮N型通道電晶體還是P型通道電晶體，場效電晶體通常包含所謂的PN接面，其係由被 稱作汲極及源極區域的重度摻雜區域與輕度摻雜或無摻雜區域(例如，配置於重度摻雜區域之間的通道區域)的介面形成。在場效電晶體中，形成於該通道區域附近以及藉由細薄絕緣層而與該通道區隔開的閘極電極可用來控制通道區域的導電率，亦即，導電通道的驅動電流能力。在因施加適當的控制電壓至閘極電極而形成導電通道時，該通道區域的導電率主要取決於摻雜物濃度、電荷載子的遷移率(mobility)、以及對於在電晶體寬度方向有給定延伸部份的通道區，取決於源極區與汲極區之間的距離，此一距離也被稱作通道長度。因此，結合在施加控制電壓至閘極電極時可在絕緣層下迅速建立導電通道的性能，通道區的導電率實質影響MOS電晶體的效能。因此，由於建立通道的速度(其係取決於閘極電極的導電率)以及通道電阻率實質決定電晶體特性，故而縮放通道長度為增加積體電路操作速度的主要設計準則。
在精密的電晶體元件中，複數個特徵最終決定電晶體的整體效能，其中這些因子的複雜相互作用可能難以評估而可觀察到給定基本電晶體組構有各種效能變動。例如，藉由提供金屬矽化物於其中以便減少整體片電阻及接觸電阻率，可增加基於摻雜矽之半導體區域的導電率。例如，汲極/源極區可接受金屬矽化物，例如鎳矽化物、鎳鉑矽化物等等，藉此減少在汲極/源極端子與中間通道區之間的導電路徑的整體串聯電阻。同樣，金屬矽化物通常可形成於閘極電極中，它可包含多晶矽材料，藉此增強導 電率從而減少訊號傳播延遲。雖然增加金屬矽化物在閘極電極中的數量本身以減少其整體電阻而言為可取，然而向下實質完全矽化或矽化多晶矽材料至閘極電介質材料以調整對應電晶體元件的臨界電壓而言為不可取。因此，最好維持摻雜多晶矽材料有一定部份與閘極電介質材料直接接觸以便在通道區中提供定義良好的電子特性，以便避免由部份閘極電極內之實質完全矽化造成的顯著閾值變動。
另一方面，在一些被積極縮小而通道長度約有10至20奈米或更小的電晶體元件中，所謂高k電介質閘極絕緣層及用作閘極電極之一或更多金屬層的閘極結構已被實作成可提供比以前傳統二氧化矽/多晶矽閘極結構組構大幅增強的操作特性。
原則上，有兩種用於形成有高k/金屬閘極(HK/MG)結構之平面或3D電晶體的習知加工方法：(1)所謂“閘極後製(gate last)”或“取代閘極”技術；以及(2)所謂“閘極先製(gate first)”技術。在取代閘極技術中，最初形成所謂“虛擬”或犧牲閘極結構，然後在執行許多製程操作(例如，形成摻雜源極/汲極區，執行退火製程以修理離子植入製程所造成的基板損傷以及活化植入的摻雜物材料)以形成設備時留在原地。在方法流程的某一點時，移除犧牲閘極結構以界定閘極空腔，在此係形成設備的最終HK/MG閘極結構。一般而言，使用“閘極先製”技術涉及在基板上形成材料層的堆疊，其中該材料堆疊包含高k閘極絕緣層、一或更多金屬層、一層多晶矽及保護帽蓋層， 例如，氮化矽。之後，執行一或更多蝕刻製程以圖案化材料堆疊，從而界定電晶體設備的基本閘極結構。
習知閘極後製加工的例子圖示於第1圖。在圖示加工階段中，半導體設備包括被帽蓋層2覆蓋的取代閘極1，帽蓋層2已用來圖案化形成取代閘極1的層。帽蓋層2可為氮化物層，例如。在取代閘極的側面形成側壁間隔體3。形成鄰接側壁間隔體3的源極/汲極區4。接下來，在結構之上形成層間電介質(ILD)5，以及在平面回研磨(planar back polishing)後，產生圖示於第1圖中倒數第二個素描的結構。隨後，可移除取代閘極1以及可形成高k層6及閘極電極7於側壁間隔體3之間。
習知閘極先製加工的例子圖示於第2圖。在基板上形成材料層的堆疊，其中原則上，該材料堆疊可包含高k閘極隔離層、一或更多金屬層、一層多晶矽、以及保護帽蓋層，例如，氮化矽。執行一或更多蝕刻製程以圖案化該材料堆疊從而界定電晶體設備的基本閘極結構。如第2圖的上圖所示，該閘極結構包括閘極電極10、帽蓋層12及側壁間隔體13。該結構可包括高k閘極隔離層(未圖示)，以及閘極電極10可包括一或更多金屬層及一層多晶矽。在圖案化閘極後，形成保護帽蓋層12及間隔體13以保護閘極結構不受後續加工操作影響。在嵌入SiGe順序的背景下，可實行離子植入以便形成源極/汲極區。隨後，必須移除保護帽蓋層12藉此在閘極電極10的多晶矽閘極材料中可形成金屬矽化物區16以藉此減少它的接觸電阻。原 則上，在結構上可沉積一層相對薄的二氧化矽以便在移除閘極帽蓋層12時保護側壁間隔體13。在移除帽蓋層12後，執行產生閘極之金屬矽化物區16和矽化源極/汲極區14的矽化。
需要重點注意的是，通常電晶體設備的形成為各種設備(例如，電晶體、熔線、電阻器等等)之整體整合加工的一部份。例如，第2圖也圖示必須用由微影及蝕刻製程形成之保護(矽化塊)層15防止矽化的另一半導體設備18，例如，多晶矽電阻器。
不過，在圖示於第1圖的閘極後製加工中，帽蓋層必須用研磨製程移除。結果，形成於共用熔線整合中之矽化熔線的形成不可能，反而必須形成貫孔或金屬熔線，這會使最終所得半導體設備的整體成形複雜化。
另一方面，在圖示於第2圖的閘極先製加工中，將會移除帽蓋層以便保證閘極矽化。不過，必須用與閘極電極類似的方式並列地形成未矽化的其他設備，例如多晶矽電阻器。因此，在移除帽蓋層12以便允許矽化閘極後，在電阻器結構18上方必須形成另一保護層15，從而使整體加工複雜化。
鑑於上述情形，本揭示內容提供數種技術用於在整合形成半導體設備的背景下允許矽化一些設備而不矽化其他設備，從而不需要複雜的整體加工。
為供基本理解本發明的一些態樣，提出以 下簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要識別本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
一種用於矽化閘極電極(在閘極先製加工內)的示意方法包括：(a)在同一個半導體基板上形成半導體設備以及具有被帽蓋層覆蓋之第一閘極電極的第一電晶體；(b)形成有機平坦化層(OPL)於該第一電晶體及該半導體設備上；(d)回蝕刻該OPL使得該OPL的上表面位準低於該帽蓋層的上表面位準(該帽蓋層的上表面為自由表面，而該帽蓋層的下表面與該第一閘極電極接觸)；(d)形成覆蓋該半導體設備而不覆蓋該第一電晶體的遮罩層；(e)在該經回蝕刻之OPL及該遮罩層存在時，移除該帽蓋層；以及(f)執行該第一閘極電極的矽化。應注意，該第一電晶體也可包括高k閘極電介質。該第一閘極電極可包括一或更多金屬層與多晶矽層。
也提供一種方法，其係包含下列步驟：(a)在同一個半導體基板上形成半導體設備與包含被帽蓋層覆蓋之含多晶矽層(layer comprising polysilicon)的第一結構；(b)形成有機平坦化層(OPL)於該第一結構及該半導體設備上；(c)回蝕刻該OPL使得該OPL的上表面位準低於該帽蓋層的上表面位準；(d)形成覆蓋該半導體設備及暴露該第一結構的遮罩層；(e)在該經回蝕刻之OPL及該遮罩層 存在時移除該帽蓋層；以及(f)執行矽化步驟。
在矽化步驟後，可由該第一結構形成矽化多晶矽熔線。或者，在移除該帽蓋層之後以及在矽化之前，該含多晶矽層可被移除並且被閘極電極取代。在此情形下，閘極電極(及對應之源極/汲極區)的矽化是在閘極後製加工的背景下達成。藉此，可提供用於製造積體電路的方法。
1‧‧‧取代閘極
2‧‧‧帽蓋層
3‧‧‧側壁間隔體
4‧‧‧源極/汲極區
5‧‧‧層間電介質(ILD)
6‧‧‧高k層
7‧‧‧閘極電極
10‧‧‧閘極電極
12‧‧‧帽蓋層
13‧‧‧側壁間隔體
14‧‧‧矽化源極/汲極區
15‧‧‧保護(矽化塊)層
16‧‧‧金屬矽化物區
18‧‧‧附加半導體設備
101‧‧‧閘極電極
102‧‧‧帽蓋層
103‧‧‧側壁間隔體
104‧‧‧有機平坦化層(OPL)
105‧‧‧另一半導體設備
106‧‧‧圖案化遮罩層
107‧‧‧矽化多晶矽熔線
108‧‧‧矽化源極/汲極區
201‧‧‧閘極電極
202‧‧‧帽蓋層
203‧‧‧側壁間隔體
204‧‧‧OPL
205‧‧‧第二結構
205‧‧‧電晶體設備
206‧‧‧圖案化遮罩層
207‧‧‧矽化閘極電極
208‧‧‧矽化源極/汲極區
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件係以相同的元件符號表示。
第1圖圖示根據先前技術用於閘極後製加工的方法；第2圖圖示根據先前技術用於閘極先製加工的方法；第3圖圖示用於在整合形成半導體設備背景下形成矽化多晶矽熔線的方法；第4圖根據本發明之一實施例圖示用於閘極後製加工的方法；以及第5圖根據本發明之一實施例圖示用於閘極先製加工的方法。
儘管本發明容許各種修改及替代形式，但本文仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過，應瞭解本文所描述的特定具體實施例不是想要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落在如隨附申請專利範圍所界定之本發明精神及 範疇內的所有修改、等價及替代性陳述。
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發既複雜又花時間，但對於本技藝一般技術人員在閱讀本揭示內容後，仍將會是例行工作。
此時以參照附圖來描述本揭示內容。示意圖示於附圖的各種結構、系統及裝置係僅供解釋以及避免熟諳此藝者所習知的細節混淆本揭示內容。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示範實施例。應使用與相關技藝技術人員所熟悉之意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的用語或片語(亦即，與熟諳此藝者所理解之普通或慣用意思不同的定義)是想要用用語或片語的一致用法來暗示。在這個意義上，希望用語或片語具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該用語或片語的特定定義。
熟諳此藝者在讀完本申請書後會立即明白，本發明方法可應用於各種技術，例如NMOS、PMOS、 CMOS等等，以及可輕易應用至各種設備，包括但不限於邏輯設備、記憶體設備等等。
本揭示內容在各種半導體設備的整合成形內提供用於矽化閘極電極的方法。特別是，所提供的方法都允許矽化及非矽化閘極在同一個加工方案期間的形成而且複雜度低於先前技術。該等方法包括閘極後製及閘極先製加工。
此時用第3圖描述矽化多晶矽熔線在製造半導體設備之整合方案內的形成。第3圖圖示與在第1圖頂端之視圖類似的半製品。該半製品包括被帽蓋層102覆蓋的“閘極”101。帽蓋層102可為氮化物層，例如。帽蓋層102的厚度可在5至15奈米之間。在“閘極”101兩側形成側壁間隔體103。“閘極”101最終功能的選擇在此加工階段保持開放，因此，此實施例用引號標示該用語。
該結構形成於可包括半導體層的半導體基板上，該半導體層可由任何適當半導體材料構成，例如矽、矽/鍺、矽/碳、其他II-VI或III-V族半導體化合物及其類似者。該半導體層可含有大量矽，因為有可用性增強及過去數十年經開發公認有效的製程技術，在基於矽的量產中可形成高積體密度(high integration density)的半導體設備。不過，可使用任何適當半導體材料，例如，含有其他等電子數成分(iso-electronic component)的矽基材料，例如鍺、碳及其類似者。該半導體基板可為矽基板，特別是，單晶矽基板。其他材料可用來形成半導體基板，例如，鍺、 矽/鍺、磷酸鎵(gallium phosphate)、砷化鎵等等。此外，該基板可定義絕緣體上覆矽(SOI)組構。
圖示於第3圖的結構另外包含附加半導體設備105。該半導體基板可包括數個植入區供用於源極/汲極區，例如，取決於實際所需之最終組構。
附加半導體設備105可為電晶體，例如，NFET或PFET。有機平坦化層(OPL)104形成於包含“閘極”101的結構及另一半導體設備105二者上。在形成後，回蝕刻OPL 104，使得OPL 104的上表面位準低於帽蓋層102的上表面(不與“閘極”101接觸的自由表面)位準。藉此，平整化(level)閘極形貌。OPL 104可包括旋塗碳(spin-on-carbon)。OPL的一些特別實施例為ODL(可購自Shin-etsu Chemical有限公司)以及被稱為NFC的頂塗組成物(可購自Japan Synthetic Rubber)。例如，OPL 104可為一層可購自Cheil Chemical有限公司的CHM701B，可購自JSR公司的HM8006及HM8014，以及可購自Shin-etsu Chemical有限公司的ODL-102。OPL 104的形成可藉由執行旋塗製程，之後乾燥OPL材料。例如，OPL 104的厚度可在100至900奈米之間。
形成圖案化遮罩層106以覆蓋附加半導體設備105以及暴露包含“閘極”101、帽蓋層102及側壁間隔體103的結構。可提供圖案化遮罩層106例如作為光阻塗層(photoresist coating)。在用經適當賦形之遮罩曝光光阻塗層以及蝕刻經曝光之光阻塗層後，產生圖案化遮罩層 106。在回蝕刻OPL 104及改變蝕刻化學後，執行蝕刻及/或平面回研磨(planar back polishing)用以移除帽蓋層102。帽蓋層102可用濕或乾蝕刻法移除。保護帽蓋層102的移除可包括具有積極侵蝕性而蝕穿大部份保護帽蓋層102的主蝕刻製程，接著是沒有積極侵蝕性的過蝕刻製程(over-etch process)。只移除在圖案化遮罩層106所暴露之區域中的帽蓋層102(硬遮罩)。
隨後，如第3圖底所示，剝除圖案化遮罩層106及剩餘OPL 104。應注意，可在單一處理室中實行帽蓋層102、圖案化遮罩層106及OPL 104的移除而不從該室移出晶圓以便加速整體加工及避免污染。
在移除圖案化遮罩層106及剩餘OPL 104後，實行矽化製程。金屬矽化物區的形成可基於耐火金屬，例如鎳、鉑及其類似者，其係可沉積以及藉由執行適當的熱處理轉變成金屬矽化物，例如，以快速熱退火的形式。之後，基於公認有效的選擇性蝕刻技術可移除任何未反應金屬，其中在此如有必要，可添加額外熱處理用於穩定化整體特性。在該矽化製程期間，間隔體結構103能可靠地覆蓋“閘極”101的側壁，藉此避免顯著的金屬包覆，從而可實現矽化製程之可控性及一致性的增強。例如，該矽化製程可導致形成矽化多晶矽熔線107。此外，該矽化製程可產生電晶體設備105的矽化源極/汲極區108(在此情形下，源極/汲極極植入已在形成圖案化遮罩層106之前用半導體設備105之帽蓋層及側壁間隔體作為植入遮罩來執 行)。因此，提供用於形成電晶體設備105及矽化多晶矽熔線107的綜合又簡單的製造方案。
第4圖圖示基於閘極後製加工之整合製造方案的另一實施例。根據此實施例，形成兩個電晶體設備於半導體基板上。這兩個電晶體設備可設計成為N-通道或P型通道電晶體，它們中之一或兩者可設計成為P型通道電晶體而另一個可設計成為N型通道電晶體。在沉積OPL104及圖案化遮罩層106之前，形成鄰接側壁間隔體103的源極/汲極區108以及電晶體105的側壁間隔體。在回蝕刻OPL 104後，產生與第4圖所示類似的組構。不過，為了形成基於(取代)閘極101的電晶體設備，強制形成鄰接側壁間隔體103的源極/汲極區。如果打算形成矽化熔線(參考第3圖)，不需要此一源極/汲極區形成物，不過，在整合整體加工期間可能產生。
從圖示於第4圖中間的組構開始，移除圖案化遮罩層106及剩餘OPL 104以便執行矽化製程。原則上，在用最終閘極的材料取代取代閘極101之前或之後，可執行矽化。例如，移除取代閘極101，以及形成換取取代閘極101的高k層6及電極層7(包括數個金屬層及一多晶矽層，例如)。之後，執行矽化以實現矽化閘極6及矽化源極/汲極區108。例如，NiSi為優良矽化製程候選物，因為它有低電阻率、低成形溫度、低矽消耗量以及大穩定加工溫度窗口。
第5圖圖示包含閘極先製加工(無取代閘極) 的本發明實施例。在半導體基板上形成包括閘極201、帽蓋層202及側壁間隔體203的第一結構。帽蓋層202可為氮化物層，例如。帽蓋層102的厚度可在5至15奈米之間。閘極201可包括高k電介質閘極絕緣層與一或更多金屬層，以及一多晶矽層。該半導體基板可包括半導體層，該半導體層可由任何適當半導體材料構成，例如矽、矽/鍺、矽/碳、其他II-VI或III-V族半導體化合物及其類似者。該半導體層可含有大量矽，因為有可用性增強及過去數十年經開發公認有效的製程技術，在基於矽的量產中可形成高積體密度的半導體設備。不過，可使用任何適當半導體材料，例如，含有其他等電子數成分的矽基材料，例如鍺、碳及其類似者。該半導體基板可為矽基板，特別是，單晶矽基板。其他材料可用來形成半導體基板，例如，鍺、矽/鍺、磷酸鎵、砷化鎵等等。此外，該基板可定義SOI組構。
此外，在基板上形成第二結構205，例如，電晶體設備。第一及第二結構可為由複數個類似結構組成的個別群組實施例。可形成鄰接第一及第二結構之側壁間隔體203的源極/汲極區。在嵌入SiGe順序的背景下，可實行離子植入以便形成該源極區及該汲極區，例如。OPL 204已形成於這兩個結構上面以及經回蝕刻成OPL 204的上表面位準低於帽蓋層202的上表面位準。與圖示於第3圖的實施例類似，形成圖案化遮罩層206以覆蓋第二結構205及暴露包含閘極201、帽蓋層202及側壁間隔體203的第一結構。可提供圖案化遮罩層206例如作為光阻塗層。 在用經適當賦形之遮罩曝光光阻塗層以及蝕刻經曝光之光阻塗層後，產生圖案化遮罩層206。
接下來，在OPL 204存在的情形下，移除在被遮罩層206覆蓋之區域中的帽蓋層202以及保護經形成與第一及第二結構之側壁間隔體鄰接的源極/汲極區。
在移除圖案化遮罩層206及剩餘(經回蝕刻)OPL 204後，實行矽化製程。金屬矽化物區207及208的形成可基於耐火金屬，例如鎳、鉑及其類似者，其係可沉積以及藉由執行適當的熱處理轉變成金屬矽化物，例如，以快速熱退火的形式。之後，基於公認有效的選擇性蝕刻技術可移除任何未反應金屬，其中在此如有必要，可添加額外熱處理用於穩定化整體特性。在該矽化製程期間，間隔體結構203能可靠地覆蓋閘極201的側壁，藉此避免顯著的金屬包覆，從而可實現矽化製程之可控性及一致性的增強。
該矽化製程產生矽化閘極電極207及矽化源極/汲極區208。第二結構205的閘極電極藉由在第一結構之帽蓋層202移除製程期間不被移除的自有帽蓋層而防止矽化。因此，提供用於形成例如包含矽化閘極電極207之電晶體設備及無矽化閘極電極之電晶體設備205的綜合又簡單的製造方案。該等電晶體的典型通道長度可小於100奈米，例如，約50奈米。
結果，本揭示內容提供利用矽化加工的半導體設備製造技術。特別是，所提供的製造技術包括閘極 後製或者是閘極先製加工。在整體整合加工步驟的有效順序內，實現特定結構的矽化，同時保持其他結構不矽化。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此藝者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此，本文提出以下的申請專利範圍尋求保護。
101‧‧‧閘極電極
102‧‧‧帽蓋層
103‧‧‧側壁間隔體
104‧‧‧有機平坦化層(OPL)
105‧‧‧另一半導體設備
106‧‧‧圖案化遮罩層
107‧‧‧矽化多晶矽熔線
108‧‧‧矽化源極/汲極區

Claims (16)

  1. 一種用於執行閘極電極之矽化的方法，係包括：在同一個半導體基板上形成半導體設備以及具有被帽蓋層覆蓋之第一閘極電極的第一電晶體；形成有機平坦化層(OPL)於該第一電晶體及該半導體設備上；回蝕刻該有機平坦化層，使得該有機平坦化層的上表面位準低於該帽蓋層的上表面位準；形成覆蓋該半導體設備及暴露該第一電晶體的遮罩層；在該經回蝕刻之有機平坦化層及該遮罩層存在時，移除該帽蓋層；以及執行該第一閘極電極的矽化。
  2. 如申請專利範圍第1項所述之方法，其中，該半導體設備為包含第二閘極電極以及防止該第二閘極電極在該第一閘極電極之矽化期間矽化之第二帽蓋層的第二電晶體。
  3. 如申請專利範圍第1項所述之方法，其中，該半導體設備為電阻器設備。
  4. 如申請專利範圍第1項所述之方法，更包括：形成該第一電晶體的源極/汲極區，以及其中，在該第一閘極電極的矽化期間，亦矽化該第一電晶體的該源極區及該汲極區。
  5. 如申請專利範圍第1項所述之方法，更包括：在執行 該第一閘極電極的矽化之前，移除該遮罩層及該經回蝕刻之有機平坦化層。
  6. 如申請專利範圍第5項所述之方法，其中，回蝕刻該有機平坦化層、移除該保護帽蓋層、移除該經回蝕刻之有機平坦化層及該遮罩層的步驟都在單一處理室中執行而不從該單一處理室移出該半導體基板。
  7. 如申請專利範圍第1項所述之方法，其中，形成該遮罩層包括：形成光阻塗層於該經回蝕刻之有機平坦化層、該第一電晶體及該半導體設備上，以及圖案化該光阻塗層，以暴露該第一電晶體。
  8. 一種用於執行閘極電極之矽化的方法，係包括：在同一個半導體基板上形成半導體設備與包含被帽蓋層覆蓋之含多晶矽層的第一結構；形成有機平坦化層(OPL)於該第一結構及該半導體設備上；回蝕刻該有機平坦化層，使得該有機平坦化層的上表面位準低於該帽蓋層的上表面位準；形成覆蓋該半導體設備及暴露該第一結構的遮罩層；在該經回蝕刻之有機平坦化層及該遮罩層存在時，移除該帽蓋層；以及執行矽化步驟。
  9. 如申請專利範圍第8項所述之方法，其中，藉由執行該矽化步驟，矽化該含多晶矽層，藉此形成矽化多晶 矽熔線。
  10. 如申請專利範圍第8項所述之方法，其中，該含多晶矽層為取代閘極，以及更包括在移除該帽蓋層後以閘極電極取代該取代閘極。
  11. 如申請專利範圍第10項所述之方法，其中，該第一結構包括鄰接該含多晶矽層的側壁間隔體，以及執行該矽化步驟包括矽化該閘極電極及經形成與該等側壁間隔體鄰接的源極/汲極區。
  12. 如申請專利範圍第8項所述之方法，更包括在執行該矽化步驟之前，移除該遮罩層及該經回蝕刻之有機平坦化層。
  13. 如申請專利範圍第12項所述之方法，其中，回蝕刻該有機平坦化層、移除該保護帽蓋層、移除該經回蝕刻之有機平坦化層及該遮罩層的步驟都在單一處理室中執行而不從該單一處理室移出該半導體基板。
  14. 如申請專利範圍第8項所述之方法，其中，形成該遮罩層包括形成光阻塗層於該經回蝕刻之有機平坦化層、該第一結構及該半導體設備上，以及圖案化該光阻塗層，以暴露該第一結構。
  15. 如申請專利範圍第8項所述之方法，其中，該半導體設備為包含第二閘極電極及防止該第二閘極電極在該矽化步驟期間矽化之第二帽蓋層的電晶體。
  16. 如申請專利範圍第8項所述之方法，其中，該半導體設備為電阻器設備。
TW103121687A 2013-09-09 2014-06-24 半導體設備之矽化的方法 TWI525672B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/021,525 US8846467B1 (en) 2013-09-09 2013-09-09 Silicidation of semiconductor devices

Publications (2)

Publication Number Publication Date
TW201511103A TW201511103A (zh) 2015-03-16
TWI525672B true TWI525672B (zh) 2016-03-11

Family

ID=51588121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121687A TWI525672B (zh) 2013-09-09 2014-06-24 半導體設備之矽化的方法

Country Status (3)

Country Link
US (1) US8846467B1 (zh)
CN (1) CN104425232B (zh)
TW (1) TWI525672B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10176866B1 (en) * 2017-09-25 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Recap layer scheme to enhance RRAM performance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081249A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN101123252B (zh) * 2006-08-10 2011-03-16 松下电器产业株式会社 半导体装置及其制造方法
US8093116B2 (en) * 2008-10-06 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for N/P patterning in a gate last process
DE102009031146B4 (de) * 2009-06-30 2012-01-26 Globalfoundries Dresden Module One Llc & Co. Kg Abtrag einer Deckschicht in einem Metallgatestapel mit großem ε unter Anwendung eines Ätzprozesses
DE102009031110B4 (de) * 2009-06-30 2013-06-20 Globalfoundries Dresden Module One Llc & Co. Kg Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102009047306B4 (de) * 2009-11-30 2015-02-12 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102010001406B4 (de) * 2010-01-29 2014-12-11 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102011080440B4 (de) * 2011-08-04 2013-04-04 Globalfoundries Inc. Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung

Also Published As

Publication number Publication date
US8846467B1 (en) 2014-09-30
CN104425232B (zh) 2017-06-06
CN104425232A (zh) 2015-03-18
TW201511103A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
TWI525794B (zh) 包含金屬閘極及形成在隔離結構上之含矽電阻器的半導體裝置
US11810827B2 (en) FinFET device with different liners for PFET and NFET and method of fabricating thereof
TWI532177B (zh) 形成半導體設備之方法
KR101341658B1 (ko) 공정 후반에서의 ｆｉｎ 식각에 의해 패턴된 ｓｔｉ 영역 상에 형성되는 ｆｉｎ-트랜지스터
US7723192B2 (en) Integrated circuit long and short channel metal gate devices and method of manufacture
US8354719B2 (en) Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods
US8691673B2 (en) Semiconductor structure with suppressed STI dishing effect at resistor region
US8551843B1 (en) Methods of forming CMOS semiconductor devices
JP2009506574A (ja) Ｎｍｏｓトランジスタおよびｐｍｏｓトランジスタに凹んだ歪みのあるドレイン／ソース領域を形成する技術
US8338306B2 (en) Forming semiconductor resistors in a semiconductor device comprising metal gates by increasing etch resistivity of the resistors
US8697557B2 (en) Method of removing gate cap materials while protecting active area
US9524962B2 (en) Semiconductor device comprising an e-fuse and a FET
US9177874B2 (en) Method of forming a semiconductor device employing an optical planarization layer
TW201505182A (zh) 形成半導體設備之閘極電極之方法、用於半導體設備之閘極電極結構及相應之半導體設備結構
US8664057B2 (en) High-K metal gate electrode structures formed by early cap layer adaptation
US8778772B2 (en) Method of forming transistor with increased gate width
US9577066B1 (en) Methods of forming fins with different fin heights
TWI525672B (zh) 半導體設備之矽化的方法
TW201347004A (zh) 使用減少數量間隔件形成以嵌埋半導體材料作為源極／汲極區之半導體設備的方法
US9704881B2 (en) Semiconductor device with reduced poly spacing effect
US20160300928A1 (en) Densely packed transistor devices
JP2009164453A (ja) 半導体装置およびその製造方法
JP2007294811A (ja) 半導体集積回路及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees