TWI524671B

TWI524671B - 電壓調整電路及控制方法

Info

Publication number: TWI524671B
Application number: TW102133442A
Authority: TW
Inventors: 王師宏; 李宗雄; 顏廣愷; 陳維理; 周淳朴; 郭芳名
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2012-10-10
Filing date: 2013-09-16
Publication date: 2016-03-01
Also published as: US8629694B1; CN103729049A; CN103729049B; TW201415801A

Description

電壓調整電路及控制方法

本發明係有關於一種電路，特別是有關於一種電壓調整的技術。

電子裝置裡的許多積體電路具有不同的功能，並且可操作在不同的頻率下。一般而言，所有或部分的積體電路可能接收一電壓位準，而此電壓位準幾乎保持不變。然而，消費性電子產品的市場不斷地在改善，因而要求增加電路的處理速度及節省功率損耗，以維持電池電量，如在無線傳輸應用中，仍希望維持電池電量。節省功率損耗的方法可使用，適應電壓調整(adaptive voltage scaling；AVS)方法或是自動電壓調整(dynamic voltage scaling；DVS)方法。藉由上述方法，不同的積體電路或是同一積體電路內的不同結構均可操作在一適當並自動最佳化的電壓中，並且仍可維持必要的效能。由於不需提供更多的功率予一個以上的積體電路，故可維持電子裝置內的電池電量。

本發明提供一種電壓調整電路，包括一第一關鍵路徑以及一邊緣偵測單元。第一關鍵路徑包括一輸入端以及一輸出端。邊緣偵測單元，包括一第一輸入端、一第二輸入端、一計數器以及一時間至數位轉換器。第一關鍵路徑的輸入端電性連接邊緣偵測單元的第一輸入端，並且第一關鍵路徑的輸出端電性連接邊緣偵測單元的第二輸入端。在一時脈週期中，計數器測量邊緣偵測單元的第一輸入端上的一起始信號的一致能邊緣與邊緣偵測單元的第二輸入端上的一停止信號的一致能邊緣間的一持續時間。時間至數位轉換器測量持續時間的一起始部分以及一結束部分。

本發明另提供一種電壓調整電路，包括一智慧財產方塊以及一邊緣偵測單元。智慧財產方塊包括一第一關鍵路徑。邊緣偵測單元包括一計數器以及一時間至數位轉換器。第一關鍵路徑的一輸入端電性連接智慧財產方塊的一第一輸出端以及第一關鍵路徑的一輸出端電性連接智慧財產方塊的一第二輸出端。智慧財產方塊的第一及第二輸出端電性連接邊緣偵測單元。在一時脈週期中，計數器測量智慧財產方塊的第一輸出端上的一起始信號的一致能邊緣與智慧財產方塊的該第二輸出端上的一停止信號的一致能邊緣間的一持續時間。時間至數位轉換器測量持續時間的一起始部分以及一結束部分。

本發明更提供一種控制方法，適用於一電壓調整電路。本發明之控制方法包括，利用一計數器，在一時脈週期中，測量一邊緣偵測單元的一輸入端上的一起始信號的一致能邊緣及邊緣偵測單元的另一輸入端上的一停止信號的一致能邊緣間的一持續時間；利用一時間至數位轉換器，測量該持續時間的一起始部分及一結束部分；以及根據該計數器及該時間至數位轉換器的測量結果，產生複數電壓指令。

為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

100、200‧‧‧電壓調整電路

110、110a‧‧‧關鍵路徑

120、122‧‧‧位準轉換器

130、300‧‧‧邊緣偵測單元

132‧‧‧電壓控制單元

134‧‧‧電壓調整單元

112、114、112a、114a、510-518‧‧‧正反器

116、118、124、126、136、138、140、116a、118a、141、143、152、154、156、158、312、314、316、322、336、530-548、610、620、630‧‧‧傳輸線

150‧‧‧智慧財產方塊

142、144‧‧‧多工器

310、500‧‧‧時間至數位轉換器

320‧‧‧控制邏輯

330‧‧‧計數器

clock‧‧‧時脈信號

start‧‧‧起始信號

stop‧‧‧停止信號

T_cp‧‧‧時脈週期

C0~C5‧‧‧週期

△T_start‧‧‧起始部分

△T_stop‧‧‧結束部分

△T‧‧‧延遲持續時間

520-528‧‧‧延遲元件

tdc_start‧‧‧信號

tdc_stop‧‧‧信號

632、634‧‧‧反相器

S1、S2‧‧‧開關

642、644‧‧‧電容

710、720、730‧‧‧步驟

第1圖係為本發明之電壓調整電路之一可能實施例。

第2圖係為本發明之電壓調整電路之另一實施例。

第3圖係為本發明之邊緣偵測單元之一實施例。

第4圖係為邊緣偵測單元的輸入端及輸出端信號。

第5圖係為本發明之時間至數位轉換器的一實施例。

第6圖為本發明之延遲元件的一實施例。

第7圖係為第1及2圖的電壓調整電路的電壓調整方法之一可能實施例。

以下將詳細揭示各種實施例的製造與使用，然而，可以理解的是，這些實施例提供了許多可應用的發明概念，其可以在各種特定背景中實施，在此所討論的特定實施例僅用於說明本揭示之實施方式，並非用於限定本揭示的範圍。

部分實施例具有以下特徵及/或優點的組合。電壓調整電路具有一關鍵路徑、一邊緣偵測單元以及一電壓控制單元。邊緣偵測單元測量關鍵路徑的延遲持續時間。邊緣偵測單元包括一計數器以及一時間至數位轉換器。在一時脈週期內，計數器測量關鍵路徑的延遲持續時間。時間至數位轉換器測量關鍵路徑的延遲持續時間的一起始部分以及一結束部分。電壓控制單元根據計數器及時間至數位轉換器的測量結果，計算出關鍵路徑的延遲持續時間，並且產生一增壓/降壓指令，用以增加或減少關鍵路徑或是一智慧財產方塊的操作電壓，以達到改善效能及節省功率損耗的目的。

第1圖係為本發明之電壓調整電路之一可能實施例。如圖所示，電壓調整電路100包括一關鍵路徑110、正反器112、114、位準轉換器120、122、一邊緣偵測單元130、一電壓控制單元132、一電壓調整單元134以及傳輸線116、118、124、126、136、138及140。在一些實施例中，一時脈信號(未顯示)電性連接正反器112、114、邊緣偵測單元130及電壓控制單元132。為簡潔起見，第1圖省略時脈信號。關鍵路徑110、正反器112、114及傳輸線116、118整合於一智慧財產(intellectual property；IP)方塊150，如中央處理器(CPU)、數位信號處理器(DSP)、繪圖處理單元(GPU)或其它相似的元件。藉由方塊150內的關鍵路徑110，可達到一些目的，如省電、效能改善、效能監控、或其它目的。關鍵路徑110包括許多組合邏輯閘，如AND、OR、NAND、NOR、NOT、XOR、XNOR、多工器…等。正反器112係為關鍵路徑110的資料發送正反器，因此，在接收到時脈信號的致能邊緣時，正反器112傳送資料予傳輸線116。正反器114係為關鍵路徑110的資料接收正反器，因此，在接收到時脈信號的下一致能邊緣時，正反器114接收傳輸線118上的資料。正反器112的輸出端Q透過傳輸線116，電性連接關鍵路徑110的輸入端。關鍵路徑110的輸出端透過傳輸線118，電性連接正反器114的輸入端D。

傳輸線116透過位準轉換器120及傳輸線124，電性連接邊緣偵測單元130的一輸入端。傳輸線118透過位準轉換器122及傳輸線126，電性連接邊緣偵測單130的另一輸入端。邊緣偵測單元130偵測傳輸線124上輸入信號的致能邊緣與傳輸線126上輸入信號的致能邊緣間的延遲持續時間。邊緣偵測單元130透過傳輸線136，將偵測到的延遲持續時間提供予電壓控制單元132。電壓控制單元132根據傳輸線136所提供的延期期間，並透過傳輸線138，提供一增壓或是一降壓指令予電壓調整單元134。在其它實施例中，可藉由查表的方式，產生增壓或是降壓指令。電壓調整單元134根據傳輸線138所提供的增壓或是降壓指令，調整輸出電壓140。在一可能實施例中，電壓調整單元134係為一低降壓(low drop out；LDO)調節器或是一直流至直流調節器(DC-DC regulator)…等。

在其它實施例中，電壓調整單元134的輸出電壓140係作為正反器112、114、關鍵路徑110的操作電壓。在一些實施例中，電壓調整單元134的輸出電壓140係作為智慧財產方塊150的操作電壓。在其它實例中，電壓調整單元134的輸出電壓140係作為智慧財產方塊150以外的其它智慧財產方塊的操作電壓。

在一些實施例中，位準轉換器120及122分別將傳輸線116及118上的低電壓位準轉換成高電壓位準，並將轉換後的結果提供予邊緣偵測單元130。在一些實施例中，當正反器112、114及關鍵路徑110的操作電壓的位準等於或大於邊緣偵測單元130的操作電壓的位準時，則可省略位準轉換器 120及122。

第2圖係為本發明之電壓調整電路之另一實施例。第2圖相似第1圖，不同之處在於第2圖的電壓調整電路200的智慧財產方塊150a不同於第1圖的電壓調整電路100的智慧財產方塊150。

相較於第1圖的智慧財產方塊150，第2圖的智慧財產方塊150a多了關鍵路徑110a、正反器112a、114a、多工器142、144以及傳輸線116a、118a、141、143、152、154、156、158。在一些實施例中，智慧財產方塊150a係為一中央處理器、一數位信號處理器、一繪圖處理單元或是其它可執行特定功能的單元。藉由智慧財產方塊150a內的關鍵路徑110及110a，可達到一些目的，如省電、效能改善、效能監控、或其它目的。關鍵路徑110與110a包括許多組合邏輯閘，如AND、OR、NAND、NOR、NOT、XOR、XNOR、多工器…等。雖然電壓調整電路200使用兩關鍵路徑110及110a，但並非用以限制本發明。在其它實施例中，可使用其它數量的關鍵路徑。正反器112及112a分別作為關鍵路徑110及110a的資料發送正反器。正反器114及114a分別作為關鍵路徑110及110a的資料接收正反器。正反器112及112a的輸出端Q分別透過傳輸線116及116a，電性連接關鍵路徑110及110a的輸入端。關鍵路徑110及110a的輸出端分別透過傳輸線118及118a，電性連接正反器114及114a的輸入端D。

多工器142的輸入端分別透過傳輸線152及154，電性連接傳輸線116及116a。多工器142的輸出端透過傳輸線 127、位準轉換器120及傳輸線124，電性連接至邊緣偵測單元130的一輸入端。多工器144的輸入端分別透過傳輸線156及158，電性連接傳輸線118及118a。多工器144的輸出端透過傳輸線128、位準轉換器122及傳輸線126，電性連接至邊緣偵測單元130的另一輸入端。多工器142及144的選擇信號141及143分別連接到許多邏輯電路(未顯示)。該等邏輯電路根據需求，選擇監控關鍵路徑110及110a之一者。在多工器142及144選擇關鍵路徑110及110a之一者後，電壓調整電路200的動作原理與第1圖的電壓調整電路100相同。

舉例而言，藉由監控智慧財產方塊150a裡的關鍵路徑110，便可達到改善效能的目的。在其它實施例中，藉由監控智慧財產方塊150a裡的關鍵路徑110a，便可達到省電的目的。該等邏輯電路係根據使用者的需求，並透過選擇信號141及143，選擇相對應的關鍵路徑。

在一些實施例中，一時脈信號(未顯示)電性連接正反器112、112a、114、114a、邊緣偵測單元130以及電壓控制單元132。為簡潔起見，第2圖並未顯示時脈信號。

第3圖係為本發明之邊緣偵測單元之一實施例。如圖所示，邊緣偵測單元300包括一時間至數位轉換器(time-to-digital converter；TDC)310、一控制邏輯320、一計數器330、輸入傳輸線124、126、322及輸出傳輸線316及336。第1及2圖所顯示的傳輸線136包括第3圖的輸出傳輸線316及336。傳輸線136係為邊緣偵測單元300的輸出線。傳輸線124及126與第1及2圖的傳輸線124及126相似。傳輸線124、 126及322電性連接控制邏輯320及計數器330。傳輸線124上的信號稱為一起始信號start，並且傳輸線126上的信號稱為一停止信號stop。傳輸線322上的信號係為一時脈信號clock。

計數器330用以測量起始信號start的一致能邊緣與停止信號stop的一致能邊緣在一時脈週期內的一延遲持續時間。舉例而言，當時脈信號clock產生一上升邊緣時，計數器330增加計數值。計數器330透過傳輸線336，輸出計數值。在一時脈週期裡，正確地測量起始信號start的一致能邊緣與停止信號stop的一致能邊緣間的一延遲持續時間，而不是測量起始信號start的一致能邊緣與時脈信號clock的一相對應致能邊緣間的一延遲時間，以及停止信號stop的一致能邊緣與時脈信號clock的一相對應致能邊緣間的一延遲時間。在一些實施例中，時間至數位轉換器310計算起始信號start的一致能邊緣與時脈信號clock的一相對應致能邊緣間的一延遲時間。在其它實施例中，時間至數位轉換器310亦計算停止信號stop的一致能邊緣與時脈信號clock的一相對應致能邊緣間的一延遲時間。為了使時間至數位轉換器310可計算上述兩延遲時間，控制邏輯320產生相對應的信號，並透過傳輸線312及314提供予時間至數位轉換器310。時間至數位轉換器310可透過傳輸線316，輸出計算後的兩延遲時間。控制邏輯320透過傳輸線312及314所輸出的信號的時序圖如第4圖所示。

第4圖係為邊緣偵測單元300的輸入端及輸出端信號。起始信號start的一致能邊緣與停止信號stop的一致能邊緣間的一延遲持續時間如符號△T所示。時脈信號clock的一時脈週期如符號T_cp所示。在時脈信號clock的週期C0中，起始信號start具有一上升邊緣，因此，在時脈信號clock的週期C1中，計數器330的計數值加1，並且只要起始信號start具有一上升邊緣，計數值將會逐漸增加，如週期C2及後續週期所示。在週期C4中，停止信號stop具有一上升邊緣，因此，在週期C5及後續週期中，計數器330停止增加計數值。此時，計數器330的計數值會被保持住，並且透過傳輸線336輸出。

起始信號start的上升邊緣與週期C1的上升邊緣間的持續時間如符號△T_start所示。停止信號stop的上升邊緣與週期C5的上升邊緣間的持續時間如符號△T_stop所示。控制邏輯320連續地產生相對應的控制信號，並分別透過傳輸線312及314輸出予時間至數位轉換器310，用以計算△T_start及△T_stop。舉例而言，在週期C0，控制邏輯320產生起始信號start的上升邊緣，並透過傳輸線312輸出至時間至數位轉換器310，並產生時脈信號clock的週期C1的上升邊緣，並透過傳輸線314輸出至時間至數位轉換器310。時間至數位轉換器310根據傳輸線312及314的信號，計算△T_start。舉例而言，在週期C4，控制邏輯320產生停止信號stop的上升邊緣，並透過傳輸線312輸出至時間至數位轉換器310，並產生時脈信號clock的週期C5的上升邊緣，並透過傳輸線314輸出至時間至數位轉換器310。時間至數位轉換器310根據傳輸線312及314的信號，計算△T_stop。在一些實施例中，△T_start係為起始信號start的一致能邊緣與時脈信號clock的一致能邊緣間的延遲持續時間△T的一起始部分。在其它實施例中，△T_stop係為時脈信號clock的一致能邊緣與停止信號start的一致能邊緣間的延遲持續時間△T的一結束部分。舉例而言，延遲持續時間△T的結束部分係位於週期C4的上升邊緣與停止信號stop的上升邊緣之間。在其它實施例中，延遲持續時間△T的起始部分及結束部分係各自獨立分開。

第1及2圖的電壓控制單元132根據式(1)，計算起始信號start的上升邊緣與停止信號stop的上升邊緣間的延遲持續時間△T：△T=△T_start+((計數值)-1)xT_cp+(T_cp-△T_stop)………(1)

化簡式(1)後，可得到式(2)：△T=△T_start+(計數值x T_cp)-△T_stop………………(2)

第5圖係為本發明之時間至數位轉換器的一實施例。如圖所示，時間至數位轉換器500包括正反器510-518、延遲元件520-528、傳輸線312、314及530-548。第5圖的傳輸線312及314相似於第3圖的傳輸線312及314，並且電性連接至第3圖的控制邏輯320。符號tdc_start代表傳輸線312上的信號，而符號tdc_stop代表傳輸線314上的信號。正反器510的輸入端D透過傳輸線530及延遲元件520，接收信號tdc_start。正反器512的輸入端D透過傳輸線532及延遲元件520、522，接收信號tdc_start。正反器514的輸入端D透過傳輸線534及延遲元件520、522、524，接收信號tdc_start。正反器516的輸入端D透過傳輸536及延遲元件520、522、524、526，接收信號tdc_start。正反器518的輸入端D透過傳輸538及延遲元件520、522、524、526、528，接收信號tdc_start。正反器510-518的輸入端CP接收信號tdc_stop。信號tdc_stop的致能邊緣觸發正反器510-518，用以擷取傳輸線530-538上的相對應電壓位準。此時，正反器510-518將輸入端D所接收到的信號輸出至本身的輸出端Q。正反器510-518出端Q均為數位值，對應於信號tdc_start與tde_stop的致能邊緣間的延遲持續時間。

舉例而言，在時間t0，信號tdc_start具有一上升邊緣，因此，信號tdc_start將從位準0變化至位準1。在時間t1，信號tdc_stop具有一上升邊緣，因此，信號tdc_stop將從位準0變化至位準1。在時間t1，信號tdc_start會透過延遲元件520、522及524傳送至傳輸線534，因此，傳輸線530、532及534的電壓位準均為位準1，並且傳輸線536及538的電壓位準為位準0。在時間t1，信號tdc_start的上升邊緣觸發正反器510-518，用以擷取傳輸線530-538上的電壓位準，並從正反器510-518的輸入端D輸出至正反器510-518的輸出端Q。在此例中，正反器510-518的輸出端Q的位準分別為11100，其表示時間t0與t1間的延遲持續時間。

雖然時間至數位轉換器500僅具有五個延遲元件及五個正反器，但並非用以限制本發明。在其它實施例中，時間至數位轉換器可能具有其它數量的延遲元件及正反器。

在一些實施例中，延遲元件520-528的延遲時間均相同。在其它實施例中，延遲元件520-528具有一調整功能。如第6圖所示，延遲元件520-528的延遲時間係可調整。

第6圖為本發明之延遲元件的一實施例。第6圖所示的延遲元件600可作為第5圖的延遲元件520-528之任一者。延遲元件600包括反相器632、634、開關S1、S2、電容642、644以及傳輸線610、620及630。雖然延遲元件600使用反相器632及634，但在其它實施例中，延遲元件600可使用其它類型的電路或邏輯閘，如AND、NAND、OR、NOR、XOR或XNOR。延遲元件600的延遲時間係取決於反相器632、634、開關S1、S2及電容642、644的延遲時間。開關S1及S2連接傳輸線630，並分別連接電容642及644，用以調整延遲元件600的延遲時間。

藉由反相器632及634的輸入轉換及輸出負載，便可決定延遲元件600的延遲時間。當傳輸線630的負載較大時，將增加反相器632的延遲時間以及輸出負載。在一實施例中，當反相器634的輸入轉換增加時，反相器634的延遲時間也會增加。舉例而言，在一第一狀態中，開關S1被導通，而開關S2不導通。因此，電容642連接傳輸線630，而644並未連接傳輸線630。在第一狀態中，由於傳輸線630負載較大，因此延遲元件600的延遲時間會大於第二狀態下的延遲時間，其中在第二狀態下，開關S1及S2均不導通。在其它實施例中，在第三狀態下，開關S1及S2均被導通。因此，電容642及644同時連接傳輸線630。在第三狀態下，傳輸線630的負載較大，因此，延遲元件600的延遲時間大於在第一狀態下的延遲時間。

雖然第6圖的延遲單元600具有兩開關以及兩電容，但在其它實施例中，延遲單元可具有其它數量的開關及電容。

第7圖係為第1及2圖的電壓調整電路100及200的電壓調整方法之一可能實施例。

在步驟710中，測量在一時脈週期裡的一邊緣偵測單元的一輸入端的起始信號的一致能邊緣與邊緣偵測單元的另一輸入端的停止信號的一致能邊緣間的一持續時間。舉例而言，第4圖的起始信號start的上升邊緣發生在週期C0。因此，在週期C0中，第3圖的計數器330的計數值加1，並且在週期C2及後續週期中，當起始信號start再次出現上升邊緣時，計數值再次加1。在週期C4，停止信號stop具有一上升邊緣。因此，在週期C5及後續週期中，第3圖的計數器330停止計數。計數器330的計數值維持不變，並輸出至傳輸線336。

在步驟720中，利用一時間至數位轉換器，測量步驟710的持續時間的一起始部分及一結束部分。舉例而言，在第4圖中，符號△T_start係為起始信號start的一致能邊緣與時脈信號clock的一相對應致能邊緣間的持續時間△T的一起始部分。符號△T_stop係為時脈信號clock的一相對應致能邊緣與停止信號stop的一致能邊緣間的持續時間△T的一結束部分。舉例而言，持續時間△T的結束部分係位於週期C4的上升邊緣與停止信號stop的上升邊緣之間。持續時間△T的結束部分大約等於T_cp-△T_stop，其中T_cp係為時脈信號clock的周期時間。為了讓第3圖的時間至數位轉換器310測量△T_start及△T_stop，第3圖的控制邏輯320產生相對應的信號，並透過傳輸312及314，將信號提供予時間至數位轉換器310。時間至數位轉換器310將兩次的測量結果以串列方式，透過傳輸線316輸出。

在步驟730中，根據計數器及時間至數位轉換器的時間測量結果，產生複數電壓指令。舉例而言，在第1及2圖中，測量的時間會透過傳輸線136傳送至電壓控制單元132。電壓控制單元132根據式(1)或式(2)，計算持續時間，並透過傳輸線138將增壓或降壓指令提供予電壓調整單元134。在其它實施例中，可利用查表的方式，產生增壓及降壓指令。在一些實施例中，電壓控制單元132所計算出的持續時間將與一第一臨界值作比較。當計算出的持續時間小於第一臨界值時，電壓調整單元134將接收到一增壓指令。在其它實施例中，電壓控制單元所計算出的持續時間將與一第二臨界值作比較。當計算出的持續時間大於第二臨界值時，電壓調整單元134將接收到一降壓指令。

在一些實施例中，電壓調整電路包括一第一關鍵路徑以及一邊緣偵測單元。第一關鍵路徑包括一輸入端以及一輸出端。邊緣偵測單元包括一第一輸入端、一第二輸入端、一計數器以及一時間至數位轉換器。第一關鍵路徑的輸入端電性連接邊緣偵測單元的第一輸入端。第一關鍵路徑的輸出端電性連接邊緣偵測單元的第二輸入端。計數器測量在一時脈週期內，邊緣偵測單元的第一輸入端上的一起始信號的一致能邊緣與邊緣偵測單元的第二輸入端上的一停止信號的一致能邊緣間的一持續時間。時間至數位轉換器測量該持續時間的一起始部分以及一結束部分。

在一些實施例中，電壓調整電路具有一智慧財產方塊以及一邊測單元。智慧財產方塊具有一第一關鍵路徑。邊緣偵測單元具有一計數器以及一時間至數位轉換器。第一關鍵路徑的一輸入端以及一輸出端分別電性連接智慧財產方塊的一第一輸出端以及一第二輸出端。智慧財產方塊的第一及第二輸出端電性連接邊緣偵測單元。計數器測量在一時脈週期內，智慧財產方塊的第一輸出端上的一起始信號的一致能邊緣與智慧財產方塊的第二輸出端上的一停止信號的一致能邊緣間的一持續時間。時間至數位轉換器測量該持續時間的一起始部分以及一結束部分。

在一些實施例中，電壓調整電路的控制方法包括，在一時脈週期內，測量一邊緣偵測單元的一輸入端上的一起始信號的一致能邊緣以及該邊緣偵測單元的另一輸入端上的停止信號的一致能邊緣間的一持續時間。電壓調整電路的控制方法也包括，在一時間至數位轉換器中，測量該持續時間的一起始部分以及一結束部分。電壓調整電路的控制方法更包括，根據計數器及時間至數位轉換器的測量結果，產生複數電壓指令。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧電壓調整電路

110‧‧‧關鍵路徑

112、114‧‧‧正反器

120、122‧‧‧位準轉換器

130‧‧‧邊緣偵測單元

132‧‧‧電壓控制單元

134‧‧‧壓調整單元

150‧‧‧智慧財產方塊

116、118、124、126、136、138、140‧‧‧傳輸線

Claims

一種電壓調整電路，包括：一第一關鍵路徑，包括一輸入端以及一輸出端；以及一邊緣偵測單元，包括一第一輸入端以及一第二輸入端，並包括：一計數器；以及一時間至數位轉換器；其中，該第一關鍵路徑的該輸入端電性連接該邊緣偵測單元的該第一輸入端，並且該第一關鍵路徑的該輸出端電性連接該邊緣偵測單元的該第二輸入端；在一時脈週期中，該計數器測量該邊緣偵測單元的該第一輸入端上的一起始信號的一致能邊緣與該邊緣偵測單元的該第二輸入端上的一停止信號的一致能邊緣間的一持續時間；以及該時間至數位轉換器測量該持續時間的一起始部分以及一結束部分。
如申請專利範圍第1項所述之電壓調整電路，其中該第一關鍵路徑具有一相對應增加延遲時間，該停止信號落後該起始信號一時間，該停止信號落後該起始信號的該時間相近該相對應增加延遲時間。
如申請專利範圍第1項所述之電壓調整電路，更包括：一電壓控制單元，用以根據該計數器及該時間至數位轉換器的測量結果，產生複數指令。
如申請專利範圍第3項所述之電壓調整電路，其中該第一關鍵路徑的操作電壓根據該等指令而變化。
如申請專利範圍第1項所述之電壓調整電路，其中該時間至數位轉換器包括一延遲元件，該延遲元件具有一調整功能，用以調整該延遲元件的延遲時間。
如申請專利範圍第1項所述之電壓調整電路，更包括：一第二關鍵路徑，包括一輸入端以及一輸出端，該第二關鍵路徑的輸入端電性連接該邊緣偵測單元的該第一輸入端，該第二關鍵路徑的輸出端電性連接該邊緣偵測單元的該第二輸入端。
如申請專利範圍第6項所述之電壓調整電路，其中該第一及該第二關鍵路徑之一者用以測量相對應的持續持間。
一種控制方法，適用於一電壓調整電路，該控制方法包括：利用一計數器，在一時脈週期中，測量一邊緣偵測單元的一輸入端上的一起始信號的一致能邊緣及該邊緣偵測單元的另一輸入端上的一停止信號的一致能邊緣間的一持續時間；利用一時間至數位轉換器，測量該持續時間的一起始部分及一結束部分；以及根據該計數器及該時間至數位轉換器的測量結果，產生複數電壓指令。
如申請專利範圍第8項所述之控制方法，更包括：調整該時間至數位轉換器的一延遲元件的延遲時間。
如申請專利範圍第8項所述之控制方法，更包括：比較該持續時間及一第一臨界值，其中當該持續時間小於該第一臨界值時，產生一升壓指令；以及比較該持續時間及一第二臨界值，其中當該持續時間大於該第二臨界值時，產生一降壓指令。