CN103729049B - 电压缩放技术的方法和装置 - Google Patents
电压缩放技术的方法和装置 Download PDFInfo
- Publication number
- CN103729049B CN103729049B CN201310425245.4A CN201310425245A CN103729049B CN 103729049 B CN103729049 B CN 103729049B CN 201310425245 A CN201310425245 A CN 201310425245A CN 103729049 B CN103729049 B CN 103729049B
- Authority
- CN
- China
- Prior art keywords
- edge
- critical path
- input
- voltage
- persistent period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000002085 persistent effect Effects 0.000 claims abstract description 71
- 238000005259 measurement Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 14
- 230000004913 activation Effects 0.000 description 4
- 238000004134 energy conservation Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013481 data capture Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Manipulation Of Pulses (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
一种电压缩放电路包括第一关键路径和边沿检测单元。第一关键路径包括输入端和输出端。边沿检测单元包括第一输入端、第二输入端、计数器和时间-数字转换器（TDC）。第一关键路径的输入端与边沿检测单元的第一输入端电连接，而该关键路径的输出端与边沿检测单元的第二输入端电连接。计数器被配置成基于时钟周期测量边沿检测单元的第一输入端的起始信号的有效边沿和所述边沿检测单元的第二输入端的停止信号的有效边沿之间的持续时间。TDC被配置成测量持续时间的开始部分和结束部分。本发明还提供了电压缩放技术的方法和装置。
Description
优先权
本申请要求于2012年10月10日提交的名称为“MethodandApparatusofVoltageScalingTechniques（电压缩放技术的方法和装置）”的序列号为61/711,849的美国临时申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明通常涉及电路，更具体地，涉及电压缩放技术。
背景技术
给定电子器件中的许多集成电路（IC）具有不同的功能并且可以在不同的频率下工作。通常，所有的IC和/或给定IC的所有部件都可以接收基本上相同的电压电势。然而，消费性电子产品的市场在不断的完善。对于在增大的速度下工作并且消耗较少的动力来延长电池寿命的电路组合（诸如在无线通讯应用中）的需求也在日益增长。因此，节能的一种方式是自适应电压调节（AVS）或动态电压调节（DVS），使得不同的IC或者甚至是单个IC的不同部分可以采用根据应用用途自适应性地和动态地优化的电压工作同时仍然保持必要的性能。因此，通过根据应用用途无需对给定的一个或多个IC施加更多的足够动力来保持电子器件中的动力。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种电压缩放电路，包括：第一关键路径，包括输入端和输出端；以及边沿检测单元，包括第一输入端和第二输入端，所述边沿检测单元包括：计数器；和时间数字转换器（TDC），其中：所述第一关键路径的输入端与所述边沿检测单元的第一输入端电连接，所述关键路径的输出端与所述边沿检测单元的第二输入端电连接；所述计数器被配置成基于时钟周期测量所述边沿检测单元的第一输入端的起始信号的有效边沿和所述边沿检测单元的第二输入端的停止信号的有效边沿之间的持续时间；以及所述TDC被配置成测量所述持续时间的开始部分和结束部分。
在该电压缩放电路中，所述停止信号的定时相当于所述起始信号的定时加上所述第一关键路径的相应传播延迟。
该电压缩放电路进一步包括电压控制单元，所述电压控制单元被配置成根据所述计数器和所述TDC的测量结果生成指令。
在该电压缩放电路中，所述第一关键路径的工作电压被配置成根据所述指令而改变。
在该电压缩放电路中，所述TDC包括延迟元件，所述延迟元件包括用于调节所述延迟元件的延迟持续时间的可配置选项。
该电压缩放电路进一步包括第二关键路径，所述第二关键路径包括输入端和输出端，所述第二关键路径的输入端与所述边沿检测单元的第一输入端电连接，而所述第二关键路径的输出端与所述边沿检测单元的第二输入端电连接。
在该电压缩放电路中，选择所述第一关键路径或第二关键路径来测量相应的持续时间。
根据本发明的另一方面，提供了一种电压缩放电路，包括：知识产权（IP）模块，包括第一关键路径；以及边沿检测单元，包括：计数器；和时间数字转换器（TDC），其中：所述第一关键路径的输入端和输出端分别与所述IP模块的第一输出端和第二输出端电连接；所述IP模块的第一输出端和第二输出端与所述边沿检测单元电连接；所述计数器被配置成基于时钟周期测量所述IP模块的第一输出端的起始信号的有效边沿和所述IP模块的第二输出端的停止信号的有效边沿之间的持续时间；以及所述TDC被配置成测量所述持续时间的开始部分和结束部分。
在该电压缩放电路中，所述停止信号的定时相当于所述起始信号的定时加上所述第一关键路径的相应传播延迟。
该电压缩放电路进一步包括电压控制单元，所述电压控制单元被配置成根据所述计数器和所述TDC的测量结果生成指令。
在该电压缩放电路中，所述IP模块的工作电压被配置成根据所述指令而改变。
在该电压缩放电路中，所述TDC包括延迟元件，所述延迟元件包括用于调节所述延迟元件的延迟持续时间的可配置选项。
在该电压缩放电路中，所述IP模块进一步包括第二关键路径，所述第二关键路径包括输入端和输出端，所述第二关键路径的输入端与所述IP模块的第一输出端电连接，并且所述第二关键路径的输出端与所述IP模块的第二输出端电连接。
在该电压缩放电路中，选择所述第一关键路径或第二关键路径来测量相应的持续时间。
根据本发明的又一方面，提供了一种配置电压缩放电路的方法，包括：在计数器中基于时钟周期测量边沿检测单元的输入端的起始信号的有效边沿和所述边沿检测单元的另一输入端的停止信号的有效边沿之间的持续时间；在TDC中测量所述持续时间的开始部分和结束部分；以及根据所述计数器和所述TDC的测量时间生成电压指令。
在该方法中，所述TDC包括可配置延迟元件，并且所述方法进一步包括调节所述延迟元件的延迟持续时间。
该方法进一步包括根据所述电压指令改变工作电压。
在该方法中，通过查表生成所述电压指令。
该方法进一步包括将所述持续时间与第一阈值进行比较，如果所述持续时间小于所述第一阈值，则生成升压指令。
该方法进一步包括将所述持续时间与第二阈值进行比较，如果所述持续时间大于所述第二阈值，则生成降压指令。
附图说明
图1是根据一些示例性实施例的电压缩放电路100的示意图。
图2是根据一些示例性实施例的另一电压缩放电路200的示意图。
图3是根据一些示例性实施例的图1和图2中所使用的边沿检测单元300的示意图。
图4是用于示出根据一些示例性实施例的图3中的边沿检测单元的示例性输入/输出的波形400。
图5示出根据一些示例性实施例的图3中所使用的TDC500的示意图。
图6示出根据一些示例性实施例的图5中所使用的延迟元件600的示意图。
图7示出根据一些示例性实施例的图1中的电压缩放电路100和图2中的电压缩放电路200的电压缩放方法的流程图700。
具体实施方式
在下面详细论述制造和使用本发明的各个实施例。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是示例性的而不用于限制本发明的范围。
一些实施例具有以下特征和/或优点中的一种或组合。电压缩放电路包括关键路径（criticalpath）、边沿检测单元和电压控制单元。在边沿检测单元中测量关键路径的延迟持续时间。边沿检测单元包括计数器和时间-数字转换器（TDC）。计数器基于时钟周期测量关键路径的延迟持续时间。TDC测量关键路径的延迟持续时间的开始部分和结束部分。电压控制单元根据计数器和TDC的输出值计算关键路径的延迟持续时间并生成工作电压的升/降指令。关键路径的工作电压或者关键路径所属的知识产权（IP）模块的工作电压被配置成根据用于性能改进和/或节能目的的升/降指令而发生变化。
图1是根据一些示例性实施例的电压缩放电路（voltagescalingcircuit）100的示意图。电压缩放电路100包括关键路径110、触发器112和114、电平移位器120和122、边沿检测单元130、电压控制单元132、电压调节单元134和导线116、118、124、126、136、138和140。在一些实施例中，时钟信号（未示出）与触发器112和114、边沿检测单元130和电压控制单元132电连接。为了简明起见，省略了图1中的时钟信号。关键路径110、触发器112和114以及导线116和118包含在诸如中央处理单元（CPU）、数字信号处理器（DSP）或图形处理单元（GPU）等知识产权（IP）模块150中。在IP模块150中选择关键路径110用于一些特定目的，诸如节能、性能改进、性能监控等。关键路径110包括多个组合逻辑门，该多个组合逻辑门包括：例如AND、OR、NAND、NOR、NOT、XOR、XNOR、多路复用器等。触发器112是关键路径110的数据发射触发器，使得在时钟信号的有效边沿之后在导线116上开始数据传输。触发器114是关键路径110的数据捕获触发器，使得在时钟信号的下一个有效边沿时通过触发器114捕获导线118上的数据。触发器112的输出端Q通过导线116电连接至关键路径110的输入端。关键路径110的输出端通过导线118电连接至触发器114的输入端D。
导线116通过电平移位器（levelshifter）120和导线124电连接至边沿检测单元130的输入端。导线118通过电平移位器120和导线126电连接至边沿检测单元130的另一输入端。边沿检测单元130被配置成测量导线124上的输入信号的有效边沿和导线126上的输入信号的有效边沿之间的延迟持续时间。然后通过导线136将测量的延迟量传输到电压控制单元132。电压控制单元132被配置成根据在导线136上测量的延迟量通过导线138向电压调节单元134提供电压升/降指令。在一些实施例中，通过查表（tablelook-up）生成电压升/降指令。电压调节单元134被配置成根据导线138上的电压升/降指令调节输出电压140。用于电压调节单元134的示例性电路是低压差（LDO）稳压器或DC-DC稳压器等。
在一些实施例中，电压调节单元134的输出电压140被配置成向触发器112、114和关键路径110提供工作动力。在一些实施例中，电压调节单元134的输出电压140被配置成向IP模块150提供工作动力。在一些实施例中，电压调节单元134的输出电压140被配置成向不同于IP模块150的IP模块提供工作动力。
在一些实施例中，电平移位器120和122分别被配置成将导线116和118上的信号的较低电压电势电平转换为向边沿检测单元130输入的相应信号的较高电压电势。在一些实施例中，当触发器112、114和关键电路110的工作电压的电压电势基本上等于或者高于边沿检测单元130的工作电压的电压电势时，不使用电平移位器120和122。
图2是根据一些示例性实施例的另一电压缩放电路200的示意图。与图1的电压缩放电路100相比，除了IP模块150a不同于图1中的电压缩放电路100的IP模块150以外，电压缩放电路200包括类似的元件。
与图1中的IP模块150相比，除了增加的关键路径110a、触发器112a和114a、多路复用器142和144以及导线116a、118a、141、143、152、154、156和158以外，IP模块150a包括类似的元件。在一些实施例中，IP模块150a是中央处理单元（CPU）、数字信号处理器（DSP）、图形处理单元（GPU）或执行特定功能的相应单元。在IP模块150a中选择关键路径110和110a用于诸如功耗监控、性能改进、性能监控等的一些特定目的。关键路径110和110a包括多个组合逻辑门，例如AND、OR、NAND、NOR、NOT、XOR、XNOR、多路复用器等。虽然在电压缩放电路200中使用两个关键路径110和110a，但是其他数量的关键路径也在各个实施例的范围内。触发器112和112a分别是关键路径110和110a的数据发射触发器，而触发器114和114a分别是关键路径110和110a的数据捕获触发器。分别地，触发器112的输出端Q通过导线116与关键路径110的输入端连接，触发器112a的输出端Q通过导线116a与关键路径110a的输入端连接。分别地，关键路径110的输出端通过导线118与触发器114的输入端D连接，关键路径110a的输出端通过导线118a与触发器114a的输入端D连接。
多路复用器142的输入端分别通过导线152和154与导线116和116a电连接。多路复用器142的输出端通过导线127、电平移位器120和导线124与边沿检测单元130的一个输入端电连接。多路复用器144的输入端分别通过导线156和158与导线118和118a电连接。多路复用器144的输出端通过导线128、电平移位器122和导线126与边沿检测单元130的另一个输入端电连接。多路复用器142和144的选择信号141和143分别与多个逻辑电路（未示出）电连接。基于功能性，多个逻辑电路选择监控关键电路110和110a之一。在多路复用器142和144选择关键路径110或110a之后，电压缩放电路200的操作类似于电压缩放电路100的操作。
例如，为了性能改进的目的，关键路径110被配置成在IP模块150a中被监控。例如，出于节能的目的，关键路径110a被配置成在IP模块150a中被监控。多个逻辑电路被配置成基于应用的功能要求通过选择信号141和143选择相应的关键路径。
在一些实施例中，时钟信号（未示出）与触发器112、112a、114和114a、边沿检测单元130和电压控制单元132电连接。为简明起见在图2中省略了时钟信号。
图3是根据一些示例性实施例的图1和图2所使用的边沿检测单元300的示意图。边沿检测单元300包括时间-数字转换器（TDC）310、控制逻辑电路320、计数器330、输入导线124、126和322以及输出导线316和336。图1和图2所示的导线136包括图3中的输出导线316和336。导线136是边沿检测单元300的输出端。导线124和126类似于图1和图2所示的对应的导线。导线124、126和322与控制逻辑电路320和计数器330电连接。导线124上的信号被称为“起始”信号，而导线126上的信号被称为“停止”信号。导线322上的信号是时钟信号。
计数器330被配置成基于时钟周期测量“起始”信号124的有效边沿和“停止”信号126的有效边沿之间的延迟持续时间。例如，对于时钟信号322的每一个上升沿，计数器330都加1。在导线336上输出计数器330的内容。除了“起始”信号124的有效边沿和时钟信号322的对应有效边沿之间的延迟时间以及“停止”信号126的有效边沿和时钟信号322的对应有效边沿之间的延迟时间以外，基于时钟周期的测量正确地评估“起始”信号124的有效边沿和“停止”信号126的有效边沿之间的延迟持续时间。在一些实施例中，“起始”信号124的有效边沿和时钟信号322的对应有效边沿之间的延迟时间通过TDC310进行计算。在一些实施例中，“停止”信号126的有效边沿和时钟信号322的对应有效边沿之间的延迟时间也通过TDC310进行计算。为了启动在上面所述的TDC310中的这两个延迟时间的计算，控制逻辑电路320被配置成生成相应的信号通过导线312和314以串行方式到达TDC310。这两个计算的延迟时间的结果也以串行方式输出到导线316上。参照图4示出通过导线312和314上的控制逻辑电路320生成的信号定时（timing）。
图4是示出根据一些示例性实施例的图3的边沿检测单元300的示例性输入/输出的波形400。将“起始”信号124的上升沿和“停止”信号126的上升沿之间的持续时间表示为“ΔT”。将时钟信号322的周期时间表示为“Tcp”。在周期C0处激活“起始”信号124的上升沿。结果，在周期C1和时钟信号322的每一个后续上升沿处（例如，在周期C2处及之后的周期），图3中的计数器330都加1。在周期C4处激活“停止”信号126的上升沿。结果，图3中的计数器330在周期C5处及之后的周期停止增加。图3中的计数器330的内容保持不变并输出到图3中的导线336上。
将“起始”信号124的上升沿和周期C1的上升沿之间的持续时间表示为“ΔTstart”。将“停止”信号126的上升沿和周期C5的上升沿之间的持续时间表示为“ΔTstop”。图3中的控制逻辑电路320被配置成串行生成相应的控制信号并通过图3中的导线312和314串行传输到图3中的TDC310以分别计算“ΔTstart”和“ΔTstop”。例如，在周期C0，控制逻辑电路320被配置成为TDC310生成导线312上的“起始”信号的上升沿以及生成导线314上的时钟信号322的周期C1的上升沿来计算“ΔTstart”。例如，在周期C4，控制逻辑电路320被配置成为TDC310生成导线312上的“停止”信号的上升沿以及生成导线314上的时钟信号322的周期C5的上升沿来计算“ΔTstop”。在一些实施例中，“ΔTstart”是“起始”信号124的有效边沿和时钟信号322的对应有效边沿之间的持续时间“ΔT”的开始部分。在一些实施例中，“ΔTstop”被配置成计算时钟信号322的另一对应有效边沿和“停止”信号126的有效边沿之间的持续时间“ΔT”的结束部分。例如，在图4中，持续时间“ΔT”的结束部分位于周期C4的上升沿和“停止”信号126的上升沿之间。在一些实施例中，持续时间“ΔT”的开始部分和持续时间“ΔT”的结束部分是分开的。
根据下列公式通过图1和图2中的电压控制单元132来计算“起始”信号124的上升沿和“停止”信号126的上升沿之间的持续时间“ΔT”：
ΔT=ΔTstart+（（计数器336的输出值）–1）×Tcp+（Tcp-ΔTstop）（1）
公式（1）用于举例说明的目的，并进一步被简化成下列公式：
ΔT=ΔTstart+(计数器336的输出值×Tcp)-ΔTstop)(2)
图5示出根据一些示例性实施例的TDC500的示意图。TDC500是图3的TDC310的一个实施例。TDC500包括触发器510至518、延迟元件520至528、导线312、314和530至548。导线312和314类似于图3中所述的对应导线并与图3中的控制逻辑电路320电连接。将导线312上的信号表示为“tdc_start”信号，而将导线314上的信号表示为“tdc_stop”信号。触发器510的D输入端通过一个延迟元件520接收来自导线530的“tdc_start”信号。触发器512的D输入端通过两个延迟元件520和522接收来自导线532的“tdc_start”信号。触发器514的D输入端通过三个延迟元件520、522和524接收来自导线534的“tdc_start”信号。触发器516的D输入端通过四个延迟元件520、522、524和526接收来自导线536的“tdc_start”信号。触发器518的D输入端通过五个延迟元件520、522、524、526和528接收来自导线538的“tdc_start”信号。“tdc_stop”信号与触发器510至518中的每一个的CP输入端电连接。“tdc_stop”信号的有效边沿触发触发器510至518中的每一个来分别捕获导线530至538上的从触发器510至518中的每一个的D输入端到触发器510至518中的每一个的Q输出端的相应电压电势。触发器510至518的Q输出端是表示“tdc_start”信号的有效边沿和“tdc_stop”信号的有效边沿之间的延迟持续时间的数字值。
例如，在时间t0处“tdc_start”信号具有上升沿，使得“tdc_start”信号由“0”变为“1”。在时间t1处，“tdc_stop”信号具有上升沿，使得“tdc_stop”信号由“0”变为“1”。在时间t1处，“tdc_start”信号通过延迟元件520、522和524传播到导线534，使得导线530、532和534中的每个的电压电势均为“1”，而导线536和538中的每个的电压电势均为“0”。“tdc_stop”信号在时间t1的上升沿触发触发器510至518中的每一个以分别捕获导线530至538上的从触发器510至518中的每一个的D输入端到触发器510至518中的每一个的Q输出端的相应电压电势。在该实例中，触发器510至518的Q输出端是“1，1，1，0，0”，其表示在时间t0和时间t1之间的延迟持续时间。
虽然TDC500仅具有五个延迟元件和五个触发器，但是其他数量的延迟元件和触发器也在各个实施例的范围内。
在一些实施例中，延迟元件520至528的延迟彼此相等。在一些实施例中，如图6更详细描述的，延迟元件520至528包括用于调节延迟元件520至528中的每一个的相应延迟的可配置选项。
图6示出了根据一些示例性实施例的延迟元件600的示意图。延迟元件600是图5中的延迟元件520至528的一个实施例。延迟元件600包括反相器632和634、开关S1和S2、电容642和644以及导线610、620和630。虽然在延迟元件600中使用反相器632和634，但诸如AND、NAND、OR、NOR、XOR或XNOR的其他类型的电路和逻辑门也在各个实施例的范围内。延迟元件600的延迟持续时间取决于反相器632和634、开关S1和S2、电容642和644的延迟。开关S1和S2分别被配置成将电容642和电容644连接至导线630，使得延迟元件600的延迟持续时间是可配置的。
通过反相器632和634的输入转换和输出负载来确定延迟元件600的延迟持续时间。当导线630的负载较大时，反相器632的延迟持续时间随着反相器632的输出负载的增加而增加。在这种情况下，反相器634的延迟持续时间也随着反相器634的输入转换的增加而增加。例如，在第一设置中，将开关S1设置为“闭合（ON）”，而将开关S2设置为“断开（OFF）”。结果，电容642与导线630连接而没有连接电容644。延迟元件600在第一设置中的延迟持续时间比在第二设置中增加得更多，在第二设置中，将开关S1和S2都设置为“断开”，因为导线630在第一设置中的负载更大。例如，在第三设置中，将开关S1和S2都设置为“闭合”。结果，电容642和644同时与导线630连接。因为导线630在第三设置中的负载更大，延迟元件600在第三设置中的延迟持续时间比在第一设置中增加得更多。
虽然延迟元件600包括两个开关和两个电容，但是其他数量的开关和电容也在各个实施例的范围内。
图7示出根据一些示例性实施例的图1中的电压缩放电路100和图2中的电压缩放电路200的电压缩放方法的流程图700。
在步骤710中，在计数器中基于时钟周期测量在边沿检测单元的输入端的起始信号的有效边沿和边沿检测单元的另一输入端的停止信号的有效边沿之间的持续时间。例如，在图4中，在周期C0处激活“起始”信号124的上升沿。结果，图3中的计数器330在周期C1和时钟信号322的每一个后续上升沿处（例如，在周期C2和之后的周期）都加1。在周期C4处激活“停止”信号126的上升沿。结果，图3的计数器330在周期C5和之后的周期停止增加。图3的计数器330的内容保持不变并被输出到图3的导线336上。
在步骤720中，在TDC中测量持续时间的开始部分和结束部分。例如，在图4中，“ΔTstart”是“起始”信号124的有效边沿和时钟信号322的对应有效边沿之间的持续时间“ΔT”的开始部分。“ΔTstop”被配置成计算时钟信号322的另一对应有效边沿和“停止”信号126的有效边沿之间的持续时间“ΔT”的结束部分。例如，在图4中，持续时间“ΔT”的结束部分位于周期C4的上升沿和“停止”信号126的上升沿之间。持续时间“ΔT”的结束部分基本上等于“Tcp-ΔTstop”，其中“Tcp”是时钟信号322的周期时间。为了启动在图3的TDC310中的“ΔTstart”和“ΔTstop”的时间测量，图3的控制逻辑电路320被配置成生成相应的信号，从而以串行方式通过图3中的导线312和314到达图3的TDC310。这两个测量的时间的结果也以串行方式输出到图3的导线316上。
在步骤730中，根据计数器和TDC的测量的时间生成电压指令。例如，在图1和图2中，测量时间通过导线136传输到电压控制单元132。电压控制单元132被配置成根据公式（1）或（2）计算持续时间，并通过导线138向电压调节单元134提供电压升/降指令。在一些实施例中，通过查表生成电压升/降指令。在一些实施例中，将在电压控制单元132中计算的持续时间与第一阈值进行比较。如果计算的持续时间小于第一阈值，则升压指令被配置为传输到电压调节单元134。在一些实施例中，将电压控制单元132中计算的持续时间与第二阈值进行比较。如果计算的持续时间大于第二阈值，则降压指令被配置为传输到电压调节单元134。
在一些实施例中，一种电压缩放电路包括第一关键路径和边沿检测单元。第一关键路径包括输入端和输出端。边沿检测单元包括第一输入端、第二输入端、计数器和时间-数字转换器（TDC）。第一关键路径的输入端与边沿检测单元的第一输入端电连接，而该关键路径的输出端与边沿检测单元的第二输入端电连接。计数器被配置成基于时钟周期测量边沿检测单元的第一输入端的起始信号的有效边沿和边沿检测单元的第二输入端的停止信号的有效边沿之间的持续时间。TDC被配置成测量持续时间的开始部分和结束部分。
在一些实施例中，电压缩放电路包括知识产权（IP）模块和边沿检测单元。IP模块包括第一关键路径。边沿检测单元包括计数器和时间-数字转换器（TDC）。第一关键路径的输入端和输出端分别与IP模块的第一输出端和第二输出端电连接。IP模块的第一输入端和第二输出端与边沿检测单元电连接。计数器被配置成基于时钟周期测量IP模块的第一输出端的起始信号的有效边沿和IP模块的第二输出端的停止信号的有效边沿之间的持续时间。TDC被配置成测量持续时间的开始部分和结束部分。
在一些实施例中，配置电压缩放电路的方法包括在计数器中基于时钟周期测量边沿检测单元的输入端的起始信号的有效边沿和边沿检测单元的另一输入端的停止信号的有效边沿之间的持续时间。该方法还包括在TDC中测量持续时间的开始部分和结束部分。该方法还包括根据计数器和TDC的测量时间生成电压指令。
虽然通过示例和根据所公开的实施例描述了本发明，但是本发明不限于这些示例和所公开的实施例。相反地，如本领域的技术人员应该理解，本发明意图涵盖各种改进和类似的布置。因此，所附权利要求的范围应与最广泛的解释一致以涵盖这些改进和布置。
Claims (20)
1.一种电压缩放电路，包括：
第一关键路径，包括输入端和输出端；以及
边沿检测单元，包括第一输入端和第二输入端，所述边沿检测单元包括：
计数器；和
时间数字转换器(TDC)，
其中：
所述第一关键路径的输入端与所述边沿检测单元的第一输入端电连接，所述关键路径的输出端与所述边沿检测单元的第二输入端电连接；
所述计数器被配置成基于时钟周期测量所述边沿检测单元的第一输入端的起始信号的有效边沿和所述边沿检测单元的第二输入端的停止信号的有效边沿之间的持续时间；以及
所述时间数字转换器被配置成测量所述持续时间的开始部分和结束部分。
2.根据权利要求1所述的电压缩放电路，其中，所述停止信号的定时相当于所述起始信号的定时加上所述第一关键路径的相应传播延迟。
3.根据权利要求1所述的电压缩放电路，进一步包括电压控制单元，所述电压控制单元被配置成根据所述计数器和所述时间数字转换器的测量结果生成指令。
4.根据权利要求3所述的电压缩放电路，其中，所述第一关键路径的工作电压被配置成根据所述指令而改变。
5.根据权利要求1所述的电压缩放电路，其中，所述时间数字转换器包括延迟元件，所述延迟元件包括用于调节所述延迟元件的延迟持续时间的可配置选项。
6.根据权利要求1所述的电压缩放电路，进一步包括第二关键路径，所述第二关键路径包括输入端和输出端，所述第二关键路径的输入端与所述边沿检测单元的第一输入端电连接，而所述第二关键路径的输出端与所述边沿检测单元的第二输入端电连接。
7.根据权利要求6所述的电压缩放电路，其中，选择所述第一关键路径或第二关键路径来测量相应的持续时间。
8.一种电压缩放电路，包括：
知识产权(IP)模块，包括第一关键路径；以及
边沿检测单元，包括：
计数器；和
时间数字转换器(TDC)，
其中：
所述第一关键路径的输入端和输出端分别与所述知识产权模块的第一输出端和第二输出端电连接；
所述知识产权模块的第一输出端和第二输出端与所述边沿检测单元电连接；
所述计数器被配置成基于时钟周期测量所述知识产权模块的第一输出端的起始信号的有效边沿和所述知识产权模块的第二输出端的停止信号的有效边沿之间的持续时间；以及
所述时间数字转换器被配置成测量所述持续时间的开始部分和结束部分。
9.根据权利要求8所述的电压缩放电路，其中，所述停止信号的定时相当于所述起始信号的定时加上所述第一关键路径的相应传播延迟。
10.根据权利要求8所述的电压缩放电路，进一步包括电压控制单元，所述电压控制单元被配置成根据所述计数器和所述时间数字转换器的测量结果生成指令。
11.根据权利要求10所述的电压缩放电路，其中，所述知识产权模块的工作电压被配置成根据所述指令而改变。
12.根据权利要求8所述的电压缩放电路，其中，所述时间数字转换器包括延迟元件，所述延迟元件包括用于调节所述延迟元件的延迟持续时间的可配置选项。
13.根据权利要求8所述的电压缩放电路，其中，所述知识产权模块进一步包括第二关键路径，所述第二关键路径包括输入端和输出端，所述第二关键路径的输入端与所述知识产权模块的第一输出端电连接，并且所述第二关键路径的输出端与所述知识产权模块的第二输出端电连接。
14.根据权利要求13所述的电压缩放电路，其中，选择所述第一关键路径或第二关键路径来测量相应的持续时间。
15.一种配置电压缩放电路的方法，包括：
在计数器中基于时钟周期测量边沿检测单元的输入端的起始信号的有效边沿和所述边沿检测单元的另一输入端的停止信号的有效边沿之间的持续时间；
在时间数字转换器中测量所述持续时间的开始部分和结束部分；以及
根据所述计数器和所述时间数字转换器的测量时间生成电压指令。
16.根据权利要求15所述的方法，其中，所述时间数字转换器包括可配置延迟元件，并且所述方法进一步包括调节所述延迟元件的延迟持续时间。
17.根据权利要求15所述的方法，进一步包括根据所述电压指令改变工作电压。
18.根据权利要求15所述的方法，其中，通过查表生成所述电压指令。
19.根据权利要求18所述的方法，进一步包括将所述持续时间与第一阈值进行比较，如果所述持续时间小于所述第一阈值，则生成升压指令。
20.根据权利要求18所述的方法，进一步包括将所述持续时间与第二阈值进行比较，如果所述持续时间大于所述第二阈值，则生成降压指令。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261711849P | 2012-10-10 | 2012-10-10 | |
| US61/711,849 | 2012-10-10 | ||
| US13/668,860 US8629694B1 (en) | 2012-10-10 | 2012-11-05 | Method and apparatus of voltage scaling techniques |
| US13/668,860 | 2012-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103729049A CN103729049A (zh) | 2014-04-16 |
| CN103729049B true CN103729049B (zh) | 2016-06-29 |
Family
ID=49886072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310425245.4A Expired - Fee Related CN103729049B (zh) | 2012-10-10 | 2013-09-17 | 电压缩放技术的方法和装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8629694B1 (zh) |
| CN (1) | CN103729049B (zh) |
| TW (1) | TWI524671B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8970420B2 (en) * | 2013-03-15 | 2015-03-03 | Intel Mobile Communications GmbH | Bipolar time-to-digital converter |
| US9323259B2 (en) | 2013-11-14 | 2016-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low dropout regulator with an amplifier stage, current mirror, and auxiliary current source and related method |
| DE102014019636A1 (de) | 2014-06-06 | 2015-12-10 | Taiwan Semiconductor Mfg. Co., Ltd. | Regelkreis und Verfahren zum Betreiben eines solchen Regelkreises |
| US11611276B2 (en) | 2014-12-04 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Charge pump circuit |
| US9787176B2 (en) | 2015-03-13 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Charge pump |
| US9923457B2 (en) | 2015-04-23 | 2018-03-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Regulated power converter and method of operating the same |
| US9659603B2 (en) | 2015-08-05 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power management circuit for an electronic device |
| US9553087B1 (en) | 2015-11-02 | 2017-01-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device |
| US9712141B2 (en) * | 2015-12-03 | 2017-07-18 | Apple Inc. | Modulation of power supply voltage for varying propagation delay |
| US10636560B2 (en) | 2016-03-11 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Induction based current sensing |
| US10637351B2 (en) | 2016-07-25 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Regulated voltage systems and methods using intrinsically varied process characteristics |
| CN106338908B (zh) * | 2016-08-31 | 2019-07-09 | 中国科学院上海高等研究院 | 边沿提取电路及时间数字转换器 |
| US10163899B2 (en) | 2016-11-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature compensation circuits |
| US11217546B2 (en) | 2018-12-14 | 2022-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded voltage regulator structure and method forming same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414821A (zh) * | 2007-10-16 | 2009-04-22 | 联发科技股份有限公司 | 全数字锁相环、时间数字转换器模块、错误防止方法及校准方法 |
| CN101546995A (zh) * | 2008-03-25 | 2009-09-30 | 索尼株式会社 | 信号处理设备 |
| US8174293B2 (en) * | 2009-05-21 | 2012-05-08 | Kabushiki Kaisha Toshiba | Time to digital converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI328932B (en) * | 2006-11-10 | 2010-08-11 | Ind Tech Res Inst | Cycle time to digital converter |
| US8193866B2 (en) * | 2007-10-16 | 2012-06-05 | Mediatek Inc. | All-digital phase-locked loop |
| KR101312978B1 (ko) | 2009-01-27 | 2013-10-01 | 에이저 시스템즈 엘엘시 | 성능 모니터링을 위한 임계―경로 회로 |
-
2012
- 2012-11-05 US US13/668,860 patent/US8629694B1/en not_active Expired - Fee Related
-
2013
- 2013-09-16 TW TW102133442A patent/TWI524671B/zh not_active IP Right Cessation
- 2013-09-17 CN CN201310425245.4A patent/CN103729049B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414821A (zh) * | 2007-10-16 | 2009-04-22 | 联发科技股份有限公司 | 全数字锁相环、时间数字转换器模块、错误防止方法及校准方法 |
| CN101546995A (zh) * | 2008-03-25 | 2009-09-30 | 索尼株式会社 | 信号处理设备 |
| US8174293B2 (en) * | 2009-05-21 | 2012-05-08 | Kabushiki Kaisha Toshiba | Time to digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103729049A (zh) | 2014-04-16 |
| TW201415801A (zh) | 2014-04-16 |
| TWI524671B (zh) | 2016-03-01 |
| US8629694B1 (en) | 2014-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103729049B (zh) | 电压缩放技术的方法和装置 | |
| CN103558495B (zh) | 一种多通道线路通断检测装置 | |
| JP6195489B2 (ja) | 半導体装置、電池パック、及び携帯端末 | |
| US10222425B2 (en) | Battery control IC and control method therefore | |
| US9094002B2 (en) | In situ pulse-based delay variation monitor predicting timing error caused by process and environmental variation | |
| US10096866B2 (en) | Semiconductor device, battery pack, and mobile terminal | |
| US9222971B2 (en) | Functional path failure monitor | |
| CN105991111B (zh) | 一种时序预测电路及方法 | |
| US20140028364A1 (en) | Critical path monitor hardware architecture for closed loop adaptive voltage scaling and method of operation thereof | |
| WO2008133052A1 (ja) | 半導体集積回路の２パターンテストにおける誤テスト回避型テスト入力生成方法 | |
| JP2017204485A (ja) | 半導体装置、電池パック、及び携帯端末 | |
| EP3398247B1 (en) | Systems and methods for controlling a plurality of power semiconductor devices | |
| CN104076855B (zh) | 一种基于psm调制模式的自适应电压调节器 | |
| CN105527560A (zh) | 芯片差异性的监测方法及监测电路 | |
| JPWO2009028034A1 (ja) | 電子デバイスおよび診断装置 | |
| JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
| CN104035018A (zh) | 电压自适应调整电路和芯片 | |
| KR20100090967A (ko) | 펄스 기반 플립플롭의 클럭 스큐 흡수특성을 고려한 셋업 시간 측정 방법 | |
| CN103457447B (zh) | 电源芯片调制与开关宽度控制装置 | |
| WO2013124713A1 (en) | Clock distribution module, synchronous digital system and method therefor | |
| CN201674213U (zh) | 切换式电源供应器控制电路 | |
| CN104753515A (zh) | 应用特征化路径电路的动态调整电路及产生特征化路径电路的方法 | |
| RU2420752C1 (ru) | Устройство контроля состояния тиристора | |
| JP2014204638A (ja) | バランス補正装置および蓄電システム | |
| TWI788945B (zh) | 用於測試電源供應電路的電流負載電路與晶片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160629 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |