TWI522772B - Automatic transmission interface device and method for correcting transmission frequency - Google Patents
Automatic transmission interface device and method for correcting transmission frequency Download PDFInfo
- Publication number
- TWI522772B TWI522772B TW102129212A TW102129212A TWI522772B TW I522772 B TWI522772 B TW I522772B TW 102129212 A TW102129212 A TW 102129212A TW 102129212 A TW102129212 A TW 102129212A TW I522772 B TWI522772 B TW I522772B
- Authority
- TW
- Taiwan
- Prior art keywords
- transmission frequency
- frequency range
- transmission
- data
- host
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims description 420
- 238000000034 method Methods 0.000 title claims description 30
- 238000012545 processing Methods 0.000 claims description 53
- 238000004891 communication Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 235000015096 spirit Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
本發明係有關於一種傳輸介面裝置及方法,其尤指一種自動校正傳輸頻率之傳輸介面裝置及方法。
由於現有的各類消費型電子裝置如通訊裝置、影像擷取裝置、儲存裝置以及上網裝置等,無不朝高解析度、高畫質或高儲存容量等功能發展,因而需要處理大量的數位資料。而為了讓使用者能快速的傳輸大量數位資料於主機(Host)與其電子裝置(Device)之間,該些消費型電子裝置大多設置有較為普及的高速序列匯流排(Serial Bus)傳輸架構如通用序列匯流排(Universe Serial Bus)傳輸架構或高效能串聯匯流排(IEEE1394)傳輸架構。
以通用序列匯流排(USB)傳輸架構為例,在USB2.0版中主機端對通用序列匯流排裝置的介面通信協定對低速(low speed)、全速(full speed)及高速(high speed)狀態下的使用頻率具有嚴格的規範,以對應不同的應用,如在低速狀態下主機的資料串列(data stream)的資料率規格(data rate specification)為1.5MHz±1.5%,應用在鍵盤、滑鼠等,在全速狀態下,通用序列匯流排主機的資料串列的資料率規格為12MHz±0.25%,應用在聲音及麥克風等,在高速狀態下,主機的資料串列的資料率規格為
480MHz±0.05%,應用在視訊和成像(imaging)等。
此外,由於通用序列匯流排(USB)傳輸架構中分為多個資料傳輸階段,每一個資料傳輸階段中,主機可以容許接收資料的接收頻率範圍也不太相同,例如通用序列匯流排(USB)傳輸架構大致可以分為三個資料傳輸階段,其分別為一裝置辨識階段、一裝置設定階段與一資料傳輸階段。主機在每一階段中所容許接收資料的接收頻率範圍不太相同,其中,以在資料傳輸階段所能容許接收資料的接收頻率誤差範圍最小,其因為要進行大量的資料傳輸,所以接收頻率範圍要準確才能避免資料傳輸錯誤。因此,習知通用序列匯流排裝置的頻率源大多採用石英振盪器、共振振盪器或者再加上以數位鎖相迴路(DPLL)鎖頻的方式產生一準確的頻率訊號。
如第1圖所示,其係為習知通用序列匯流排裝置之介面資料傳輸架構圖,其包含一主機10以及一通用序列匯流排裝置12,主機10及通用序列匯流排裝置12透過兩者之間的通用序列匯流排介面相互連接並進行訊號傳輸,然而,通用序列匯流排介面要求的傳輸訊號頻率的精確度要高,因此習知通用序列匯流排裝置使用一石英振盪器121連接在其通用序列匯流排裝置12之控制晶片,以產生時脈(Clock)作為通用序列匯流排裝置12的工作頻率,但是使用外接石英振盪器121不僅使製作成本提高,且石英振盪器121的時脈頻率是固定的,因此與主機10傳送之訊號相比,會有產生誤差的可能性。
而為了解決以上問題,業者整合通用序列匯流排裝置之控制晶片的內部電阻及電容產生一電阻電容(RC)振盪器做為通用序列
匯流排裝置的頻率源,使通用序列匯流排裝置的頻率源被包含在通用序列匯流排裝置的控制晶片內部。然而,由於製程的變異,該電阻電容振盪器的頻率約有±25%的誤差,無法達到通用序列匯流排驅動器協定的規範。
因此,本發明針對上述問題提供了一種藉由當傳輸介面裝置與主機間的頻率不相容時,主機所傳送之錯誤處理或裝置自接收資料中檢測出錯誤產生之錯誤處理進行重新設定與調整傳輸介面裝置之頻率,直到傳輸介面裝置之頻率落在頻率範圍內之自動校正傳輸頻率之傳輸介面裝置及方法。
本發明之一目的,係提供一種自動校正傳輸頻率之傳輸介面裝置及方法,藉由主機所傳送之錯誤處理或裝置端接受之資料錯誤與否判斷傳輸介面裝置與主機間的頻率是否相容,並依據錯誤處理重置傳輸介面裝置後,調整工作時脈之傳輸頻率至主機可接受之頻率範圍內。
本發明之一目的,係提供一種自動校正傳輸頻率之傳輸介面裝置及方法,藉由在傳輸介面裝置與主機間之溝通分為複數階段,在各個階段中逐漸提升所傳輸之資料量,以逐漸增加校正工作時脈之傳輸頻率之精準度。
為了達到上述所指稱之各目的與功效,本發明係揭示了一種自動校正傳輸頻率之傳輸介面裝置,其包含:一時脈產生單元,用以產生一工作時脈,工作時脈決定一傳輸頻率;一資料傳輸單元,用以連接一主機,並依據工作時脈傳輸複數資料至主機,或
主機依據工作時脈傳輸該些資料至資料傳輸單元,主機或資料傳輸單元偵測該些資料傳輸錯誤時,主機或資料傳輸單元產生一錯誤處理;以及一控制單元,依據錯誤處理產生一調整訊號,並傳送調整訊號至時脈產生單元,以調整工作時脈之傳輸頻率。
本發明更揭示了一種自動校正傳輸頻率之方法,其步驟包含:產生一工作時脈,並依據工作時脈傳輸複數資料至一主機或自主機接收該些資料,工作時脈決定一傳輸頻率;主機或一資料傳輸單元偵測該些資料傳輸錯誤時,主機或資料傳輸單元產生一錯誤處理;以及依據該錯誤處理產生一調整訊號,並依據調整訊號調整工作時脈之傳輸頻率。
10、30‧‧‧主機
12‧‧‧通用序列匯流排裝置
121‧‧‧石英振盪器
20‧‧‧傳輸介面裝置
22‧‧‧時脈產生單元
24‧‧‧資料傳輸單元
26‧‧‧控制單元
32‧‧‧主機資料傳輸單元
ADS‧‧‧調整訊號
CLK‧‧‧工作時脈
Data‧‧‧資料
EH‧‧‧錯誤處理
S1、S2、S3、S4、S5、S6、S8、S10、S12‧‧‧步驟
第1圖係為習知通用序列匯流排裝置之介面資料傳輸架構圖;第2圖係為本發明之自動校正傳輸頻率之傳輸介面裝置之電路方塊圖;第3圖係為本發明之自動校正傳輸頻率之方法之流程圖;第4圖係為本發明之傳輸溝通之流程圖;第5圖係為本發明之第一實施例之自動校正傳輸頻率之方法之頻率示意圖;第6圖係為本發明之第二實施例之自動校正傳輸頻率之方法之頻率示意圖;以及第7圖係為本發明之第三實施例之自動校正傳輸頻率之方法之頻率示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱
特定的元件。所屬領域中具有通常知識者應可理解,硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。以外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明,說明如後:請參閱第2圖,其係為本發明之自動校正傳輸頻率之傳輸介面裝置之電路方塊圖。如圖所示,傳輸介面裝置20包含一時脈產生單元22、一資料傳輸單元24以及一控制單元26。時脈產生單元22用以產生一工作時脈CLK,工作時脈CLK決定一傳輸頻率,此傳輸頻率即為工作時脈CLK之頻率。資料傳輸單元24耦接時脈產生單元22,其用以連接一主機30之一主機資料傳輸單元32,並依據工作時脈CLK之傳輸頻率經由資料傳輸單元32傳輸複數資料Data至主機30,或透過資料傳輸單元24自主機30接收該些資料Data,當主機30或資料傳輸單元24偵測該些資料Data傳輸錯誤時,主機30或資料傳輸單元24會產生一錯誤處理(Error Handling)EH,而主機30偵測該些資料Data傳輸錯誤時,是先將錯誤處理EH傳送至資料傳輸單元24。控制單元26耦接時脈產生單元22與資料傳輸
單元24,並經由資料傳輸單元24接收錯誤處理EH,且依據錯誤處理EH傳送一調整訊號ADS至時脈產生單元22,以調整時脈產生單元22產生之工作時脈CLK的傳輸頻率。
其中,傳輸介面裝置20為一個人電腦介面(PCI)、序列先進技術附件介面(SATA)、通用序列匯流排介面(USB)、序列器/解除序列器(SerDes)或高效能串聯匯流排(IEEE1394),但不以此為限。
請一併參閱第3圖,其係為本發明之自動校正傳輸頻率之方法之流程圖。首先,執行步驟S1,在正常傳輸狀態時,時脈產生單元22產生工作時脈CLK,而資料傳輸單元24依據工作時脈CLK之傳輸頻率傳輸該些資料Data至主機30,或依據工作時脈CLK之傳輸頻率接收來自主機30之該些資料Data[Nathan1]。接著執行步驟S3,主機30或資料傳輸單元24偵測並判斷該些資料Data是否為傳輸錯誤,若無傳輸錯誤則回到步驟S1,若為傳輸錯誤則主機30傳送錯誤處理EH至資料傳輸單元24,或資料傳輸單元24本身產生錯誤處理EH,並進行步驟S5。其中,若進行步驟S1時為資料傳輸單元24接受來自主機之該些資料Data的情況,則資料傳輸單元24可根據所接收之該些資料Data正確與否而判斷是否為傳輸錯誤,若無傳輸錯誤則回到步驟S1,若為傳輸錯誤則進行步驟S5。於步驟S5中,控制單元26依據錯誤處理EH產生調整訊號ADS,以調整時脈產生單元22產生之工作時脈的傳輸頻率後回到步驟S1。
此外,由於一般主機端接收越大量之資料時,可接受之傳輸頻率的誤差值則越小,因此本發明藉由在主機30與傳輸介面裝置20之間傳輸溝通時包含三個階段,一裝置辨識階段、一裝置設定
階段與一資料傳輸階段,而在上述三個階段中,主機30要求其與資料傳輸單元24之間傳輸之該些資料Data的資料量有逐漸遞增之趨勢,以逐漸提升校正工作時脈CLK之傳輸頻率的精準度。
其中,主機30與資料傳輸單元24之間,於上述裝置辨識階段、裝置設定階段與資料傳輸階段時,所傳輸之資料Data之資料量的大小為:裝置辨識階段小於裝置設定階段,裝置設定階段小於資料傳輸階段。而主機30於上述裝置辨識階段時具有對應所接收之資料量之一第一傳輸頻率範圍,於裝置設定階段時具有一第二傳輸頻率範圍,於資料傳輸階段時具有一第三傳輸頻率範圍。第三傳輸頻率範圍小於第二傳輸頻率範圍,第二接收頻率範圍小於第一傳輸頻率範圍。
上述裝置辨識階段、裝置設定階段與資料傳輸階段之說明請一併參閱第4圖,其係為本發明之傳輸溝通之流程圖。如圖所示,當傳輸介面裝置20連接至主機30(步驟S2)後,進入裝置辨識階段(步驟S4)。於裝置辨識階段時,資料傳輸單元24會先依據此時的工作時脈CLK之傳輸頻率僅傳輸辨識裝置所需之資料量的該些資料Data,而主機30依據所接收到之該些資料Data之傳輸狀態判斷該些資料Data是否傳輸錯誤,若為傳輸錯誤則表示此時的傳輸頻率不在主機30之第一傳輸頻率範圍內,使主機30傳送錯誤處理EH至資料傳輸單元24;或者,在裝置辨識階段時,主機30依據此時的工作時脈CLK之傳輸頻率傳輸辨識裝置所需之資料量的該些資料Data至資料傳輸單元24,而資料傳輸單元24自接收該些資料Data中偵測是否傳輸錯誤,若傳輸錯誤時資料傳輸單元24產生錯誤處理EH,並對控制單元26發出錯誤處理EH。
控制單元26則經由資料傳輸單元24接收到錯誤處理EH,並依據錯誤處理EH重置傳輸介面裝置20(步驟S6)後,調整時脈產生單元22產生之工作時脈CLK之傳輸頻率,調整完傳輸頻率後再回到裝置辨識階段(步驟S4)持續上述步驟,直到該些資料Data之傳輸狀態不為錯誤,也就是傳輸頻率落在第一傳輸頻率範圍內時,則執行裝置設定階段(步驟S8)。
於裝置設定階段(步驟S8)時,資料傳輸單元24會依據此時的工作時脈CLK之傳輸頻率傳輸該些資料Data,於此階段中所傳輸之該些資料Data之資料量較前一階段大,因此所需傳輸頻率之精準度需更高,也就是主機30之第二傳輸頻率範圍更小。相同於前一階段,主機30依據該些資料Data之傳輸狀態判斷該些資料Data是否傳輸錯誤或資料傳輸單元24根據接收到之該些資料Data的內容偵測是否出現傳輸錯誤,若為傳輸錯誤則表示此時的傳輸頻率不在第二傳輸頻率範圍內,使主機30或資料傳輸單元24產生錯誤處理EH,控制單元26則依據錯誤處理EH重置傳輸介面裝置20回到裝置辨識階段(步驟S4)後,調整工作時脈CLK之傳輸頻率,並重複上述步驟S4至S8,直到傳輸頻率落在第二傳輸頻率範圍內時,則執行資料傳輸階段(步驟S10、S12)。
資料傳輸階段可分為傳輸短資料(步驟S10)與傳輸長資料(步驟S12),但本發明不僅限於此,於資料傳輸階段中,亦可僅有傳輸短資料或傳輸長資料其中之一步驟。通過裝置設定階段進入資料傳輸階段後,先進行步驟S10,資料傳輸單元24依據此時的工作時脈CLK之傳輸頻率傳輸資料長度較短之該些資料Data至主機30,或主機30依據此時的工作時脈CLK之傳輸頻率傳輸該些資料
Data至資料傳輸單元24,相同於先前之該些階段,若為資料傳輸單元24發送該些資料Data之情況,主機30判斷該些資料Data是否傳輸錯誤,若為資料傳輸單元24接收該些資料Data之情況,則資料傳輸單元24偵測該些資料Data是否出現傳輸錯誤;若為傳輸錯誤,則表示此時的傳輸頻率不在第三傳輸頻率範圍內,若為資料傳輸單元24發送該些資料Data之情況,使主機30產生錯誤處理EH,若為資料傳輸單元24接收該些資料Data之情況,使資料傳輸單元24產生錯誤處理EH,控制單元26則依據錯誤處理EH重置傳輸介面裝置20回到裝置辨識階段(步驟S4)後,調整工作時脈CLK之傳輸頻率,並重複上述步驟S4、S8至S10,直到傳輸頻率落在第三傳輸頻率範圍內時,則進行傳輸長資料(步驟S12)。
進行傳輸長資料(步驟S12)時,相同於步驟S10,資料傳輸單元24或主機30依據此時的工作時脈CLK之傳輸頻率傳輸資料長度較長之該些資料Data,若資料傳輸單元24或主機30判斷該些資料Data之傳輸狀態為傳輸錯誤時,亦表示此時的傳輸頻率不在第三傳輸頻率範圍內,使資料傳輸單元24或主機30產生錯誤處理EH,控制單元26則依據錯誤處理EH重置傳輸介面裝置20回到裝置辨識階段(步驟S4)後,調整工作時脈CLK之傳輸頻率,並重複上述步驟S4、S8、S10至S12,直到傳輸頻率落在第三傳輸頻率範圍內時,即通過三個階段之頻率校正。
此外,請一併參閱第5、6與7圖,第5圖為本發明之第一實施例之自動校正傳輸頻率之方法之頻率示意圖,第6圖為本發明之第二實施例之自動校正傳輸頻率之方法之頻率示意圖,第7圖為本發明之第三實施例之自動校正傳輸頻率之方法之頻率示意圖。
本發明於前述裝置辨識階段、裝置設定階段與資料傳輸階段中,更可利用調整、運算之方式得到工作時脈CLK之最佳傳輸頻率,而由於上述三個階段之調整、運算方式皆相同,所以在此僅以裝置辨識階段做說明,而以下所述之頻率值僅為舉例,並不限定本發明之範圍。
如第5圖所示,進入裝置辨識階段後,由於在起始時間時之工作時脈CLK的頻率高於第一接收頻率範圍,因此資料傳輸單元24或主機30依據所接收到之該些資料Data之傳輸狀態產生錯誤處理EH,使控制單元26調低工作時脈CLK之傳輸頻率,並持續上述步驟直到工作時脈CLK之傳輸頻率落入第一傳輸頻率範圍,使資料傳輸單元24或主機30不傳送錯誤處理EH時,則控制單元26判斷此時的頻率為第一傳輸頻率範圍之上限,接著,控制單元26持續控制工作時脈CLK之傳輸頻率降低,直到工作時脈CLK之傳輸頻率低於第一傳輸頻率範圍,使資料傳輸單元24或主機30傳送錯誤處理EH時,則控制單元26判斷此時的頻率為第一接收頻率範圍之下限。接著,控制單元26計算第一傳輸頻率範圍之上限12.03MHz與下限11.97MHz之中間值,以得知最佳傳輸頻率為12MHz,並控制工作時脈CLK之傳輸頻率至12MHz。
如第6圖所示,本實施例與第一實施例之差異在於,本實施例在起始時間時之工作時脈CLK的頻率是低於第一傳輸頻率範圍,所以控制單元26是調高工作時脈CLK之傳輸頻率,直到工作時脈CLK之傳輸頻率落入第一傳輸頻率範圍,使資料傳輸單元24或主機30不傳送錯誤處理EH時,則控制單元26判斷此時的頻率為第一傳輸頻率範圍之下限,接著,控制單元26持續控制工作時脈
CLK之傳輸頻率上升,直到工作時脈CLK之傳輸頻率高於第一傳輸頻率範圍,使資料傳輸單元24或主機30傳送錯誤處理EH時,則控制單元26判斷此時的頻率為第一傳輸頻率範圍之上限。接著,控制單元26計算第一傳輸頻率範圍之上限12.03MHz與下限11.97MHz之中間值,以得知最佳傳輸頻率為12MHz,並控制工作時脈CLK之傳輸頻率至12MHz。
由上述第5、6圖中可知,當工作時脈CLK之頻率進入第一傳輸頻率範圍內時,控制單元26控制工作時脈CLK之頻率上升或降低之幅度較小,而於未進入第一傳輸頻率範圍前,控制單元26控制工作時脈CLK之頻率上升或降低之幅度較大,使得在第一傳輸頻率範圍外時,可快速找到第一傳輸頻率範圍,而在第一傳輸頻率範圍內時,可精確的找到第一傳輸頻率範圍之上限與下限。
另外,當一開始的工作時脈CLK之頻率不在第一傳輸頻率範圍內時,本發明更可藉由大幅度的調高或調低工作時脈CLK之頻率,以確定工作時脈CLK之頻率是在第一傳輸頻率範圍之上方或下方,若先調高工作時脈CLK之頻率數次後並無找到第一傳輸頻率範圍時,則判斷工作時脈CLK之頻率是在第一傳輸頻率範圍之上方。例如在第一實施例(第5圖)中,可先調高工作時脈CLK之頻率三次,即確定工作時脈CLK之頻率是在第一傳輸頻率範圍之上方,接著再如圖中所示調低工作時脈CLK之頻率以找出第一傳輸頻率範圍。而在第二實施例中,由於先調高工作時脈CLK之頻率即找到第一接收頻率範圍之下限,因此不用再調低工作時脈CLK之頻率。
如第7圖所示,本實施例與第一、第二實施例之差異在於,
本實施例之工作時脈CLK之頻率於起始時,即在第一傳輸頻率範圍內,因此,僅需逐漸調低工作時脈CLK之頻率以找出第一傳輸頻率範圍之下限,與逐漸調高工作時脈CLK之頻率以找出第一傳輸頻率範圍之上限,並計算出最佳傳輸頻率,且調高或調低之先後順序並無限定,而其餘控制、調整、運算之方式皆相同於第一、第二實施例,所以不再贅述。
此外,本發明之裝置辨識階段、裝置設定階段與資料傳輸階段皆可以上述之調整、運算方式取得各個階段中之最佳傳輸頻率,但不限定在每個階段中皆必須有上述調整、運算之方式,亦可僅在資料傳輸階段運用上述方式,以校正工作時脈CLK之頻率。
綜上所述,本發明之自動校正傳輸頻率之傳輸介面裝置及方法,藉由偵測傳輸介面裝置與主機間之傳輸狀態,以得知傳輸介面裝置的工作時脈之頻率是否在主機可接受之頻率範圍內,若工作時脈之頻率不在頻率範圍內,則主機或傳輸介面裝置本身產生錯誤處理,而傳輸介面裝置則依據錯誤處理逐漸調整工作時脈之頻率,直到傳輸狀態為正常而主機或傳輸介面裝置不傳送錯誤處理,亦即主機或傳輸介面裝置無偵測出資料接收錯誤,以精確校正傳輸介面裝置之傳輸頻率至所連接之主機可相容之範圍內,且不需其他電路或石英振盪器,因此亦可節省電路面積與成本。
惟以上所述者,僅為本發明之較佳實施例而已,並非用來限定本發明實施之範圍,舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
本發明係實為一具有新穎性、進步性及可供產業利用者,應符合我國專利法所規定之專利申請要件無疑,爰依法提出發明專利申請,祈 鈞局早日賜准專利,至感為禱。
20‧‧‧傳輸介面裝置
22‧‧‧時脈產生單元
24‧‧‧資料傳輸單元
26‧‧‧控制單元
30‧‧‧主機
32‧‧‧主機傳輸介面
ADS‧‧‧調整訊號
CLK‧‧‧工作時脈
Data‧‧‧資料
EH‧‧‧錯誤處理
Claims (11)
- 一種自動校正傳輸頻率之傳輸介面裝置,其包含:一時脈產生單元,用以產生一工作時脈,該工作時脈決定一傳輸頻率;一資料傳輸單元,用以連接一主機,並依據該工作時脈傳輸複數資料至該主機,或該主機依據該工作時脈傳輸該些資料至該資料傳輸單元,該主機或該資料傳輸單元偵測該些資料傳輸錯誤時,該主機或該資料傳輸單元產生一錯誤處理;以及一控制單元,依據該錯誤處理產生一調整訊號,並傳送該調整訊號至該時脈產生單元,以調整該工作時脈之該傳輸頻率;其中該主機與該資料傳輸單元之間傳輸溝通包含一裝置辨識階段、一裝置設定階段與一資料傳輸階段,該主機於該裝置辨識階段、該裝置設定階段與該資料傳輸階段各具有一第一傳輸頻率範圍、一第二傳輸頻率範圍與一第三傳輸頻率範圍;其中當該主機或該資料傳輸單元於該裝置辨識階段,偵測該些資料之該傳輸頻率超出該第一傳輸頻率範圍時,產生該錯誤處理;當該主機或該資料傳輸單元於該裝置設定階段,偵測該些資料之該傳輸頻率超出該第二傳輸頻率範圍時,產生該錯誤處理;當該主機或該資料傳輸單元於該資料傳輸階段,偵測該些資料之該傳輸頻率超出該第三傳輸頻率範圍時,產生該錯誤處理。
- 如申請專利範圍第1項所述之傳輸介面裝置,其中該第三傳輸頻率範圍小於該第二傳輸頻率範圍,該第二傳輸頻率範圍小於該第 一傳輸頻率範圍。
- 如申請專利範圍第1項所述之傳輸介面裝置,其中當該傳輸頻率低於該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍時,該控制單元持續調高該工作時脈之該傳輸頻率直到該主機無產生與該資料傳輸單元該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的下限,並持續調高該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限,該控制單元運算該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限與下限的中間值作為該工作時脈的該傳輸頻率。
- 如申請專利範圍第1項所述之傳輸介面裝置,其中當該傳輸頻率高於該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍時,該控制單元持續調低該工作時脈之該傳輸頻率直到該主機與該資料傳輸單元無產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限,並持續調低該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的下限,該控制單元運算該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限與下限的中間值作為該工作時脈的該傳輸頻率。
- 如申請專利範圍第1項所述之傳輸介面裝置,其中當該傳輸頻率位於該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍內時,該控制單元持續調高該工作時脈之該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻 率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限,並持續調低該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的下限,該控制單元運算該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限與下限的中間值作為該工作時脈的該傳輸頻率。
- 一種自動校正傳輸頻率之方法,應用於一傳輸介面裝置,其步驟包含:產生一工作時脈,並依據該工作時脈傳輸複數資料至一主機或自該主機接收該些資料,該工作時脈決定一傳輸頻率;該主機或一資料傳輸單元偵測該些資料傳輸錯誤時,該主機或該資料傳輸單元產生一錯誤處理;以及依據該錯誤處理產生一調整訊號,並依據該調整訊號調整該工作時脈之該傳輸頻率;其中該主機與該傳輸介面裝置之間傳輸溝通包含一裝置辨識階段、一裝置設定階段與一資料傳輸階段,該主機於該裝置辨識階段、該裝置設定階段與該資料傳輸階段各具有一第一傳輸頻率範圍、一第二傳輸頻率範圍與一第三傳輸頻率範圍;其中當該主機於該裝置辨識階段,偵測該些資料之該傳輸頻率超出該第一傳輸頻率範圍時,產生該錯誤處理;當該主機於該裝置設定階段,偵測該些資料之該傳輸頻率超出該第二傳輸頻率範圍時,產生該錯誤處理;當該主機於該資料傳輸階段,偵測該些資料之該傳輸頻率超出該第三傳輸頻率範圍時,產生該錯誤處理。
- 如申請專利範圍第6項所述之方法,其中當該資料傳輸單元於該裝置辨識階段,偵測該些資料之該傳輸頻率超出該第一傳輸頻率 範圍時,產生該錯誤處理;當該資料傳輸單元於該裝置設定階段,偵測該些資料之該傳輸頻率超出該第二傳輸頻率範圍時,產生該錯誤處理;當該資料傳輸單元於該資料傳輸階段,偵測該些資料之該傳輸頻率超出該第三傳輸頻率範圍時,產生該錯誤處理。
- 如申請專利範圍第6項所述之方法,其中該第三傳輸頻率範圍小於該第二傳輸頻率範圍,該第二傳輸頻率範圍小於該第一傳輸頻率範圍。
- 如申請專利範圍第6項所述之方法,其中當該傳輸頻率低於該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍時,持續調高該工作時脈之該傳輸頻率直到該主機與該資料傳輸單元無產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的下限,並持續調高該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限,且運算該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限與下限的中間值作為該工作時脈的該傳輸頻率。
- 如申請專利範圍第6項所述之方法,其中當該傳輸頻率高於該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍時,持續調低該工作時脈之該傳輸頻率直到該主機與該資料傳輸單元無產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限,並持續調低該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的下限,且運算該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳 輸頻率範圍的上限與下限的中間值作為該工作時脈的該傳輸頻率。
- 如申請專利範圍第6項所述之方法,其中當該傳輸頻率位於該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍內時,持續調高該工作時脈之該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限,並持續調低該傳輸頻率直到該主機或該資料傳輸單元產生該錯誤處理,以找出該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的下限,且運算該第一傳輸頻率範圍、該第二傳輸頻率範圍或該第三傳輸頻率範圍的上限與下限的中間值作為該工作時脈的該傳輸頻率。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261714804P | 2012-10-17 | 2012-10-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201416820A TW201416820A (zh) | 2014-05-01 |
TWI522772B true TWI522772B (zh) | 2016-02-21 |
Family
ID=49932277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102129212A TWI522772B (zh) | 2012-10-17 | 2013-08-14 | Automatic transmission interface device and method for correcting transmission frequency |
Country Status (5)
Country | Link |
---|---|
US (1) | US9184868B2 (zh) |
JP (1) | JP5805158B2 (zh) |
KR (1) | KR101581506B1 (zh) |
CN (1) | CN103530252B (zh) |
TW (1) | TWI522772B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10826474B2 (en) | 2018-10-25 | 2020-11-03 | Nuvoton Technology Corporation | Clock generation circuit and clock adjustment method thereof |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI546654B (zh) * | 2014-01-29 | 2016-08-21 | 群暉科技股份有限公司 | 電子裝置以及電子裝置的操作方法 |
KR102285789B1 (ko) * | 2014-07-01 | 2021-08-04 | 삼성전자 주식회사 | 외장 저장 장치, 및 이의 기준 주파수를 설정하는 방법 |
TWI545419B (zh) | 2015-05-08 | 2016-08-11 | 偉詮電子股份有限公司 | 自動校正非晶體振盪器之時脈之裝置及其方法 |
CN104850527B (zh) * | 2015-06-12 | 2017-11-03 | 中国电子科技集团公司第四十七研究所 | 通讯协议处理器 |
CN110753255B (zh) * | 2018-07-24 | 2022-07-29 | 扬智科技股份有限公司 | 传输串流接收装置及其时钟频率设定方法 |
CN112822371B (zh) * | 2021-01-13 | 2022-11-15 | Oppo广东移动通信有限公司 | 图像处理芯片、应用处理芯片、数据统计系统及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0263233A (ja) * | 1988-08-30 | 1990-03-02 | Yaskawa Electric Mfg Co Ltd | シリアル通信装置 |
JPH0926894A (ja) * | 1995-07-11 | 1997-01-28 | Ricoh Co Ltd | Cpu制御による電子回路装置 |
JP2004064616A (ja) * | 2002-07-31 | 2004-02-26 | Sharp Corp | ボーレート設定方法、ボーレート設定プログラム、可読記録媒体、通信システムおよび通信方法 |
JP2005208811A (ja) * | 2004-01-21 | 2005-08-04 | Canon Inc | データ転送装置、データ転送方法、及び記録システム |
US20120005517A1 (en) * | 2008-08-21 | 2012-01-05 | Peter Graham Foster | Synchronisation and timing method and apparatus |
TWI374350B (en) * | 2008-11-11 | 2012-10-11 | Genesys Logic Inc | Serial bus clock frequency calibration system and method |
US8862966B2 (en) * | 2009-09-09 | 2014-10-14 | Advanced Micro Devices, Inc. | Adjustment of write timing based on error detection techniques |
CN102346499B (zh) * | 2010-07-23 | 2014-11-19 | 创惟科技股份有限公司 | 串行总线时钟脉冲频率校准系统及其方法 |
-
2013
- 2013-08-14 TW TW102129212A patent/TWI522772B/zh not_active IP Right Cessation
- 2013-08-20 CN CN201310363487.5A patent/CN103530252B/zh not_active Expired - Fee Related
- 2013-09-17 JP JP2013192102A patent/JP5805158B2/ja not_active Expired - Fee Related
- 2013-09-25 US US14/036,305 patent/US9184868B2/en not_active Expired - Fee Related
- 2013-10-17 KR KR1020130123785A patent/KR101581506B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10826474B2 (en) | 2018-10-25 | 2020-11-03 | Nuvoton Technology Corporation | Clock generation circuit and clock adjustment method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20140049488A (ko) | 2014-04-25 |
JP2014081923A (ja) | 2014-05-08 |
US9184868B2 (en) | 2015-11-10 |
JP5805158B2 (ja) | 2015-11-04 |
CN103530252A (zh) | 2014-01-22 |
CN103530252B (zh) | 2016-08-10 |
TW201416820A (zh) | 2014-05-01 |
US20140105321A1 (en) | 2014-04-17 |
KR101581506B1 (ko) | 2015-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI522772B (zh) | Automatic transmission interface device and method for correcting transmission frequency | |
TWI508457B (zh) | Methods and circuits for correcting the frequency of USB devices | |
TWI410806B (zh) | A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet | |
US20070174727A1 (en) | Usb apparatus | |
TWI720423B (zh) | 積體電路及其抗干擾方法 | |
TW201520776A (zh) | 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置 | |
TW201324077A (zh) | 時脈產生器及產生時脈信號的方法 | |
CN114020093A (zh) | 多传感器装置及传感器装置 | |
TW201003342A (en) | System and method for automatically calibrating a communication device, a calibration deviceand a mass production method of calibrating a communication device | |
CN107864346B (zh) | 无参考时钟的cmos图像传感器、系统和方法 | |
WO2014114146A1 (zh) | 时钟产生电路自校正系统及其校正方法 | |
US7852777B2 (en) | Network hardware device | |
CN103149970A (zh) | 时钟校准的方法和系统 | |
US8283983B2 (en) | Frequency calibration device and method for programmable oscillator | |
US8907730B2 (en) | Frequency calibration device and method for programmable oscillator | |
US8806091B2 (en) | Signal generating apparatus and signal generating method | |
US20140253250A1 (en) | Method and apparatus for self-calibrating driving capability and resistance of on-die termination | |
US9319216B2 (en) | Operating method of human interface device | |
US8767900B2 (en) | Signal transition detection circuit and method of the same | |
CN107506327B (zh) | 通用串行总线装置的频率校正方法及其通用串行总线装置 | |
TW201619823A (zh) | Cpu串列電壓識別訊號測試裝置及方法 | |
TW201807591A (zh) | 通用串列匯流排時脈頻率調整裝置及調整方法 | |
JP2010212771A (ja) | 半導体装置、シリアライザ/デシリアライザ評価方法およびプログラム | |
TW201317738A (zh) | 時脈頻率調整電路及其時脈頻率調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |