TWI520225B - 製造半導體結構之方法 - Google Patents
製造半導體結構之方法 Download PDFInfo
- Publication number
- TWI520225B TWI520225B TW100114035A TW100114035A TWI520225B TW I520225 B TWI520225 B TW I520225B TW 100114035 A TW100114035 A TW 100114035A TW 100114035 A TW100114035 A TW 100114035A TW I520225 B TWI520225 B TW I520225B
- Authority
- TW
- Taiwan
- Prior art keywords
- heat treatment
- germanium
- epitaxial
- temperature
- treatment process
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本發明有關一種半導體結構之製法,特別是有關一種能於製程中降低磊晶層形狀圓形化(rounding)的半導體結構之製法。
隨著半導體製程進入到深次微米時代,例如65奈米(nm)甚至28奈米以下之製程,對於MOS電晶體元件的驅動電流(drive current)的提昇已顯得日益重要。為了改善元件的效能,目前業界已發展出所謂的「應變矽(strained-silicon)技術」,其原理主要是使閘極通道部分的矽晶格產生應變,使電荷在通過此應變之閘極通道時的移動力增加,進而達到使MOS電晶體運作更快的目的。
目前使閘極通道部分的矽晶格產生應變的方法之一即結合選擇性磊晶成長(SEG)技術,先於閘極結構兩側的基底中形成凹槽,然後利用磊晶製程於凹槽中形成一晶格排列與基底相同之磊晶層,例如矽鍺(SiGe)層,作為源/汲極,以對通道區部分之晶格產生應力。
第1圖係為使用習知方法所得之的半導體結構的剖面示意圖。如第1圖所示之半導體結構10,於一基底12上形成一閘極結構14,閘極結構14包含一閘極介電層14a、一閘極電極14b、及一側壁子14c。於閘極結構14二側的基底12上形成二凹槽16(圖中虛線所示),於凹槽16中形成磊晶層18做為源/汲極區。再於源/汲極區及閘極結構頂部表面形成金屬矽化物層20。然而,所得結構的磊晶層18形狀往往被圓形化,斜邊消失,與原先形成的具有清晰斜邊的凹槽16形狀具有偏差。這樣的結果,使得原預定於閘極結構14下方以及二凹槽16之間的閘極通道22的長度相對變長,且磊晶層18對閘極通道22施加的應力效果變差。
因此,仍需要一種新穎的半導體結構之製法,以解決上述問題。
本發明之一目的是提供一種製造半導體結構之方法,以於製程中避免或降低磊晶層形狀圓形化的現象。
依據本發明之製造半導體結構之方法包括下列步驟。首先,提供一半導體基底。其次,於半導體基底上形成一閘極結構。進行一蝕刻製程以於閘極結構一側的半導體基底上形成至少一凹槽。然後,於一包括惰性氣體的氣體氛圍下及一第一溫度下對凹槽進行一熱處理製程。於進行熱處理製程後,於一第二溫度下進行一磊晶製程以於凹槽中成長一含矽之磊晶層。於進行磊晶製程之同時或之後於含矽之磊晶層中摻雜一摻質,以形成一源/汲極區。
在不羈絆於理論下,由於本發明於形成凹槽後,於包括惰性氣體的氣體氛圍下對凹槽進行熱處理製程,使氫(包括氫原子或氫離子)與半導體基底的矽的鍵結或附著關係改變,例如導致氫的脫附或氫與矽結合型態改變,使得在後續進行磊晶製程時,減少或避免氫的影響,所以,於凹槽中成長所得的含矽之磊晶層可具有接近於所設定或所欲的形狀。
發明人致力研究而發現上述習知技術的圓形化問題,可能是來自高溫的磊晶製程中氫對矽的遷移產生影響所致的結果。如第2圖所示之推測模型,顯示環境氛圍中、前製程留下的物質、或清洗液可能包括例如氫氣(H2)、氫原子(H)或氫離子(H+),其提供氫原子或氫離子附著於矽基底13表面或與矽形成鍵結,此情形在矽基底13的階梯或角落部位更為明顯,即,氫在此等階梯或角落存在的量相對較多,這些氫可引發矽原子的遷移;因此,當進行磊晶製程時,矽原子在此等階梯或角落因為氫的影響而產生遷移,使得成長後所得的磊晶層形狀受到明顯影響,與原先形成的凹槽形狀不同。並請注意,於本文中,為了敘述的簡潔,有時僅以「氫」的敘述涵括氫氣、氫原子、及/或氫離子。
有鑑於此,於本發明提出一種製造半導體結構之方法,特徵在於形成凹槽之後,於包括惰性氣體的氣體氛圍中,對凹槽進行一高溫熱處理,以減少或完全避免在後續的高溫磊晶製程中因為氫的因素所引發的矽遷移。據推測,高溫的熱處理可能可使凹槽內(特別是階梯與角落處)的氫對矽的吸附或鍵結狀態改變,例如使氫脫附於矽而移除、或使原來的氫與矽鍵結或結合的型態改變,以使氫無法再引發矽的遷移。另一種推測的情形是,這些氫對矽的吸附或鍵結狀態的改變可能是因為高溫下氧參與作用所導致。因此,本發明之方法可良好應用於MOS(金屬-氧化物-半導體)場效電晶體結構(包括pMOS與nMOS)的製造。
依據本發明之製造半導體結構之方法之一具體實施例如第3圖之流程圖所示,並請一併參閱第4及5圖的結構剖面圖。首先,進行步驟101,以提供一半導體基底12,例如矽基底。然後,進行步驟103,於基底12上形成一閘極結構14。閘極結構14可包括一閘極介電層14a、一閘極電極14b、及一側壁子14c。側壁子14c可為單層或為多層結構。可選擇性地在側壁子14c形成之前,以例如離子佈植的方法形成一輕摻雜源/汲極區(LDD region) 15。
然後,進行步驟105,進行一蝕刻製程以於閘極結構14二側的基底12上各形成一凹槽17,如第4圖所示。凹槽的形狀於本發明中並不需要特別的限制,可依所需而定,例如,使凹槽的截面成為多邊形,例如四或大於四個邊的多邊形,例如八邊形、六邊形、鑽石形或五邊形。多邊形的角可依所需而進一步稍做倒角狀或弧形狀。
然後,進行步驟107,於一包括惰性氣體的氣體氛圍下及一第一溫度下對各凹槽17進行一熱處理製程。熱處理的主要目的是藉由例如在高溫下破壞氫對矽的吸附或鍵結,以避免或減少氫對矽的影響,故所需時間不必太長,例如習知的快速熱處理製程(rapid thermal process)、峰值熱處理(spike thermal process)製程、或是峰值雷射熱處理(spike laser thermal process)製程的熱處理方式均可使用,第一溫度可在例如850℃至1050℃的範圍內,較佳為約930℃。過長的熱處理時間可能會對基底的其他元件有不良的影響,可視情形予以避免。熱處理製程是在包括惰性氣體的氣體氛圍下進行,其可為習知半導體製程中經常使用的氣體,例如常壓下高濃度惰性氣體(例如N2、He、Ar等等)加上極低濃度的氧氣,這種極低濃度的氧氣通常是目前工業技術上在準備高濃度惰性氣體時即無可避免而會存在的量,例如,氧氣的濃度小於100 ppm的數值。因此,於本發明中所使用的包括惰性氣體的氣體氛圍並不排除包含有這種極低濃度的氧氣的情形。
進一步,如第6圖所示之依據本發明之另一實施例之流程圖,於進行步驟107之熱處理製程後,可依所需進一步進行步驟108以對各凹槽17進行濕式清洗,清洗液可為例如稀釋的氫氟酸溶液其為業界常用來去除原生氧化層(native oxide layer)的慣用化學品。
於進行步驟107之熱處理製程後,或是進行步驟108之濕式清洗之後(若有進行濕式清洗的話),進行步驟109,於一第二溫度下進行一磊晶製程以於各凹槽17中成長一含矽之磊晶層24。磊晶製程可為例如選擇性磊晶製程,含矽之磊晶層24隨著凹槽17的表面結晶成長,而可略突出於基底12的上表面。含矽之磊晶層可包含例如習知之應用於應變矽技術的材料,例如矽鍺(SiGe)或矽碳(SiC),鍺或碳於磊晶層內的量可依所需而定,例如0至50%(以總原子個數為100%來看)之範圍。磊晶製程中使用的第二溫度較佳較上述對凹槽熱處理時使用的第一溫度為低,但不限於此。第二溫度可為例如600℃至900℃,例如於800℃下對基底進行預烘烤步驟,及於600℃至650℃的範圍進行晶體成長步驟。
用以形成源/汲極區的步驟111,可於進行步驟109的磊晶製程之同時或之後進行。步驟111與步驟109同時進行的情況有例如下列二者。其一,是使摻質依所欲濃度與含矽之磊晶之材料一起於凹槽17內成長於磊晶中,以做為源/汲極區,摻質的濃度可依各磊晶層內的深度而有不同的設計。其二,摻質的來源可來自基底12中(例如可在前述側壁子14c形成後即經由離子佈植製程而植入於閘極結構14二側的基底12中),而於磊晶製程期間受熱擴散(diffuse)而摻雜至含矽之磊晶層24中,形成源/汲極區。而,步驟111於進行步驟109的磊晶製程之後進行的情形,例如,於形成的含矽之磊晶層24進行離子佈植製程,以將摻質摻雜入各含矽之磊晶層24中,形成源/汲極區。
之後,可進行一自對準金屬矽化物(salicide)製程,以於該含矽之磊晶層24上及閘極電極14b(若為多晶矽材料的話)上形成一金屬矽化物層20,例如矽化鎳層,獲得如第5圖所示之半導體結構30。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10、30...半導體結構
12...基底
13...矽基底
14...閘極結構
14a...閘極介電層
14b...閘極電極
14c...側壁子
15...輕摻雜源/汲極區
16、17...凹槽
18...磊晶層
20...金屬矽化物層
22...閘極通道
24...含矽之磊晶層
101、103、105、107、108、109、111...步驟
第1圖顯示使用習知方法所得之半導體結構的剖面示意圖。
第2圖顯示一推測模型。
第3圖顯示依據本發明之製造半導體結構之方法之一實施例的流程圖。
第4及5圖是供說明依據本發明之製造半導體結構之方法之一具體實施例之剖面示意圖。
第6圖顯示依據本發明之製造半導體結構之方法之另一實施例的流程圖。
12...基底
14...閘極結構
14a...閘極介電層
14b...閘極電極
14c...側壁子
15...輕摻雜源/汲極區
17...凹槽
20...金屬矽化物層
24...含矽之磊晶層
30...半導體結構
Claims (14)
- 一種製造半導體結構之方法,包括:提供一半導體基底;於該半導體基底上形成一閘極結構;進行一蝕刻製程以於該閘極結構一側的該半導體基底上形成至少一凹槽,其中該蝕刻製程完成後,該凹槽的表面上具有氫原子或氫離子;於一包括惰性氣體的氣體氛圍下及一第一溫度下對該凹槽進行一熱處理製程,將該氫原子或氫離子自該凹槽的表面移除;於進行該熱處理製程後,於一第二溫度下進行一磊晶製程以於該凹槽中成長一含矽之磊晶層;及於進行該磊晶製程之同時或之後於該含矽之磊晶層中摻雜一摻質,以形成一源/汲極區。
- 如請求項1所述的方法,其中該熱處理製程包括選自快速熱處理製程、峰值熱處理製程、及雷射熱處理製程中之一者。
- 如請求項1所述的方法,其中該第一溫度高於該第二溫度。
- 如請求項1所述的方法,其中該凹槽之一截面呈現多邊形。
- 如請求項4所述的方法,其中,該多邊形的至少一角為倒角或弧形。
- 如請求項1所述的方法,其中該磊晶製程包括選擇性磊晶製程。
- 如請求項1所述的方法,進一步包括:進行一自對準金屬矽化物製程以於該含矽之磊晶層上形成一金屬矽化物層。
- 如請求項1所述的方法,其中該第一溫度在850℃至1050℃的範圍內。
- 如請求項1所述的方法,其中該第二溫度在600℃至900℃的範圍內。
- 如請求項1所述的方法,其中該含矽的磊晶層包括鍺化矽(SiGe)或碳化矽(SiC)。
- 如請求項1所述的方法,其中,形成該閘極結構包括形成一閘極介電層、一閘極電極及一側壁子。
- 如請求項1所述的方法,進一步,於進行該熱處理製程之後及於進行該磊晶製程之前,包括:對該凹槽進行濕式清洗。
- 如請求項12所述的方法,其中該濕式清洗包括使用氫氟酸溶液 對該凹槽清洗。
- 如請求項1至13中之任一項所述的方法,其中該磊晶製程包括一預烘烤步驟及一晶體成長步驟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100114035A TWI520225B (zh) | 2011-04-22 | 2011-04-22 | 製造半導體結構之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100114035A TWI520225B (zh) | 2011-04-22 | 2011-04-22 | 製造半導體結構之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201243959A TW201243959A (en) | 2012-11-01 |
TWI520225B true TWI520225B (zh) | 2016-02-01 |
Family
ID=48093963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100114035A TWI520225B (zh) | 2011-04-22 | 2011-04-22 | 製造半導體結構之方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI520225B (zh) |
-
2011
- 2011-04-22 TW TW100114035A patent/TWI520225B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201243959A (en) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8324059B2 (en) | Method of fabricating a semiconductor structure | |
JP5076388B2 (ja) | 半導体装置及びその製造方法 | |
JP4369359B2 (ja) | 半導体装置 | |
JP5173582B2 (ja) | 半導体装置 | |
KR101442332B1 (ko) | 반도체 재성장을 위한 방법 | |
US9245980B2 (en) | Methods of forming substantially defect-free, fully-strained silicon-germanium fins for a FinFET semiconductor device | |
TWI540728B (zh) | 積體電路結構及其形成方法 | |
Rosseel et al. | Characterization of epitaxial Si: C: P and Si: P layers for source/drain formation in advanced bulk FinFETs | |
US20120161105A1 (en) | Uniaxially strained quantum well device and method of making same | |
TW201539528A (zh) | 電晶體應變誘導方案 | |
TW201232620A (en) | Non-planar device having uniaxially strained fin and method of making same | |
US7303966B2 (en) | Semiconductor device and method of manufacturing the same | |
US9502244B2 (en) | Manufacturing method for forming semiconductor structure | |
KR102142587B1 (ko) | 응력 변형된 반도체 구조물 형성 방법 | |
WO2012098759A1 (ja) | 炭化珪素半導体装置の製造方法 | |
CN103943508B (zh) | Pmos器件的制造方法 | |
JP2011165859A (ja) | 半導体装置及びその製造方法 | |
JP4854719B2 (ja) | 半導体装置の製造方法 | |
US11646196B2 (en) | Method for germanium enrichment around the channel of a transistor | |
TWI520225B (zh) | 製造半導體結構之方法 | |
JP4859896B2 (ja) | 半導体装置 | |
US11121254B2 (en) | Transistor with strained superlattice as source/drain region | |
JP5206427B2 (ja) | 半導体装置の製造方法 | |
JP4751023B2 (ja) | 半導体装置の製造方法 | |
TWI440072B (zh) | 半導體裝置之製作方法 |