TWI518918B - 薄膜電晶體陣列基板及其製造方法 - Google Patents

Description

薄膜電晶體陣列基板及其製造方法

本發明涉及一種薄膜電晶體陣列基板及其製造方法。

有機電致發光二極體(OLED)顯示技術與傳統的LCD顯示方式不同，具有自發光的特性，可以做得更輕更薄，可視角度更大，色彩更鮮艶，具有LCD不可比擬的優點，近年來OLED應用越來越廣泛。

如圖1所示，現有的驅動有機發光二極體的薄膜電晶體陣列基板，包括掃描驅動單元11、數據線驅動單元12和多個像素13。其中每一個像素單元13都對應一條初始化電源線14。初始化電源線14與掃描線15、發光控制線16(E1~En)均平行佈置。初始化電源線14與數據線17和電源線18垂直佈置。在外圍電路中，初始化電源線14和陰極金屬19連接後接地。

如圖2所示，初始化電源線14和像素電極21為同一層金屬，初始化電源線14與第六個薄膜電晶體T6的源極是透過接觸孔20相連接。

如圖3所示，初始化電源線14和第六個薄膜電晶體T6的電路連接是首先把沉積於基板22的半導體層23例如低溫多晶矽層的第一絕緣層24a和第二絕緣層24b蝕刻出一個孔，接著再沉積金屬層25，金屬層25與數據線17(見圖2)和電源線18為同層金屬，然後在金屬層25上沉積平坦化層26，並在平坦化層26刻蝕接觸孔，最後沉積像素電極27後光刻形成圖2所示的初始化電源線14和像素電極21。

上述傳統的薄膜電晶體陣列中，初始化電源線14與像素電極21為同一層金屬，用同一次光刻製程形成圖案，存在以下主要問題：由於初始化電源線14和像素電極21為同層金屬，限制了像素電極21在陣列基板上的排列方式和面積，即降低了像素的開口率；而且在與初始化電源線14垂直的方向上紅、綠、藍三種材料的蒸鍍也受到限制，產品的發光亮度不能最大化；同時，像素內的接觸孔20的結構複雜，要進行三次光刻製程才能實現電性連接，因為像素內的孔尺寸較小，所以容易有像素電極27和半導體接觸不良的問題，影響產品的良率。

本發明的一個目的在於提供一種像素開口率高的薄膜電晶體陣列基板及其製造方法，以解决現有技術中的問題。

為實現上述目的，本發明採用如下技術方案： 本發明提供一種薄膜電晶體陣列基板，包括基板、絕緣層、電源線、數據線和初始化電源線、平坦化層和像素電極。絕緣層形成在該基板之上；電源線、數據線和初始化電源線均形成在該絕緣層上；平坦化層覆蓋該電源線、數據線和初始化電源線；像素電極形成在該平坦化層上。

根據本發明的一實施方式，該薄膜電晶體陣列基板更包含：多條掃描線、多條發光控制線、掃描線驅動單元、數據線驅動單元、第一開關薄膜電晶體、第二驅動薄膜電晶體、第一儲存電容、第二儲存電容、第三開關薄膜电晶體、第四開關薄膜電晶體、第五開關薄膜电晶體和第六薄膜電晶體。掃描線驅動單元用於向掃描線提供掃描信號，向發光控制線提供發光控制信號；數據線驅動單元用於向數據線提供數據信號；第一開關薄膜電晶體的源極和數據線連接，用於控制數據線信號寫入；第二驅動薄膜電晶體的源極和第一開關薄膜電晶體的汲極連接；第一儲存電容連接於第二驅動薄膜電晶體的閘極和電源線之間；第二儲存電容連接於第二驅動薄膜電晶體的閘極和掃描線之其中一者之間；第三開關薄膜电晶體的源極和電源線連接，閘極連接發光控制線之其中一者；第四開關薄膜電晶體的汲極和有機發光二極體連接，其源極和第二驅動薄膜電晶體的汲極連接；第五開關薄膜电晶體的源極和第二驅動薄膜電晶體的閘極連接，用於補償驅動薄膜電晶體閾值電壓變化；第六薄膜電晶體的源極和初始化電源線連接，用於對 第二驅動薄膜電晶體的閘極電壓進行初始化。

根據本發明的一實施方式，該的薄膜電晶體陣列基板更包含位於該絕緣層下面的半導體層。

根據本發明的一實施方式，其中該絕緣層中形成有接觸孔，該初始化電源線透過該接觸孔與該半導體層電連接。

根據本發明的一實施方式，該初始化電源線與該數據線平行設置。

根據本發明的一實施方式，該絕緣層包括由氧化矽製成的第一絕緣層和位於第一絕緣層上由氮化矽製成的第二絕緣層。

根據本發明的一實施方式，其中該半導體層為低溫多晶矽層。

本發明提供一種薄膜電晶體陣列基板的製造方法，包括如下步驟：步驟S1：提供一基板；步驟S2：在基板上形成一半導體層；步驟S3：在半導體上形成絕緣層；步驟S4：在絕緣層中形成接觸孔；步驟S5：在該絕緣層上形成電源線、數據線和初始化電源線；步驟S6：在所得結構上形成平坦化層；步驟S7：在平坦化層上形成像素電極。

根據本發明的一實施方式，其中，該步驟S2中，透過磁控濺射製程或氣相沉積製程或蒸鍍製程形成該半導體層。

根據本發明的一實施方式，其中，該步驟S3中，採用PECVD製程或旋塗製程在半導體層上製備絕緣層。

根據本發明的一實施方式，其中，該步驟S4中，用光刻和蝕刻製程形成該接觸孔。

根據本發明的一實施方式，其中，該初始化電源線透過該接觸孔與該半導體層電連接。

根據本發明的一實施方式，其中，該步驟S3中，絕緣層包括由氧化矽形成的第一絕緣層和由氮化矽形成的第二絕緣層，先在半導體上先形成第一絕緣層後，再在第一絕緣層上形成第二絕緣層。

根據本發明的一實施方式，其中在該絕緣層上形成電源線、數據線和初始化電源線包括：在該絕緣層上形成金屬層；在該金屬層上形成光罩圖案；利用該光罩圖案，蝕刻該金屬層，形成該電源線、數據線和初始化電源線。

根據本發明的一實施方式，其中該電源線、數據線和初始化電源線透過一次蝕刻製程形成。

從上述技術方案可知，本發明的優點和積極效果在於：初始化電源線與數據線為同一層金屬層，初始化電源線不在像素電極所在的層，因此初始化電源線不占據像素電極的佈線空間，像素面積可以做到最大化，從而大幅度提高像素開口率，從而提高有效的發光面積，提升產品性能。

透過以下參照附圖對優選實施例的說明，本發明的上述以及其它目的、特徵和優點將更加明顯。

11‧‧‧掃描驅動單元

12‧‧‧數據線驅動單元

13‧‧‧像素

14‧‧‧初始化電源線

15‧‧‧掃描線

16‧‧‧發光控制線

17‧‧‧數據線

18‧‧‧電源線

19‧‧‧陰極金屬

20‧‧‧接觸孔

21‧‧‧像素電極

22‧‧‧基板

23‧‧‧半導體層

24a‧‧‧第一絕緣層

24b‧‧‧第二絕緣層

25‧‧‧金屬層

26‧‧‧平坦化層

27‧‧‧像素電極

7‧‧‧源電極

8‧‧‧汲電極

9‧‧‧第三有機層

圖1是現有的薄膜電晶體陣列基板的結構示意圖；圖2是現有的薄膜電晶體陣列基板中單個像素的平面圖；圖3是現有的薄膜電晶體陣列基板中的初始化電源線和第六薄膜電晶體的源極接觸孔的結構示意圖；圖4是本發明的薄膜電晶體陣列基板的結構示意圖；圖5A是本發明的薄膜電晶體陣列中單個像素的平面圖；圖5B是本發明的薄膜電晶體陣列中的像素驅動電路圖；圖6是本發明的薄膜電晶體陣列基板中的初始化電源線和第六薄膜電晶體的源極接觸孔的結構示意圖；圖7是本發明的薄膜電晶體陣列基板中的外圍連接結構平面圖；圖8是本發明的薄膜電晶體陣列基板中的外圍連接結構剖面圖。

下面將詳細描述本發明的具體實施例。應當注意，這裏描述的實施例只用於舉例說明，並不用於限制本發明。

薄膜電晶體陣列基板

如圖4所示，本發明的驅動有機發光二極體的薄膜電晶體陣列基板，包括基板22，形成在該基板22上的絕緣 層，形成在絕緣層上的電源線18、數據線17和初始化電源線14，覆蓋電源線18、數據線17和初始化電源線14的平坦化層26，以及形成在平坦化層26上的像素電極。

進一步地，本發明的薄膜電晶體陣列基板更包含掃描線驅動單元11、數據線驅動單元12和多個像素13。

掃描線驅動單元11包括給掃描線15提供驅動信號的閘線驅動單元和給發光控制線16(E1~En)提供發光控制信號的發光控制單元。其中掃描線15(G1~Gn)是雙側驅動，發光控制線16(E1~En)分奇偶單側驅動。數據線驅動單元12給數據線17(D1~Dn)提供控制薄膜電晶體灰階的模擬或數字信號。各電源線18在外圍回路中接在一起後提供電源ELVDD。像素單元13分佈在掃描線15(G1~Gn)、發光控制線16(E1~En)與初始化電源線14、數據線17、電源線18的垂直交叉處。

本發明中，初始化電源線14和數據線17(D1~Dn)平行排列，並且和掃描線15垂直排列，其優點在於初始化電源線14和像素電極21(見圖5A)不在同一層，圖5A中像素電極21的圖形可以隨意排列，像素13的開口率最大，在不增加光刻次數的前提下，產品的亮度和壽命有效改善。

參見圖5A和圖5B。每個像素單元13包括第一開關薄膜電晶體T1、第二驅動薄膜電晶體T2、第一儲存電容C1、第二儲存電容C2、第三開關薄膜电晶體T3、第四開關薄膜電晶體T4、第五開關薄膜电晶體T5和第六薄膜電晶體T6。

第一開關薄膜電晶體T1的源極和數據線17連接，用於控制數據線17信號寫入。

第二驅動薄膜電晶體T2的源極和第一開關薄膜電晶體T1的汲極連接，用於控制發光强度。

第一儲存電容C1連接於第二驅動薄膜電晶體T2的閘極和電源線18之間，第一儲存電容C1的作用是在有機電致發光期間，保持第二個驅動薄膜電晶體T2的閘極電壓恒定不變。第二儲存電容C2連接於第二驅動薄膜電晶體T2的閘極和掃描線之間。

第三開關薄膜电晶體T3的源極和電源線18連接，用於控制電源線18開關。

第四開關薄膜電晶體T4的汲極和有機發光二極體連接，其源極和第二驅動薄膜電晶體T2的汲極連接，用於控制有機發光二極體發光。

第五開關薄膜电晶體T5的源極和第二驅動薄膜電晶體T2的閘極連接，用於補償驅動薄膜電晶體閾值電壓變化。

第六薄膜電晶體T6的源極和初始化電源線14連接，用於對第二驅動薄膜電晶體T2的閘極電壓進行初始化。

如圖7所示，第六薄膜電晶體T6的閘極對應的掃描線15為上一行像素的掃描線，其中初始化電源線14和陰極19在外圍回路中連接在一起後接到ELVSS。例如，如圖8所示，將數據線金屬層25上的平坦化層26去掉，然 後直接蒸鍍陰極金屬28，將初始化電源線和陰極ELVSS直接連接，最終引出到柔性印刷電路板(FPC)和外圍的驅動電路連接。

本發明中，第六薄膜電晶體T6的初始化電源線14的佈線方向與數據線17和電源線18平行，並且與數據線17用同一層金屬層。初始化電源線14與薄膜電晶體T6的源極透過接觸孔20連接在一起。

有效顯示區域內直接用金屬層25作為Vint line，將Vint line線引出到有效顯示區外，然後在金屬層25上蝕刻出接觸孔20，將像素電極27和金屬層25接觸，與外圍電路連接，因為有效顯示區域外的孔比顯示區內的孔的尺寸大，製程容易控制，上層金屬27和半導體層23容易接觸。

本發明中，初始化電源線14與數據線17為同一層金屬層，初始化電源線14不占據像素電極21的佈線空間，所以像素面積可以做到最大化，從而提高有效的發光面積，提升產品性能，增加市場競爭力。

薄膜電晶體陣列基板的製造方法

如圖6所示，本發明的薄膜電晶體陣列基板的製造方法包括如下步驟：

步驟S1：提供一玻璃基板22。

步驟S2：在玻璃基板22上，透過磁控濺射製程或氣相沉積製程或蒸鍍製程形成半導體層23，例如低溫多晶矽層，半導體層23和薄膜電晶體溝道處的半導體材料為同 一層。

步驟S3：採用PECVD製程或旋塗製程在半導體層23上先形成第一絕緣層24a後，再在第一絕緣層24a上面形成第二絕緣層24b。其中第一絕緣層24a在半導體層23和圖5A所示的掃描線15之間，第二絕緣層24b在圖5A所示的掃描線15和數據線17之間起絕緣作用。第一絕緣層24a的材料可以是例如氧化矽，第二絕緣層24b的材料可以是例如氮化矽。

步驟S4：第一絕緣層24a和第二絕緣層24b中透過光刻或蝕刻等製程形成接觸孔20。

步驟S5：之後在第一絕緣層24a和第二絕緣層24b形成數據線17、電源線18和初始化電源線14。進一步地，該步驟S5中，可以先在第二絕緣層24b上沉積金屬層25，在金屬層25上形成光罩圖案，利用光罩圖案，蝕刻該金屬層25，形成該電源線18、數據線17和初始化電源線14。更進一步地，該電源線18、數據線17和初始化電源線14透過一次蝕刻製程形成。因此，本發明中，數據線17、電源線18和初始化電源線14為同層金屬。

步驟S6：接著沉積平坦化層26，這層平坦化層26的主要目的是消除下層圖形的斷差引起的像素發光面積不平整。

步驟S7：最後在平坦化層26上面形成像素電極27後完成陣列製程相關的製程。

本發明的薄膜電晶體陣列基板的製造方法中，用數 據線材料即金屬層25將圖5A所示的像素內的初始化電源線14引出的主要優點是像素內的接觸孔20的光刻次數减少，可有效防止圖5A所示的像素初始化電源線14和下層半導體材料接觸不良的問題。

透過上述的說明，本發明在不增加光刻次數的前提下，能夠提升產品良率和性能。

在上面的描述中闡述了很多具體的細節以便於充分的理解本發明，本發明不受上面公開的具體實施例的限制；其次本發明中用到的圖例為了便於說明，不依一般比例做等比例放大；最後本發明中提到的薄膜電晶體陣列基板包括但不限於低溫多晶矽薄膜電晶體陣列基板。

雖然已參照幾個典型實施例描述了本發明，但應當理解，所用的術語是說明和示例性、而非限制性的術語。由於本發明能夠以多種形式具體實施而不脫離發明的精神或實質，所以應當理解，上述實施例不限於任何前述的細節，而應在隨附請求項所限定的精神和範圍內廣泛地解釋，因此落入請求項或其等效範圍內的全部變化和改型都應為隨附請求項所涵蓋。

11‧‧‧掃描驅動單元

12‧‧‧數據線驅動單元

13‧‧‧像素

14‧‧‧初始化電源線

15‧‧‧掃描線

16‧‧‧發光控制線

17‧‧‧數據線

18‧‧‧電源線

19‧‧‧陰極金屬

Claims (13)

1. 一種薄膜電晶體陣列基板，包含：基板；絕緣層，形成在該基板之上；電源線、數據線和初始化電源線，形成在該絕緣層上；平坦化層，覆蓋該電源線、該數據線和該初始化電源線；像素電極，形成在該平坦化層上；多條掃描線；多條發光控制線；掃描線驅動單元，用於向該些掃描線提供掃描信號，向該些發光控制線提供發光控制信號；數據線驅動單元，用於向該數據線提供數據信號；第一開關薄膜電晶體，其源極和該數據線連接，用於控制數據線信號寫入；第二驅動薄膜電晶體，其源極和該第一開關薄膜電晶體的汲極連接；第一儲存電容，連接於該第二驅動薄膜電晶體的閘極和該電源線之間；第二儲存電容，連接於該第二驅動薄膜電晶體的該閘極和該些掃描線之其中一者之間；第三開關薄膜电晶體，其源極和該電源線連接，其閘極連接該些發光控制線之其中一者；第四開關薄膜電晶體，其汲極和有機發光二極體連接，其源極和該第二驅動薄膜電晶體的汲極連接； 第五開關薄膜电晶體，其源極和該第二驅動薄膜電晶體的該閘極連接，用於補償該第二驅動薄膜電晶體閾值電壓變化；以及第六薄膜電晶體，其源極和該初始化電源線連接，用於對該第二驅動薄膜電晶體的該閘極電壓進行初始化。
2. 如請求項1所述的薄膜電晶體陣列基板，更包含位於該絕緣層下面的半導體層。
3. 如請求項2所述的薄膜電晶體陣列基板，其中該絕緣層中形成有接觸孔，該初始化電源線透過該接觸孔與該半導體層電連接。
4. 如請求項1所述的薄膜電晶體陣列基板，其中，該初始化電源線與該數據線平行設置。
5. 如請求項1所述的薄膜電晶體陣列基板，其中，該絕緣層包括由氧化矽製成的第一絕緣層和位於第一絕緣層上由氮化矽製成的第二絕緣層。
6. 如請求項2所述的薄膜電晶體陣列基板，其中該半導體層為低溫多晶矽層。
7. 一種薄膜電晶體陣列基板的製造方法，包括如下步驟：步驟S1：提供一基板； 步驟S2：在該基板上形成一半導體層；步驟S3：在該半導體上形成絕緣層；步驟S4：在該絕緣層中形成接觸孔；步驟S5：在該絕緣層上形成電源線、數據線和初始化電源線，其中，該初始化電源線透過該接觸孔與該半導體層電連接；步驟S6：在所得結構上形成平坦化層；步驟S7：在該平坦化層上形成像素電極。
8. 根據請求項7所述的製造方法，其中，該步驟S2中，透過磁控濺射製程或氣相沉積製程或蒸鍍製程形成該半導體層。
9. 根據請求項7所述的製造方法，其中，該步驟S3中，採用PECVD製程或旋塗製程在該半導體層上製備該絕緣層。
10. 根據請求項7所述的製造方法，其中，該步驟S4中，用光刻和蝕刻製程形成該接觸孔。
11. 根據請求項7所述的製造方法，其中，該步驟S3中，該絕緣層包括由氧化矽形成的第一絕緣層和由氮化矽形成的第二絕緣層，先在該半導體層上先形成該第一絕緣層後，再在該第一絕緣層上形成該第二絕緣層。
12. 如請求項7所述的製造方法，其中在該絕緣層上形成該電源線、該數據線和該初始化電源線包括：在該絕緣層上形成金屬層；在該金屬層上形成光罩圖案；利用該光罩圖案，蝕刻該金屬層，形成該電源線、該數據線和該初始化電源線。
13. 如請求項12所述的製造方法，其中該電源線、該數據線和該初始化電源線透過一次蝕刻製程形成。