TWI517348B

TWI517348B - 高效率矽控整流裝置

Info

Publication number: TWI517348B
Application number: TW102128101A
Authority: TW
Inventors: 陳東暘; 彭政傑; 吳偉琳; 姜信欽
Original assignee: 晶焱科技股份有限公司
Priority date: 2013-08-06
Filing date: 2013-08-06
Publication date: 2016-01-11
Also published as: TW201507091A

Description

高效率矽控整流裝置

本發明係關於一種整流裝置，且特別關於一種高效率矽控整流裝置。

由於積體電路(IC)之元件已微縮化至奈米尺寸，很容易受到靜電放電(ESD)的衝擊而損傷，再加上一些電子產品，如筆記型電腦或手機亦作的比以前更加輕薄短小。對於這些電子產品，若沒有利用適當的ESD保護裝置來進行保護，則電子產品很容易受到ESD的衝擊，而造成電子產品發生系統重新啟動，甚至硬體受到傷害而無法復原的問題。在高電壓傷害內部元件之前，ESD元件係使用於許多積體電路中，以釋放由外部接腳接收之高電壓。其中一種ESD元件為矽控整流器。

第1圖為先前技術之矽控整流器之元件結構，其係包含一N型井區10、位於一P型基板14之一P型井區12、位於N型井區10中的一高濃度之P型重摻雜區16與一高濃度之N型重摻雜區18、位於P型井區12中的一高濃度之P型重摻雜區20與一高濃度之N型重摻雜區22。在此矽控整流器中，P型重摻雜區16、N型重摻雜區18、N型井區10與P型井區12形成一PNP電晶體，且N型井區10、P型井區12與N型重摻雜區22形成一NPN電晶體。一外部銲墊PAD電性連接P型重摻雜區16與N型重摻雜區18，一外部接地銲墊GND電性連接P型重摻雜區20與N型重摻雜區22。因此，當PAD接收一高電壓時，可觸發此矽控整流器，以釋放一電流至GND。然而，此矽控整流器之觸發電壓與維持電壓(holding voltage)是固定的。此設計無法提供可調之處發電壓與維持電壓，以滿足ESD保護需求。此外，矽控整流器之ESD電流無法均勻分佈，此將造成低ESD效率。

因此，本發明係在針對上述之困擾，提出一種高效率矽控整流裝置，以解決習知所產生的問題。

本發明之主要目的，在於提供一種高效率矽控整流裝置，其係利用均勻分佈之N型與P型重摻雜區建立複數均勻分佈之靜電放電(ESD)路徑，並調整維持電壓(holding voltage)與觸發電壓(triggering voltage)，進而滿足ESD保護需求。

為達上述目的，本發明提供一種高效率矽控整流裝置，包含一P型基板與一N型井區，N型井區係設於P型基板中。一第一P型重摻雜區與至少一第一N型重摻雜區係設於N型井區中，並連接一高電壓端。複數第二N型重摻雜區係均勻地設於N型井區中，第二N型重摻雜區與第一N型重摻雜區位於第一P型重摻雜區之外圍。複數第二P型重摻雜區係均勻地設於P型基板中，並較第一N型重摻雜區更接近第二N型重摻雜區，且均勻地設於N型井區之外側。另有至少一第三N型重摻雜區係設於P型基板中，並連接一低電壓端，第二P型重摻雜區設於第三N型重摻雜區與N型井區之間，第二N型重摻雜區與第二P型重摻雜區係符合第一條件、第二條件或此二者。第一條件為第二N型重摻雜區向第三N型重摻雜區延伸，並設於P型基板中；第二條件為第二P型重摻雜區向第一P型重摻雜區延伸，並設於N型井區中。

本發明提供另一種高效率矽控整流裝置，包含一N型基板與一P型井區，P型井區係設於N型基板中，以圍繞N型基板之一N型區域。一第一P型重摻雜區與至少一第一N型重摻雜區係設於N型區域中，並連接一高電壓端。複數第二N型重摻雜區係均勻地設於N型區域中，第二N型重摻雜區與第一N型重摻雜區位於第一P型重摻雜區之外圍。有複數第二P型重摻雜區係均勻地設於P型井區中，並較第一N型重摻雜區更接近第二N型重摻雜區，且均勻地設於N型區域之外側。另有至少一第三N型重摻雜區係設於P型井區中，並連接一低電壓端，第二P型重摻雜區設於第三N型重摻雜區與N型區域之間，第二N型重摻雜區與第二P型重摻雜區係符合第一條件、第二條件或此二者。第一條件為第二N型重摻雜區向第三N型重摻雜區延伸，並設於P型井區中；第二條件為第二P型重摻雜區向第一P型重摻雜區延伸，並設於N型區域中。

茲為使貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：

10‧‧‧N型井區

12‧‧‧P型井區

14‧‧‧P型基板

16‧‧‧P型重摻雜區

18‧‧‧N型重摻雜區

20‧‧‧P型重摻雜區

22‧‧‧N型重摻雜區

24‧‧‧P型基板

26‧‧‧N型井區

28‧‧‧第一P型重摻雜區

30‧‧‧第一N型重摻雜區

32‧‧‧第二N型重摻雜區

34‧‧‧第二P型重摻雜區

36‧‧‧第三N型重摻雜區

38‧‧‧N型基板

40‧‧‧P型井區

42‧‧‧N型區域

44‧‧‧第一P型重摻雜區

46‧‧‧第一N型重摻雜區

48‧‧‧第二N型重摻雜區

50‧‧‧第二P型重摻雜區

52‧‧‧第三N型重摻雜區

第1圖為先前技術之矽控整流器之結構剖視圖。

第2圖為本發明之第一實施例之佈局示意圖。

第3(a)圖至第3(c)圖分別為本發明之沿第2圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第4圖為本發明之第一實施例之電流對電壓曲線圖。

第5圖為本發明之第二實施例之佈局示意圖。

第6(a)圖至第6(c)圖分別為本發明之沿第5圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第7圖為本發明之第二實施例之電流對電壓曲線圖。

第8圖為本發明之第三實施例之佈局示意圖。

第9(a)圖至第9(c)圖分別為本發明之沿第8圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第10圖為本發明之第三實施例之電流對電壓曲線圖。

第11圖為本發明之第四實施例之佈局示意圖。

第12(a)圖至第12(c)圖分別為本發明之沿第11圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第13圖為本發明之第四實施例之電流對電壓曲線圖。

第14圖為本發明之第五實施例之佈局示意圖。

第15(a)圖至第15(c)圖分別為本發明之沿第14圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第16圖為本發明之第五實施例之電流對電壓曲線圖。

第17圖為本發明之第六實施例之佈局示意圖。

第18(a)圖至第18(c)圖分別為本發明之沿第17圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第19圖為本發明之第六實施例之電流對電壓曲線圖。

第20圖為本發明之第七實施例之佈局示意圖。

第21(a)圖至第21(c)圖分別為本發明之沿第20圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第22圖為本發明之第七實施例之電流對電壓曲線圖。

第23圖為本發明之第八實施例之佈局示意圖。

第24(a)圖至第24(c)圖分別為本發明之沿第23圖之A-A’、B-B’、C-C’線段之結構剖視圖。

第25圖為本發明之第八實施例之電流對電壓曲線圖。

請參閱第2圖與第3(a)圖至第3(c)圖，以下先介紹本發明之第一實施例。第一實施例包含一P型基板24與一N型井區26，N型井區26係設於P型基板24中。一第一P型重摻雜區28與至少一第一N型重摻雜區30係設於N型井區26中，並連接一高電壓端VDD。由於第一N型重摻雜區30連接高電壓端VDD，故矽控整流裝置於正常操作中，不會被觸發。在此實施例中，第一N型重摻雜區30之數量係以二為例。複數第二N型重摻雜區32係均勻地設於N型井區26中，第二N型重摻雜區32與第一N型重摻雜區30位於第一P型重摻雜區28之外側。第二N型重摻雜區32係區分為二個第一群組，每一第一群組之第二N型重摻雜區32沿N型井區26之側壁排列成一行，且二個第一群組分別沿第一P型重摻雜區28之相異兩側設置。第一N型重摻雜區30與第一群組之第二N型重摻雜區32交錯設置。

複數第二P型重摻雜區34係均勻地設於P型基板24中，並區分為二個第二群組。每一第二群組之第二P型重摻雜區34沿N型井區26之側壁排列成一行，且二個第二群組分別沿N型井區26之相異兩側設置。任一群組之第二P型重摻雜區34較第一N型重摻雜區30更接近任一群組之第二N型重摻雜區32，且均勻地設於N型井區26之外側。另有至少一第三N型重摻雜區36係設於P型基板24中，並連接一低電壓端VSS，第三N型重摻雜區36之數量係以二為例。第二P型重摻雜區34設於第三N型重摻雜區36與N型井區26之間，第三N型重摻雜區36之二端向N型井區26延伸，以縮短介於第三N型重摻雜區36與N型井區26之間的寬度。第二N型重摻雜區32與第二P型重摻雜區34係建立複數均勻之ESD路徑，以增強ESD效率。

請參閱第2圖與第4圖。實線與虛線分別代表本發明之第一實施例與先前技術之矽控整流器。在先前技術中，矽控整流器利用位於N型井區中的P型重摻雜區及位於P型井區中的N型重摻雜區。因為本發明之第二N型重摻雜區32與第二P型重摻雜區34能建立複數均勻之ESD路徑，且介於第三N型重摻雜區36與N型井區26之間的寬度能被縮短，故第一實施例之維持電壓V2高於先前技術之矽控整流器之維持電壓V1。因此，本發明之ESD效能得以提升。換言之，第二N型重摻雜區32與第二P型重摻雜區34之數量愈多，維持電壓就愈高，且被縮短的寬度愈多，維持電壓亦愈高。

請參閱第5圖與第6(a)圖至第6(c)圖，以下介紹本發明之第二實施例。第二實施例與第一實施例差別在於第二N型重摻雜區32所佔據的位置。在第二實施例中，第二N型重摻雜區32向第三N型重摻雜區36延伸，並位於P型基板24與N型井區26中。請參閱第5圖與第7圖，實線與虛線分別代表本發明之第二實施例與先前技術之矽控整流器。因為第二N型重摻雜區32之PN接面較第一實施例更接近第三N型重摻雜區36，所以第二實施例之觸發電壓V4低於先前技術之矽控整流器之觸發電壓V3。

請參閱第8圖與第9(a)圖至第9(c)圖，以下介紹本發明之第三實施例。第三實施例與第一實施例差別在於第二P型重摻雜區34所佔據的位置。在第三實施例中，第二P型重摻雜區34向第一P型重摻雜區28延伸，並位於P型基板24與N型井區26中。請參閱第8圖與第10圖，實線與虛線分別代表本發明之第三實施例與先前技術之矽控整流器。因為第二P型重摻雜區34之PN接面較第一實施例更接近第一P型重摻雜區28，所以第三實施例之觸發電壓V5低於先前技術之矽控整流器之觸發電壓V3。

請參閱第11圖與第12(a)圖至第12(c)圖，以下介紹本發明之第四實施例。第四實施例與第一實施例差別在於第二N型重摻雜區32與第二P型重摻雜區34所佔據的位置。在第四實施例中，第二N型重摻雜區32向第三N型重摻雜區36延伸，並位於P型基板24與N型井區26中。第二P型重摻雜區34向第一P型重摻雜區28延伸，並位於P型基板24與N型井區26中。請參閱第11圖與第13圖，實線與虛線分別代表本發明之第四實施例與先前技術之矽控整流器。因為第二N型重摻雜區32之PN接面較第一實施例更接近第三N型重摻雜區36，且第二P型重摻雜區34之PN接面較第一實施例更接近第一P型重摻雜區28，所以第四實施例之觸發電壓V6低於先前技術之矽控整流器之觸發電壓V3。

請參閱第14圖與第15(a)圖至第15(c)圖，以下先介紹本發明之第五實施例。第五實施例包含一N型基板38與一P型井區40，P型井區40係設於N型基板38中，以圍繞N型基板38之一N型區域42。一第一P型重摻雜區44與至少一第一N型重摻雜區46係設於N型區域42中，並連接一高電壓端VDD。由於第一N型重摻雜區46連接高電壓端VDD，故矽控整流裝置於正常操作中，不會被觸發。在此實施例中，第一N型重摻雜區46之數量係以二為例。複數第二N型重摻雜區48係均勻地設於N型區域42中，第二N型重摻雜區48與第一N型重摻雜區46位於第一P型重摻雜區44之外側。第二N型重摻雜區48係區分為二個第一群組，每一第一群組之第二N型重摻雜區48沿N型區域42之側壁排列成一行，且二個第一群組分別沿第一P型重摻雜區44之相異兩側設置。第一N型重摻雜區46與第一群組之第二N型重摻雜區48交錯設置。

複數第二P型重摻雜區50係均勻地設於P型井區40中，並區分為二個第二群組。每一第二群組之第二P型重摻雜區50沿N型區域42之側壁排列成一行，且二個第二群組分別沿N型區域42之相異兩側設置。任一群組之第二P型重摻雜區50較第一N型重摻雜區46更接近任一群組之第二N型重摻雜區48，且均勻地設於N型區域42之外側。另有至少一第三N型重摻雜區52係設於P型基板38中，並連接一低電壓端VSS，第三N型重摻雜區52之數量係以二為例。第二P型重摻雜區50設於第三N型重摻雜區52與N型區域42之間，第三N型重摻雜區52之二端向N型區域42延伸，以縮短介於第三N型重摻雜區52與N型區域42之間的寬度。第二N型重摻雜區48與第二P型重摻雜區50係建立複數均勻之ESD路徑，以增強ESD效率。

請參閱第14圖與第16圖。實線與虛線分別代表本發明之第五實施例與先前技術之矽控整流器。因為本發明之第二N型重摻雜區48與第二P型重摻雜區50能建立複數均勻之ESD路徑，且介於第三N型重摻雜區52與N型區域42之間的寬度能被縮短，故第五實施例之維持電壓V2’高於先前技術之矽控整流器之維持電壓V1’。因此，本發明之ESD效能得以提升。換言之，第二N型重摻雜區48與第二P型重摻雜區50之數量愈多，維持電壓就愈高，且被縮短的寬度愈多，維持電壓亦愈高。

請參閱第17圖與第18(a)圖至第18(c)圖，以下介紹本發明之第六實施例。第六實施例與第五實施例差別在於第二N型重摻雜區48所佔據的位置。在第六實施例中，第二N型重摻雜區48向第三N型重摻雜區52延伸，並位於P型井區40與N型區域42中。請參閱第17圖與第19圖，實線與虛線分別代表本發明之第六實施例與先前技術之矽控整流器。因為第二N型重摻雜區48之PN接面較第五實施例更接近第三N型重摻雜區52，所以第六實施例之觸發電壓V4’低於先前技術之矽控整流器之觸發電壓V3’。

請參閱第20圖與第21(a)圖至第21(c)圖，以下介紹本發明之第七實施例。第七實施例與第五實施例差別在於第二P型重摻雜區50所佔據的位置。在第七實施例中，第二P型重摻雜區50向第一P型重摻雜區44延伸，並位於P型井區40與N型區域42中。請參閱第20圖與第22圖，實線與虛線分別代表本發明之第七實施例與先前技術之矽控整流器。因為第二P型重摻雜區50之PN接面較第五實施例更接近第一P型重摻雜區44，所以第七實施例之觸發電壓V5’低於先前技術之矽控整流器之觸發電壓V3’。

請參閱第23圖與第24(a)圖至第24(c)圖，以下介紹本發明之第八實施例。第八實施例與第五實施例差別在於第二N型重摻雜區48與第二P型重摻雜區50所佔據的位置。在第八實施例中，第二N型重摻雜區48向第三N型重摻雜區52延伸，並位於P型井區40與N型區域42中。第二P型重摻雜區50向第一P型重摻雜區44延伸，並位於P型井區40與N型區域42中。請參閱第23圖與第25圖，實線與虛線分別代表本發明之第八實施例與先前技術之矽控整流器。因為第二N型重摻雜區48之PN接面較第五實施例更接近第三N型重摻雜區52，且第二P型重摻雜區50之PN接面較第五實施例更接近第一P型重摻雜區44，所以第八實施例之觸發電壓V6’低於先前技術之矽控整流器之觸發電壓V3’。

綜上所述，本發明改變均勻設置之N型與P型重摻雜區之數量，以提升ESD效率。

以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。