TWI515856B - 可撓性電路之抗應力微通孔結構 - Google Patents

可撓性電路之抗應力微通孔結構 Download PDF

Info

Publication number
TWI515856B
TWI515856B TW100106957A TW100106957A TWI515856B TW I515856 B TWI515856 B TW I515856B TW 100106957 A TW100106957 A TW 100106957A TW 100106957 A TW100106957 A TW 100106957A TW I515856 B TWI515856 B TW I515856B
Authority
TW
Taiwan
Prior art keywords
thickness
layer
polyimide
metal
wafer
Prior art date
Application number
TW100106957A
Other languages
English (en)
Other versions
TW201218342A (en
Inventor
湯瑪斯 伯特 格茲卡
理察 約瑟夫 沙艾
保羅 艾倫 麥克李尼
Original Assignee
奇異電器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇異電器公司 filed Critical 奇異電器公司
Publication of TW201218342A publication Critical patent/TW201218342A/zh
Application granted granted Critical
Publication of TWI515856B publication Critical patent/TWI515856B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

可撓性電路之抗應力微通孔結構
本發明之實施例一般而言係關於晶片封裝，且更特定而言，係關於具有經形成穿過電介質層及黏合層向下至一電子晶片之晶粒墊之通孔之晶片封裝，其中該等通孔具有形成於其中之具有一經增加厚度之抗應力金屬互連件。
積體電路(IC)晶片封裝技術之進步係由對達成更佳效能、更大小型化及更高可靠性之不斷增加的需求推動。大部分半導體裝置(諸如，裸晶片)具有位於該裝置之一頂側或作用表面上之電接觸墊或「晶粒墊」以提供輸入/輸出(I/O)連接。諸如嵌入式晶片堆積製程(ECBU)等IC晶片第一封裝技術通常在一晶片頂表面上方塗敷一第一電介質層(例如，聚醯亞胺膜)，在該電介質層中形成通孔以使得其等鄰接晶片上之晶粒墊，且然後在該電介質層之一頂表面上沿該通孔及圍繞通孔開口之金屬覆蓋墊形成至該等晶粒墊之金屬互連件。對於良率及可靠性問題，經金屬化之覆蓋墊通常延伸超越通孔之開口。此額外互連層級再分佈每一晶片至一金屬墊面積陣列之周邊接合墊，該等金屬墊已均勻部署於該晶片之表面上方。隨後將在將該裝置連接至應用電路板中使用之焊料球或凸塊置放於此等金屬墊上方。
隨著IC/晶片封裝上之功能性繼續增加，晶片上之晶粒墊之數目亦增加且墊間距(亦即，毗鄰晶粒墊之間的中心距)減小，諸如減少至50微米或更小。此減小可用於通孔互連件至裝置之空間，從而被迫使用較小通孔(亦即，具有一較小直徑之通孔)。通常，由於高頻層之間的阻抗要求或歸因於圖案重疊對準所需之尺寸剛性，不可減小塗敷至晶片之電介質層之厚度。因此，當減小該等通孔之直徑時，延伸穿過電介質層之通孔之高度/厚度保持幾分恆定，藉此產生具有一經增加縱橫比(亦即，高徑比)之通孔。然而，在電鍍期間較小直徑通孔係更難以用填充金屬，且與一較大通孔相比，存在於此等通孔內之金屬之總體積對於一既定厚度可係小。亦即，當該電介質層之頂表面上圍繞通孔開口之金屬覆蓋墊可係為一既定厚度時，存在於一較小直徑通孔內之金屬之厚度可基於較小直徑及一經增加縱橫比而小於該既定厚度，因此將通孔中之金屬之體積減小至低於所期望體積。
存在於一經減小直徑通孔中之金屬之此經減小體積可導致金屬互連件之耐久性問題。亦即，在熱循環可靠性測試期間，來自該等通孔中之金屬與環繞電介質材料之間之熱膨脹係數(CTE)不匹配之應力致使金屬疲勞及破裂，從而導致金屬互連件之損失/故障。若為最小化疲勞而存在之總金屬較少，則此發生得更快。
因此，需要一種在一晶片上提供至晶粒墊之可靠金屬互連件連接之晶片封裝系統及方法。進一步需要此等金屬互連件以抵抗由熱應力導致之疲勞，尤其在包含具有一經減小直徑及經增加縱橫比之通孔的高密度互連件(HDI)IC封裝中。
本發明之實施例藉由提供一種晶片封裝製作系統及方法來克服上述缺點，其中通孔經形成穿過電介質及黏合層向下至一電子晶片之晶粒墊，其中該等通孔具有形成於其中之具有一經增加厚度之抗應力金屬互連件。
根據本發明之一個態樣，一種晶片封裝包含具有形成於其一頂表面上之複數個晶粒墊一電子晶片及定位於該電子晶片上之一聚醯亞胺撓曲層，其中該聚醯亞胺撓曲層具有形成於其中之複數個通孔以使得該複數個通孔中之每一者對應於一各別晶粒墊。該晶片封裝亦包含沈積於該電子晶片與該聚醯亞胺撓曲層之間之一黏合層及形成於該聚醯亞胺撓曲層上之複數個金屬互連件，其中該複數個金屬互連件中之每一者進一步包含：覆蓋該聚醯亞胺撓曲層之一頂表面之一部分之一覆蓋墊、自該覆蓋墊向下延伸並沿其一周邊穿過該通孔之一側壁及連接至該側壁並與一各別晶粒墊形成一電連接之一基座，其中該基座及該側壁中之每一者之一厚度係等於或大於該黏合層之一厚度。
根據本發明之另一態樣，一種形成一晶片封裝之方法包含如下步驟：提供一矽晶圓，該矽晶圓具有位於其上之一積體電路(IC)及形成於其一頂表面上之複數個晶粒墊；將一黏合層塗敷至該矽晶圓之該頂表面；藉助該黏合層將該矽晶圓黏附至一獨立聚醯亞胺撓曲層；及形成穿過該獨立聚醯亞胺撓曲層及該黏性層之複數個通孔，其中該複數個通孔中之每一者延伸至該複數個晶粒墊中之一各別一者。該方法亦包含在該獨立聚醯亞胺撓曲層上形成複數個金屬互連件以使得該複數個金屬互連件中之每一者延伸穿過一各別通孔以電連接至一各別晶粒墊之步驟，其中形成該複數個金屬互連件進一步包含：基於該黏合層之一厚度確定一所期望金屬互連件厚度；在該獨立聚醯亞胺撓曲層上及該複數個通孔中沈積具有該所期望金屬互連件厚度之一金屬材料；及圖案化並蝕刻金屬材料以形成具有該所期望厚度之複數個金屬互連件。
根據本發明之又一態樣，一種晶片封裝包含：具有形成於其一頂表面上之複數個晶粒墊之一矽晶圓、沈積於該矽晶圓上之一黏合層及附加至該黏合層且具有經形成而從中穿過之複數個通孔之一獨立電介質層，每一通孔穿過該黏合層延伸至複數個晶粒墊中之一各別一者。該晶片封裝亦包含形成於獨立聚醯亞胺撓曲膜上之複數個金屬互連件以使得該複數個金屬互連件中之每一者延伸穿過一各別通孔以與一各別晶粒墊形成一電連接。該複數個金屬互連件中之每一者進一步包含：覆蓋該聚醯亞胺撓曲膜之一頂表面之一部分之一覆蓋墊、與一各別晶粒墊形成一電連接之一基座及沿該通孔之一周長延伸於該覆蓋墊與該基座之間之一側壁，其中該基座及該側壁中之每一者經建構以具有等於或大於該黏合層之一厚度的一厚度。
自下文結合附圖所提供之本發明之較佳實施例之詳細闡述，將更容易理解此等及其他優點及特徵。
本發明之實施例提供形成一晶片封裝之一系統及方法。該晶片封裝包含經形成穿過一電介質層向下至一電子晶片之晶粒墊之通孔，其中該等通孔具有形成於其中之具有一經增加厚度之抗應力金屬互連件。
參考圖1，其展示可用於本發明之實施例之一裸或未封裝電子晶片10之一俯視平面視圖。如所展示，裸電子晶片10包含一基板12(例如，矽晶圓)及位於其上之複數個晶粒墊14。可藉由各種技術將晶粒墊14置放於基板12上。舉例而言，可實施一金屬化製程或類似製程以將晶粒墊14沈積至基板12上。亦可實施諸如蝕刻或光微影等替代技術。晶粒墊14可具有包含諸如(舉例而言)鋁、銅、金、銀及鎳或其組合等各種材料之一組成結構。如圖1中所展示，將晶粒墊14配置於基板12上以使得其等相對於彼此間隔開。如此，每一相連晶粒墊14在其間具有一間距16。
本發明之實施例可使用使其等之晶粒墊以不同於圖1中所展示之一方式配置之裸電子晶片。舉例而言，其他裸電子晶片可具有多個晶粒墊周長列，而非圖1中所展示之單列晶粒墊14。另外，可使用具有位於一基板之任何區域上之晶粒墊陣列或通常配置於該基板之中心區域上之一個或多個晶粒墊列之半導體裝置。其他實施例可具有沿少於一基板之周長之所有四側配置之晶粒墊。此外，電子晶片之實施例可包含經配置以使得晶粒墊之間之間隔有所變化之晶粒墊。
現在參考圖2，其展示併入有裸電子晶片10之一晶片封裝20(亦即，積體電路(IC)封裝)之一側視圖。在製造晶片封裝20時，藉助塗敷於其間之一黏合層23將一獨立電介質層(諸如一聚醯亞胺撓曲層或電路板22)塗敷至裸電子晶片10之一頂表面，其中裸電子晶片10係使用一晶粒黏附機制(未展示)或某一類似程序以一面朝下定向黏附至黏合層23。聚醯亞胺撓曲層22係呈可置放於裸電子晶片10上之一預形成之層壓薄片或膜之形式。舉例而言，聚醯亞胺撓曲層22可由Kapton、Ultem、聚四氟乙烯(PTFE)或諸如一液晶聚合物(LCP)等另一聚合物膜形成。根據一實例性實施例，黏合層23係由一環氧基之電介質材料、一環氧樹脂、一光酸產生劑、一抗氧化劑及對應於該光酸產生劑之一冷觸媒組成，以便提供促進產品可靠性及良率之一黏合劑。黏合層經形成以具有提供聚醯亞胺撓曲層22與電子晶片10之間之充足接合之一厚度，舉例而言，諸如在12微米至25微米範圍內之一厚度。
在藉助黏合層23將聚醯亞胺撓曲層22塗敷至裸電子晶片10後，在該層壓層中形成複數個通孔24。通孔24係藉助一雷射燒蝕或雷射鑽孔製程而形成且係形成於對應於位於基板12上之晶粒墊14之位置處。聚醯亞胺撓曲層22中之通孔24之雷射鑽孔因此用來曝露晶粒墊14。
在形成通孔24後，藉助(舉例而言)一濺鍍製程、電鍍製程或二者之組合將一金屬層/材料26塗敷至聚醯亞胺撓曲層22上。然後將所沈積之金屬層/材料26形成至金屬互連件28上。在一項實例性技術中，圖案化並蝕刻金屬層/材料26以便形成自聚醯亞胺撓曲層22之一頂表面30延伸並向下穿過通孔24之金屬互連件28。金屬互連件28因此與一晶粒墊14形成一電連接。以此方式，聚醯亞胺撓曲層22形成作用以再分佈晶粒墊14之配置之一再分佈層，晶粒墊14可(如圖1中所展示)圍繞每一裸電子晶片10之一周邊配置成分佈於電子晶片封裝20之表面上方之一互連件面積陣列。
如圖3中所展示，在根據本發明之一實施例建構晶片封裝20期間，藉助相關聯黏合層23將一個或多個額外聚醯亞胺撓曲層32塗敷至聚醯亞胺撓曲層22上。類似於上文所陳述之步驟，藉助(舉例而言)一雷射燒蝕或雷射鑽孔製程在額外聚醯亞胺撓曲層32中形成複數個通孔24。每一額外聚醯亞胺撓曲層32中之通孔24係形成於對應於附著至直接定位於其下之一聚醯亞胺撓曲層(例如，聚醯亞胺撓曲層22)之金屬互連件28之位置處，以便允許金屬互連件28之進一步再分佈。如上文進步一所陳述，然後經由一沈積(例如，濺鍍或電鍍)製程以及後續圖案化及蝕刻製程在額外聚醯亞胺撓曲層32上同樣形成金屬互連件，以便使金屬互連件28變形以向下延伸穿過通孔24並與直接定位於其下之一聚醯亞胺撓曲層22、32上之金屬互連件28進行電接觸。
現在參考圖4及圖5，其等係根據本發明之實施例展示晶片封裝20之一部分之詳圖。對於圖4及圖5中所展示及所闡述之晶片封裝20之實施例中之每一者，金屬互連件28之一厚度係相依於塗敷於基板12與聚醯亞胺撓曲層22之間之黏合層23之一厚度。亦即，認識到在形成於通孔24中之金屬互連件28與形成層23之黏合材料之間存在一高熱膨脹係數(CTE)不匹配。此高CTE不匹配可誘發金屬互連件28上之應力，最終致使金屬疲勞及破裂並導致金屬互連件之損失/故障。因此，期望提供具有一經增加厚度之一金屬互連件28，金屬互連件28填充通孔24之一較大百分比體積(或完全填充該等通孔)以與一較薄金屬互連件相比提供對金屬疲勞及破裂之經改良抗性。
參考圖4，根據本發明之一實施例提供一晶片封裝20，其包含經形成以具有25微米之一厚度tp之一聚醯亞胺撓曲層22，以使得其建構為電子晶片10可附加至之一獨立膜。定位於電子晶片10與聚醯亞胺撓曲層22之間之黏合層23具有約14微米之一厚度ta，以便提供聚醯亞胺撓曲層22與電子晶片10之間之充足接合。因此，經形成穿過聚醯亞胺撓曲層22及黏合層23之通孔24具有約39微米之一高度h1。
一金屬互連件28係藉由塗敷一金屬層/材料(諸如藉由一電鍍製程以及後續圖案化及蝕刻)形成於聚醯亞胺撓曲層22上及通孔24中。金屬互連件28經形成以包含：形成於聚醯亞胺撓曲層22之頂表面30上之一覆蓋墊31，與晶粒墊14形成一電連接之一基座區段34及沿通孔24之一周長自基座34向上延伸且延伸至聚醯亞胺撓曲層22之頂表面30上之一側壁36。根據圖4之實施例，金屬互連件28之基座34及側壁36經形成以具有介於14微米範圍內之一厚度t1，以便提供抗金屬疲勞及破裂的一金屬互連件28，金屬疲勞及破裂可基於因形成金屬互連件28之金屬與形成聚醯亞胺撓曲層22及黏合23之環繞材料之間之一CTE不匹配而強加至金屬互連件之應力而發生。亦即，對於經形成具有約39微米之一高度h1之一通孔24，其中黏合層23之一厚度ta係14微米，具有14微米之一基座34及側壁36厚度t1之一金屬互連件28提供具有經改良可靠性之一金屬互連件以增加對由熱循環導致之故障之抗性。
關於圖4，認識到可在基板12與聚醯亞胺撓曲層22之間提供具有大於或小於14微米之一厚度ta之一黏合層23。一般而言，認識到金屬互連件28之基座34及側壁36之一厚度t1應等於或大於黏合層23之一厚度ta。因此，舉例而言，根據本發明之一實施例，對於具有16微米之一厚度ta之一黏合層23，將提供具有為至少16微米之一厚度t1之一基座34及側壁36之一金屬互連件28。提供具有為等於或大於黏合層23之一厚度ta之一厚度t1之一基座34及側壁36的一金屬互連件28提供一可靠抗應力金屬互連件28。
現在參考圖5，根據本發明之另一實施例提供一晶片封裝20，其包含具有25微米之一厚度tp之一聚醯亞胺撓曲層22，以使得其建構為電子晶片10可附加至之一獨立膜。定位於電子晶片10與聚醯亞胺撓曲層22之間之一黏合層23具有約14微米之一厚度ta，以便提供聚醯亞胺撓曲層22與電子晶片10之間之充足接合。因此，經形成穿過聚醯亞胺撓曲層22及黏合層23之通孔24具有約39微米之一高度h1。
根據圖5之實施例，提供一金屬互連件28，其具有形成於聚醯亞胺撓曲層22之頂表面30上之一覆蓋墊31，以及呈填充(或大致填充)通孔24之一柱互連件38之形式的一「基座區段」及「側壁」。可藉由實施通孔金屬之一選擇性圖案鍍覆或者經由不同蝕刻率及鍍覆率之機制實施交替鍍覆與蝕刻金屬之一脈衝鍍覆實施各種「固體通孔鍍覆」金屬化技術以諸如藉由在通孔24中形成一固體金屬來形成柱互連件38。因此，可將柱互連件38闡述為具有一「基座區段」及「側壁」之一金屬互連件28，該「基座區段」及「側壁」具有大致或完全填充通孔24之一足夠大厚度，藉此形成一柱互連件。由於柱互連件38填充通孔24，因此其具有大於黏合層23之厚度ta之一「厚度」，且因此提供具有經改良可靠性之一金屬互連件以增加對由於熱循環導致之故障之抗性。
對於圖4及圖5中所陳述之實施例中之每一者，認識到在一電鍍製程期間通孔24之一直徑d1及縱橫比(高徑比)可影響金屬互連件28之形成。對於其中晶粒墊14之間的間距16(圖1)經降低之一高密度互連件晶片封裝，認識到每一通孔24之一直徑d1亦降低以允許形成對應於晶粒墊14之通孔及其間之最小間距。然而，雖然可減小通孔24之直徑d1以提供至電子晶片10之晶粒墊14之一電連接，但由於高頻層之間的阻抗要求或歸因於圖案重疊對準所需之尺寸剛性，存在關於聚醯亞胺撓曲層22之一厚度tp一減小之限制(例如，25微米之一最小聚醯亞胺撓曲層厚度)。因此，每一通孔24之直徑d1中之一減小產生具有一經增加縱橫比(亦即，高徑比)一通孔。
通孔24之經減小直徑d1及經增加高徑縱橫比使得在電鍍期間更難以用金屬填充通孔24，藉此導致金屬互連件28之部分之厚度的不一致。更具體而言，通孔24之經減小直徑d1及經增加高徑縱橫比可導致覆蓋墊31之一厚度tc大於基座34及側壁36之一厚度t1。舉例而言，諸如圖4中所展示，對於經形成具有25微米之一底部直徑d1及39微米之一高度之一通孔24，基於電鍍期間用金屬填充通孔24之固有困難，覆蓋墊31之一厚度tc可係8微米，而基座34及側壁36之一厚度t1可係約5.5微米。
現在參考圖6A及圖6B，並繼續參考圖4及圖5，圖解說明金屬互連件可靠性與基座34及側壁36之一厚度之間的關係，其中依據一基座/側壁厚度軸42標繪一通孔串故障百分比軸40。作為實例，圖6A中展示針對複數個通孔大小之一8微米頂表面金屬互連件鍍覆(亦即，金屬互連件之覆蓋墊31之一厚度)之一通孔串故障百分比，該複數個通孔大小包含：一25微米直徑通孔、一35微米直徑通孔及一45微米直徑通孔，其中針對750個循環、1000個循環及1250個循環之熱循環圖解說明通孔串故障百分比。如圖6A中所展示，藉由8微米頂表面鍍覆形成之基座/側壁34、36之實際厚度t1基於通孔直徑而變化，其中25微米通孔中之基座/側壁厚度係約5.6微米、35微米通孔中之基座/側壁厚度係約6.8微米且45微米通孔中之基座/側壁厚度係約7.7微米。
現在參考圖6B，展示針對複數個通孔大小之一8微米頂表面金屬互連件鍍覆之750個循環之熱循環之一通孔串故障百分比，該複數個通孔大小包含：針對750個循環之熱循環之一25微米直徑通孔、一35微米直徑通孔及一45微米直徑通孔。另外，展示針對一25微米直徑通孔之一4微米頂表面金屬互連件鍍覆之750個循環之熱循環之一通孔串故障百分比。如圖6B中所展示，藉由8微米鍍覆形成之基座/側壁34、36之實際厚度t1基於通孔直徑而變化，其中25微米通孔中之基座/側壁厚度係約5.6微米、35微米通孔中之基座/側壁厚度係約6.8微米且45微米通孔中之基座/側壁厚度係約7.7微米。對於在25微米通孔中之4微米鍍覆，基座/側壁厚度係約2.9微米。
基於圖6A及圖6B，可看出通孔串故障百分比(亦即，金屬互連件可靠性)係金屬互連件之基座/側壁34/36之厚度t1之一函數，且與金屬互連件鍍覆厚度(亦即，覆蓋墊31之厚度tc)及通孔直徑無關。亦即，金屬互連件28之覆蓋墊31之厚度tc及通孔24之直徑d1不影響金屬互連件可靠性。而是，確定金屬互連件28之可靠性及對由熱循環導致之故障之抗性的是通孔24內之金屬互連件基座及側壁34、36之厚度t1，其一所期望值係基於黏合層23之一厚度ta而確定。
因此，吾人認識到在形成金屬互連件28時，當將一金屬材料電鍍至聚醯亞胺撓曲層22上及通孔24中時係考量基座34及側壁36之厚度t1。由於在熱循環期間金屬互連件28之可靠性係相依於通孔24內存在之金屬之總體積(亦即，基座34及側壁36之厚度t1)，因此列入考量的係相對於黏合層23之厚度ta之基座34及側壁36之厚度t1，而非形成於聚醯亞胺撓曲層22之頂表面30上之覆蓋墊31之一厚度tc。因此，在電鍍期間，所塗敷之金屬材料26量足以形成具有一所期望厚度t1(亦即，等於或大於黏合層23之一厚度ta之一厚度t1)之金屬互連件28之一基座34及側壁36，或完全填充通孔24(亦即，柱互連件38)且吾人認識到覆蓋墊31之一厚度tc可係大於基座34及側壁36之一厚度。
因此，根據本發明之一項實施例，一種晶片封裝包含具有形成於其一頂表面上之複數個晶粒墊之一電子晶片及定位於該電子晶片上之一聚醯亞胺撓曲層，其中該聚醯亞胺撓曲層具有形成於其中之複數個通孔以使得該複數個通孔中之每一者對應於一各別晶粒墊。該晶片封裝亦包含沈積於該電子晶片與該聚醯亞胺撓曲層之間之一黏合層及形成於該聚醯亞胺撓曲層上之複數個金屬互連件，其中該複數個金屬互連件中之每一者進一步包含：覆蓋該聚醯亞胺撓曲層之一頂表面之一部分之一覆蓋墊、自該覆蓋墊向下延伸並沿其一周長穿過該通孔之一側壁及連接至該側壁並與一各別晶粒墊形成一電連接之一基座，其中該基座及該側壁中之每一者之一厚度係等於或大於該黏合層之一厚度。
根據本發明之另一實施例，一種形成一晶片封裝之方法包含如下步驟：提供一矽晶圓，該矽晶圓具有位於其上之一積體電路(IC)及形成於其一頂表面上之複數個晶粒墊；將一黏合層塗敷至該矽晶圓之該頂表面；藉助該黏合層將該矽晶圓黏附至一獨立聚醯亞胺撓曲層；及形成穿過該獨立聚醯亞胺撓曲層及該黏合層之複數個通孔，其中該複數個通孔中之每一者延伸至該複數個晶粒墊中之一各別一者。該方法亦包含在該獨立聚醯亞胺撓曲層上形成複數個金屬互連件以使得該複數個金屬互連件中之每一者延伸穿過一各別通孔以電連接至一各別晶粒墊之步驟，其中形成該複數個金屬互連件進一步包含：基於該黏合層之一厚度確定一所期望金屬互連件厚度；在該獨立聚醯亞胺撓曲層上及該複數個通孔中沈積具有所期望金屬互連件厚度之一金屬材料；及圖案化並蝕刻該金屬材料以形成具有所期望厚度之該複數個金屬互連件。
根據本發明之又一實施例，一種晶片封裝包含具有形成於其一頂表面上之複數個晶粒墊之一矽晶圓、沈積於該矽晶圓上之一黏合層及附加至該黏合層並具有經形成而從中穿過之複數個通孔之一獨立電介質層，每一通孔穿過該黏合層延伸至該複數個晶粒墊中之一各別一者。該晶片封裝亦包含形成於該獨立聚醯亞胺撓曲層上之複數個金屬互連件以使得該複數個金屬互連件中之每一者延伸穿過一各別通孔以與一各別晶粒墊形成一電連接。該複數個金屬互連件中之每一者進一步包含：覆蓋該獨立聚醯亞胺撓曲膜之一頂表面之一部分之一覆蓋墊、與一各別晶粒墊形成一電連接之一基座及沿該通孔之一周長延伸於該覆蓋墊與該基座之間之一側壁，其中該基座及該側壁中之每一者經建構以具有等於或大於該黏合層之一厚度的一厚度。
雖然僅已結合有限數目個實施例詳細地闡述了本發明，但應容易理解本發明並不限於此等所揭示之實施例。相反，本發明可經修改以併入有任一數目的此前並未闡述之變化、更改、替代或等效配置，但此等變化、更改、替代或等效配置係與本發明之精神及範圍相一致。另外，儘管已經闡述本發明之各種實施例，但應理解，本發明之態樣可僅包含所闡述實施例中之某些實施例。因此，不應將本發明視為受限於上文闡述，而係僅受隨附申請專利範圍之範圍的限定。
10．．．裸或未封裝電子晶片
12．．．基板
14．．．晶粒墊
16．．．間距
20．．．晶片封裝
22．．．聚醯亞胺撓曲層或電路板
23．．．黏合層
24．．．通孔
26．．．金屬層/材料
28．．．金屬互連件
30．．．頂表面
31．．．覆蓋墊
32．．．額外聚醯亞胺撓曲層
34．．．基座區段
36．．．側壁
38．．．柱互連件
40．．．通孔串故障百分比軸
42．．．基座/側壁厚度軸
該等圖式圖解說明當前涵蓋用於實施本發明之實施例。
在圖式中：
圖1係與本發明之實施例一起使用之一裸電子晶片之一俯視平面視圖。
圖2係根據本發明之一實施例併入有附著至一裸電子晶片之一層壓層之一電子晶片封裝之一剖視圖。
圖3係根據本發明之一實施例併入有額外層壓層之一電子晶片封裝之一剖視圖。
圖4係根據本發明之一實施例圖解說明通孔直徑及金屬互連件厚度之一部分電子晶片封裝之一剖視圖。
圖5係根據本發明之另一實施例圖解說明通孔直徑及金屬互連件厚度之一部分電子晶片封裝之一剖視圖。
圖6A及圖6B係圖解說明金屬互連件故障百分比與金屬互連件基座及側壁厚度之間之一關係之圖表。
10．．．裸或未封裝電子晶片
12．．．基板
14．．．晶粒墊
20．．．晶片封裝
22．．．聚醯亞胺撓曲層或電路板
23．．．黏合層
24．．．通孔
28．．．金屬互連件
30．．．頂表面
31．．．覆蓋墊
34．．．基座區段
36．．．側壁

Claims (10)

  1. 一種晶片封裝，其包括：一電子晶片，其具有形成於其一頂表面上之複數個晶粒墊；一聚醯亞胺撓曲層，其定位於該電子晶片上，該聚醯亞胺撓曲層具有形成於其中之複數個通孔以使得該複數個通孔中之每一者對應於一各別晶粒墊；一黏合層，其沈積於該電子晶片與該聚醯亞胺撓曲層之間；及複數個金屬互連件，其等形成於該聚醯亞胺撓曲層上，該複數個金屬互連件中之每一者包括：一覆蓋墊，其覆蓋該聚醯亞胺撓曲層之一頂表面之一部分；一側壁，其自該覆蓋墊向下延伸並沿其一周長穿過該通孔；及一基座，其連接至該側壁並與一各別晶粒墊形成一電連接，並使得一孔洞直接形成於該基座上並在不具有一金屬材料的該通孔中；其中該基座及該側壁中之每一者之一厚度係等於或大於該黏合層之一厚度；及其中該覆蓋墊的一厚度大於該基座及該側壁的厚度。
  2. 如請求項1之晶片封裝，其中該聚醯亞胺撓曲層包括經組態以支撐該電子晶片之一獨立膜。
  3. 如請求項1之晶片封裝，其中該黏合層之一組成結構包括一環氧基之電介質材料、一環氧樹脂、一光酸產生劑、一抗氧化劑及對應於該光酸產生劑之一冷觸媒。
  4. 如請求項1之晶片封裝，其中該黏合層之該厚度係介於12微米至25微米之範圍內。
  5. 如請求項1之晶片封裝，其中該複數個通孔中之每一者之一直徑係小於45微米。
  6. 一種形成一晶片封裝之方法，其包括：提供一矽晶圓，該矽晶圓具有位於其上之一積體電路(IC)及形成於其一頂表面上之複數個晶粒墊；將一黏合層塗敷至該矽晶圓之該頂表面；藉助該黏合層將該矽晶圓黏附至一獨立聚醯亞胺撓曲層；形成穿過該獨立聚醯亞胺撓曲層及該黏合層之複數個通孔，該複數個通孔中之每一者延伸至該複數個晶粒墊中之一各別一者；及在該獨立聚醯亞胺撓曲層上形成複數個金屬互連件以使得該複數個金屬互連件中之每一者延伸穿過一各別通孔以電連接至一各別晶粒墊，其中形成該複數個金屬互連件包括：基於該黏合層之一厚度確定一所期望金屬互連件厚度；在該獨立聚醯亞胺撓曲層上及該複數個通孔中沈積具有該所期望金屬互連件厚度之一金屬材料；及 圖案化並蝕刻該金屬材料以形成具有該所期望金屬互連件厚度之該複數個金屬互連件；其中當圖案化並蝕刻該金屬材料以形成具有該複數個金屬互連件時，一孔洞維持在不具有一金屬材料的該複數個通孔的每一者之中；及其中沈積、圖案化及蝕刻該複數個金屬互連件中之每一者包括：形成覆蓋該獨立聚醯亞胺撓曲層之一頂表面之一部分之一覆蓋墊；形成自該覆蓋墊向下延伸並沿其一周長穿過一各別通孔之一側壁；及形成連接至該側壁並與一各別晶粒墊形成一電連接之一基座；其中該側壁及該基座經形成以具有該確定之所期望金屬互連件厚度，且該側壁及該基座具有等於或大於該黏合層之一厚度的一相同厚度；及其中形成該覆蓋墊包括形成具有大於該側壁及基座之該厚度之一厚度的一覆蓋墊。
  7. 如請求項6之方法，其中將該矽晶圓黏附至該獨立聚醯亞胺撓曲層包括以一面朝下定向將該矽晶圓黏附至該獨立聚醯亞胺撓曲層。
  8. 如請求項6之方法，其中塗敷該黏合層包括塗敷具有一環氧基之電介質材料、一環氧樹脂、一光酸產生劑、一抗氧化劑及對應於該光酸產生劑之一冷觸媒之一組成的 一黏合層。
  9. 如請求項6之方法，其中沈積該金屬材料包括在該獨立聚醯亞胺撓曲層上及該複數個通孔中電鍍該金屬材料。
  10. 一種晶片封裝，其包括：一矽晶圓，其具有形成於其一頂表面上之複數個晶粒墊；一黏合層，其沈積於該矽晶圓上；一電介質層，其固定至該黏合層且具有經形成而從中穿過之複數個通孔，每一通孔穿過該黏合層延伸至該複數個晶粒墊中之一各別一者，其中該電介質層為一聚醯亞胺撓曲膜；及複數個金屬互連件，其等形成於該聚醯亞胺撓曲膜上以使得該複數個金屬互連件中之每一者延伸穿過一各別通孔以與一各別晶粒墊形成一電連接，該複數個金屬互連件中之每一者包括：一覆蓋墊，其覆蓋該聚醯亞胺撓曲膜之一頂表面之一部分；一基座，其與一各別晶粒墊形成一電連接；及一側壁，其沿該通孔之一周長延伸於該覆蓋墊與該基座之間；其中由該基座及該等側壁界定的一體積之中不具有金屬材料；其中該基座及該側壁中之每一者經建構以具有等於或大於該黏合層之一厚度的一厚度； 其中該黏合層之該厚度係介於12微米至25微米之範圍內，且該電介質層之一厚度係為25微米或以上，以使得該基座及該側壁之一厚度至少為12微米且該金屬互連件之一高度至少為37微米；及其中該覆蓋電的一厚度大於該基座及該側壁的該厚度。
TW100106957A 2010-03-02 2011-03-02 可撓性電路之抗應力微通孔結構 TWI515856B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/715,450 US10276486B2 (en) 2010-03-02 2010-03-02 Stress resistant micro-via structure for flexible circuits

Publications (2)

Publication Number Publication Date
TW201218342A TW201218342A (en) 2012-05-01
TWI515856B true TWI515856B (zh) 2016-01-01

Family

ID=44317930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106957A TWI515856B (zh) 2010-03-02 2011-03-02 可撓性電路之抗應力微通孔結構

Country Status (8)

Country Link
US (1) US10276486B2 (zh)
EP (1) EP2365523B1 (zh)
JP (1) JP5820595B2 (zh)
KR (1) KR101787753B1 (zh)
CN (1) CN102194776B (zh)
BR (1) BRPI1101788A2 (zh)
SG (2) SG173975A1 (zh)
TW (1) TWI515856B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110055973A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
US8963334B2 (en) * 2011-08-30 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die-to-die gap control for semiconductor structure and method
US8989821B2 (en) 2011-08-31 2015-03-24 Apple Inc. Battery configurations for electronic devices
US8837163B2 (en) 2011-12-27 2014-09-16 Apple Inc. Integrated flex tail circuit packaging
US9343716B2 (en) 2011-12-29 2016-05-17 Apple Inc. Flexible battery pack
US9812680B2 (en) 2012-08-30 2017-11-07 Apple Inc. Low Z-fold battery seal
US9136510B2 (en) 2012-11-26 2015-09-15 Apple Inc. Sealing and folding battery packs
US9362236B2 (en) * 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US9374898B2 (en) 2013-04-24 2016-06-21 Apple Inc. Electrical and mechanical interconnection for electronic components
JP2015041691A (ja) * 2013-08-21 2015-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
CN103420330B (zh) * 2013-09-09 2015-09-02 厦门大学 一种应用于微器件圆片级封装通孔金属互联的制作方法
US9593969B2 (en) 2013-12-27 2017-03-14 Apple Inc. Concealed electrical connectors
US9479007B1 (en) 2014-02-21 2016-10-25 Apple Inc. Induction charging system
US20150255776A1 (en) 2014-03-06 2015-09-10 Apple Inc. Battery Pack System
US9455582B2 (en) 2014-03-07 2016-09-27 Apple Inc. Electronic device and charging device for electronic device
US9917335B2 (en) 2014-08-28 2018-03-13 Apple Inc. Methods for determining and controlling battery expansion
KR102452244B1 (ko) * 2015-01-19 2022-10-07 파나소닉 아이피 매니지먼트 가부시키가이샤 다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박
DE112015006970T5 (de) * 2015-09-25 2018-09-20 Intel Corporation Dünne Elemente für Elektronikgehäuse, unter Verwendung von Laserspallation
KR102592972B1 (ko) * 2016-02-12 2023-10-24 삼성전자주식회사 센싱 모듈 기판 및 이를 포함하는 센싱 모듈
US10637017B2 (en) 2016-09-23 2020-04-28 Apple Inc. Flexible battery structure
US11270955B2 (en) * 2018-11-30 2022-03-08 Texas Instruments Incorporated Package substrate with CTE matching barrier ring around microvias
CN114786367A (zh) * 2021-01-22 2022-07-22 宏恒胜电子科技（淮安）有限公司 高密度互连电路板及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5162260A (en) * 1989-06-01 1992-11-10 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5055425A (en) 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5946555A (en) * 1996-11-04 1999-08-31 Packard Hughes Interconnect Company Wafer level decal for minimal packaging of chips
JP3135052B2 (ja) * 1996-12-18 2001-02-13 日本電気株式会社 半導体装置及びその製造方法
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
JP2002076185A (ja) 2000-08-25 2002-03-15 Toshiba Corp 回路基板装置及びその製造方法
JP3986743B2 (ja) * 2000-10-03 2007-10-03 株式会社日立製作所 配線基板とその製造方法及びそれに用いる無電解銅めっき液
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
JP4458740B2 (ja) * 2002-09-13 2010-04-28 株式会社アルバック バイアススパッタ成膜方法及びバイアススパッタ成膜装置
US20040211661A1 (en) * 2003-04-23 2004-10-28 Da Zhang Method for plasma deposition of a substrate barrier layer
US7829386B2 (en) 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP5439713B2 (ja) 2007-08-10 2014-03-12 三洋電機株式会社 回路装置及びその製造方法、携帯機器
US7952187B2 (en) 2008-03-31 2011-05-31 General Electric Company System and method of forming a wafer scale package

Also Published As

Publication number Publication date
US10276486B2 (en) 2019-04-30
SG173975A1 (en) 2011-09-29
KR101787753B1 (ko) 2017-10-18
US20110215480A1 (en) 2011-09-08
KR20110099658A (ko) 2011-09-08
EP2365523B1 (en) 2015-01-07
CN102194776A (zh) 2011-09-21
CN102194776B (zh) 2015-11-25
TW201218342A (en) 2012-05-01
BRPI1101788A2 (pt) 2012-07-31
JP5820595B2 (ja) 2015-11-24
SG193826A1 (en) 2013-10-30
EP2365523A2 (en) 2011-09-14
JP2011181923A (ja) 2011-09-15
EP2365523A3 (en) 2013-04-03

Similar Documents

Publication Publication Date Title
TWI515856B (zh) 可撓性電路之抗應力微通孔結構
US6872589B2 (en) High density chip level package for the packaging of integrated circuits and method to manufacture same
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
US8786103B2 (en) Stacked chips package having feed-through electrode connecting the first and second semiconductor components via an adhesive layer
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
US8217509B2 (en) Semiconductor device
TWI452661B (zh) 線路直接連接晶片之封裝結構
US8114708B2 (en) System and method for pre-patterned embedded chip build-up
JP5588620B2 (ja) ウェーハ・レベル・パッケージ及びその形成方法
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
TWI536526B (zh) 用於一積體電路封裝之電氣互連及其製造方法
US9622347B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
US9548280B2 (en) Solder pad for semiconductor device package
US20130193569A1 (en) Integrated Circuit Die And Method Of Fabricating
US20230023672A1 (en) Semiconductor package