TWI515748B - 測量記憶體錯誤校正資料之方法及儀器 - Google Patents

測量記憶體錯誤校正資料之方法及儀器 Download PDF

Info

Publication number
TWI515748B
TWI515748B TW102131937A TW102131937A TWI515748B TW I515748 B TWI515748 B TW I515748B TW 102131937 A TW102131937 A TW 102131937A TW 102131937 A TW102131937 A TW 102131937A TW I515748 B TWI515748 B TW I515748B
Authority
TW
Taiwan
Prior art keywords
word line
voltage
threshold voltage
memory
sensing
Prior art date
Application number
TW102131937A
Other languages
English (en)
Other versions
TW201411634A (zh
Inventor
何堅柱
李祥邦
張錫嘉
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201411634A publication Critical patent/TW201411634A/zh
Application granted granted Critical
Publication of TWI515748B publication Critical patent/TWI515748B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Description

測量記憶體錯誤校正資料之方法及儀器
本技術是關於對記憶體執行讀取操作。
典型的測量儲存在記憶體單元中的資料之感測操作僅指示該記憶體單元中之一儲存之臨界電壓是否在代表不同資料值的多個臨界電壓範圍之一之中。結果，需有額外的感測操作以測量不只是對應於該憶體單元之特定臨界電壓範圍，而且是該記憶體單元是否儲存一相對接近該臨界電壓範圍之一末端的臨界電壓。一個儲存此種臨界電壓的記憶體單元較可能被錯讀為儲存對應於相鄰臨界電壓範圍的資。
此種錯誤校正資料亦稱為軟訊息，是用來決定何時記憶體單元的感測操作結果較可能包含不正確的結果。但是因為需要額外的感測操作，測量軟資料會增加讀取潛時(read latency)。
本技術的一構想為一種記憶體操作方法，包括：以一具有一第一字線感測電壓之記憶體感測操作對一記憶體單元作多次測量。該多次測量包含一第一測量，其測量該記憶體單元是否儲存：(a)對應於一第一組臨界電壓範圍之資料，該第一組臨界電壓範圍由一或更多低於該第一字線感測電壓之臨界電壓範圍所組成，或 (b)對應於一第二組臨界電壓範圍之資料，該第二組臨界電壓範圍由一或更多高於該第一字線感測電壓之臨界電壓範圍所組成。
該多次測量包含一第二測量，其測量該記憶體單元之錯誤校正資料，該錯誤校正資料指示該記憶體單元中之一儲存之臨界電壓在屬於該第一組或第二組之一特定臨界電壓範圍內之相對位置。
本技術的另一構想為一具記憶體的積體電路，包括：一具有多個記憶體單元的記憶體陣列，其儲存為多個臨界電壓範圍之一所代表的資料，以及耦合到該記憶體陣列之控制電路。該控制電路以具有一第一字線感測電壓之一記憶體感測操作對該記憶體陣列之一記憶體單元作多次測量，該多次測量之內容如本文所述。
而本技術的另一構想為一製造本文所述之積體電路的一種方法。
本技術的一進一步構想為一種對一具有一錯誤檢查與控制(ECC)電路之記憶體的讀取方法，包括：以一第一字線電壓感測該記憶體；將該第一字線電壓調整到一第二字線電壓；以及以該第二字線電壓感測該記憶體，為該ECC電路取得該記憶體之資料與該記憶體單元之錯誤校正資料，該錯誤校正資料指示該記憶體單元中之一儲存之臨界電壓在一特定臨界電壓範圍內之相對位置。
本技術的各種實施例描述如下。
在本技術的一個實施例中，該錯誤校正資料指示該記憶體單元是否有一儲存之臨界電壓位於一小於多個臨界電壓範圍之一的次範圍內。在該多個臨界電壓範圍中之不同的臨界電壓範圍代表該記憶體單元可儲存的不同資料值。
在本技術的一個實施例中，回應該第一字線感測電壓導致該第一測量結果超出一事先決定的誤差限度之測定，以一第二字線感測電壓取代該第一字線感測電壓，重覆對該記憶體單元之該第一測量。該錯誤校正資料可指示該記憶體單元是否有一儲存之臨界電壓位於該第一字線感測電壓與該第二字線感測電壓之間。以該第一字線感測電壓所作的該第一測量之一第一結果可被捨棄，代之以以該第二字線感測電壓所作的該第一測量之一第二結果。
本技術的一個實施例更包括：回應該第一字線感測電壓導致該第一測量結果超出一事先決定的誤差限度之測定，以一系列替換字線感測電壓重覆對該記憶體單元之該第一測量，直到該替換字線感測電壓之一導致該第一測量結果符合該事先決定的誤差限度。該錯誤校正資料可指示該記憶體單元是否有一儲存之臨界電壓位於兩個該替換字線感測電壓之間。以一較早的該系列替換字線感測電壓之一所作的該第一測量之一較早的結果可被捨棄，代之以以一較後的該系列替換字線感測電壓之一所作的該第一測量之一較後的結果。
在本技術的一個實施例中，該第一測量之該第一字線感測電壓為在一項對該記憶體單元之移動讀取操作中之一個中間的字線感測電壓。
步驟10‧‧‧收到讀取指令
步驟12‧‧‧以預設的字線感測電壓對記憶體單元作感測操作
步驟14‧‧‧從感測操作，測量是否記憶體單元在字線感測電壓之上/下的臨界電壓範圍內存有資料
步驟16‧‧‧儲存資料的測量結果超出誤差限度？
步驟18‧‧‧依據誤差的型態調高或調低字線感測電壓
步驟20‧‧‧以調整後的字線感測電壓對記憶體單元作感測操作
步驟22‧‧‧從感測操作，測量是否記憶體單元在字線感測電壓之上/下的臨界電壓範圍內存有資料
步驟24‧‧‧從感測操作，測量錯誤校正資料
步驟26‧‧‧儲存資料的測量結果超出誤差限度？
步驟28‧‧‧依據被測的錯誤校正型態調高或調低字線感測電壓
步驟30‧‧‧以調整後的字線感測電壓對記憶體單元作感測操作
步驟32‧‧‧從感測操作，測量錯誤校正資料
步驟34‧‧‧輸出對記憶體單元儲存資料及錯誤校正資料的測量結果
152‧‧‧準備好編程
154‧‧‧計數RL1、RL2、…
156‧‧‧將資料與RL1、RL2、…編程入快閃記憶體
158‧‧‧程式結束
40、42、44、46‧‧‧臨界電壓分布
L1、L2、L3、L4‧‧‧邏輯位準
a、a’、b、c、c’‧‧‧字線感測電壓
162、164、166、168、170、172、174、176、178、180、182、184、186、188、190、192、194、196、198、202、204、206、208‧‧‧(等時線之)時間帶
100‧‧‧非揮發性記憶體陣列
101‧‧‧字線(或列)選擇解碼器
102‧‧‧多條字線
103‧‧‧位元線(行)解碼器及驅動器
104‧‧‧多條位元線
105、107‧‧‧匯流排
106‧‧‧感測放大器/資料進入結構
108‧‧‧偏壓配置供應電壓
109‧‧‧讀取偏壓配置狀態機電路
111‧‧‧資料進入線
115‧‧‧資料輸出線
140‧‧‧邏輯電路
150‧‧‧積體電路
第1圖為一以相同的記憶體感測操作作多重測量的流程圖範例；第2圖和第3圖為記憶體單元之臨界電壓分布圖，示範在一移動讀取操作中測量儲存於記憶體單元之資料時一個變動的字線感測電壓的例子； 第4圖為記憶體單元之一臨界電壓分布圖，示範在一讀取操作中測量錯誤校正資料的一個例子；第5圖為同時存入測量記憶體單元中儲存的資料的結果，與測量錯誤校正資料的結果兩者的程式設計之一流程圖範例；第6圖和第7圖為包含從相同的記憶體感測操作中合併測量記憶體單元中儲存的資料及該記憶體單元中之錯誤校正資料的讀取操作之等時線的例子；以及第8圖為從相同的記憶體感測操作中合併測量記憶體單元中儲存的資料及該記憶體單元中之錯誤校正資料的一積體電路的方塊圖範例。
第1圖為一以相同的記憶體感測操作作多重測量的流程圖範例。
在步驟10中收到讀取指令。在步驟12中以一預設的字線感測電壓對一記憶體單元(或者多重記憶體單元)作感測操作。在步驟14中，從該感測操作的結果，對該記憶體單元測量是否該記憶體單元在該字線感測電壓之上或之下的一臨界電壓範圍內存有資料。在這項測量中，由於對被測的記憶體單元閘極施加該字線感測電壓，如果被測的臨界電壓小於或等於該字線感測電壓則有足夠的電流流過該記憶體單元，如果被測的臨界電壓大於該字線感測電壓則無足夠的電流流過該記憶體單元。
在步驟16中，一控制電路決定是否該測量14的一個結果超出一事先決定的誤差限度。這個決定控制是否相同的感測操作可作多重測量(步驟18-26)，或是否多重測量需要多重感測操作(步驟28-32)。
如果超出，則在步驟18中，依據誤差的型態調高或調低該字線感測電壓。一種誤差型態為測出太多記憶 體單元存有對應於該字線感測電壓之下的一臨界電壓範圍之資料。另一種誤差型態為測出太多記憶體單元存有對應於該字線感測電壓之上的一臨界電壓範圍之資料。在步驟20中，以該調整後的字線感測電壓對該記憶體單元作另一感測操作。在步驟22中，從步驟20的感測操作，該控制電路測量是否該記憶體單元在該調整後的字線感測電壓之上或之下的一臨界電壓範圍內存有資料。關於前述使用一變動的字線感測電壓作移動讀取操作，下面討論第2和3圖時會作進一步說明。
在步驟24中，亦從步驟20的感測操作，測量錯誤校正資料。錯誤校正資料之一例為該記憶體單元是否存有具一在現在的字線感測電壓與一先前的字線感測電壓(例如緊接在前的字線感測電壓)之間的一臨界電壓之資料。藉由將同一感測操作20的結果兼用於步驟22中的儲存資料測量與步驟24中的錯誤校正資料測量兩者，讀取潛時因感測操作次數降低而降低。
在步驟26中--就如在步驟16中--一控制電路決定是否該測量步驟22的一個結果超出一事先決定的誤差限度。如否，則在步驟34中輸出測量結果而結束本次讀取。如是，則處理流程循環返回到步驟18。
如果在步驟16中，一控制電路決定該測量14的一個結果未超出一事先決定的誤差限度，則處理流程隨著步驟28-32繼續進行。
在步驟28中，依據被測的錯誤校正型態調高或調低該字線感測電壓。一種錯誤校正型態為記憶體單元所儲存的資料以一在該字線感測電壓之上的臨界電壓範圍所代表。另一種錯誤校正型態為記憶體單元所儲存的資料以一在該字線感測電壓之下的臨界電壓範圍所代表。在步驟30中，以該調整後的字線感測電壓對該記憶體單元作另一 感測操作。在步驟32中，從步驟30的感測操作，該控制電路測量該記憶體單元是否存有具一在現在的字線感測電壓與一先前的字線感測電壓(例如緊接在前的字線感測電壓)之間的一臨界電壓之資料。
關於這項使用一變動的字線感測電壓作錯誤校正資料的測量，下面討論第4圖時會作進一步說明。在步驟34中測量結果被輸出而結束本次讀取。
第2和3圖為記憶體單元之臨界電壓分布圖，示範在一移動讀取操作中測量儲存於記憶體單元之資料時一個變動的字線感測電壓的例子。
雖然第2圖顯示一具有四個邏輯位準的多階單元之臨界電壓分布，其他的實施例針對一簡單的二階單元，或是一具有超過四個邏輯位準的多階單元。第2圖有四個臨界電壓分布40、42、44和46分別對應四個邏輯位準L1(位元11)、L2(位元10)、L3(位元00)和L4(位元01)。
一具有字線感測電壓b 50之感測操作伴隨有一對於該記憶體單元是否儲存一對應於一在字線感測電壓b 50之上(例如L3和L4)或之下(例如L1和L2)之臨界電壓範圍之臨界電壓代表資料之測量。
一具有字線感測電壓a 48之感測操作伴隨有一對於該記憶體單元是否儲存一對應於一在字線感測電壓a 48之上(例如L2)或之下(例如L1)之臨界電壓範圍之臨界電壓代表資料之測量。
一具有字線感測電壓c 52之感測操作伴隨有一對於該記憶體單元是否儲存一對應於一在字線感測電壓c 52之上(例如L4)或之下(例如L3)之臨界電壓範圍之臨界電壓代表資料之測量。
第3圖說明一移動讀取操作的更多細節。預設的字線發送電壓a 60和c 70顯著地非最佳，因為它們並不具 有臨界電壓範圍之間的居中值。
在將資料編程入記憶體之前，先計算一頁中臨界電壓(Vt)低於每一字線(WL)感測電壓(a,b,c)的單元數目。
RL1為位於L1的單元數目(Vt低於WL感測電壓a)。
RL2為位於L1和L2的單元數目(Vt低於WL感測電壓b)。
RL3為位於L1、L2和L3的單元數目(Vt低於WL感測電壓c)。
在一個例子中，讀取第二資料位元需要兩個WL感測電壓。首先，WL感測電壓設定在WL感測電壓a，而感測結果(TL1)的位元“1”被計數。TL1指出Vt低於WL感測電壓a的單元數目。
定義△L1=RL1-TL1。如果△L1小於一事先決定的誤差限度(例如-M1<△L1<M2)，則已找到一最佳的WL感測電壓。否則，調整該WL感測電壓，直到在位準L1和L2的臨界電壓範圍間找到一最佳的WL感測電壓a’。在第3圖中，預設的WL感測電壓a 60被調整了兩次(62然後64)，直到達到一最佳的WL感測電壓a’。
然後，WL感測電壓設定在WL感測電壓c，而相同步驟經重覆以在位準L3和L4的臨界電壓範圍間找出一最佳的WL感測電壓c’。在第3圖中，預設的WL感測電壓c70被調整了兩次(72然後74)，直到達到一最佳的WL感測電壓c’。
第4圖為記憶體單元之一臨界電壓分布圖，示範在一讀取操作中測量錯誤校正資料的一個例子。
讀取兩個資料位元的第二資料位元需要一第二讀取操作。該二WL感測電壓值為a和c。如果該臨界電壓 位於L2或L3，該第二資料位元被解碼為0；否則該第二資料位元被解碼為1。
一具有接近一最佳WL感測電壓之臨界電壓(Vt)之記憶體單元有較高的機率具有誤差。據此測量在一臨界電壓範圍內的相對位置，因為接近該臨界電壓範圍之一邊緣的一相對位置有較高的機率具有誤差，而接近該臨界電壓範圍中間的一相對位置有較低的機率具有誤差。該多重讀取操作幫助識別哪個單元有較高的誤差機率。誤差機率為低密度奇偶檢查(LDPC)碼所用的錯誤校正，或稱軟訊息。
每一記憶體單元有其特有的臨界電壓。該軟訊息為關於一記憶體單元有一誤差的機率的資料。例如，如果讀取電壓為3V，一具有接近3V的臨界電壓之記憶體單元有高誤差機率，由於它太接近該讀取電壓。相反地，一臨界電壓離3V很遠的記憶體單元有低誤差機率。每一記憶體單元有其特有的軟訊息。
下面是一個例子，如果一記憶體單元之臨界電壓低於3V，則儲存資料“1”，而如果該記憶體單元之臨界電壓高於3V，則儲存資料“0”。因此，如果要儲存資料“0”，一記憶體單元之臨界電壓可以編程為4V。
然而，雜訊源很多，例如編程干擾(program disturb)、讀取干擾(read disturb)等等。每一記憶體單元之臨界電壓可能變動。例如，該臨界電壓可能從4V變動到3.5V、從4V變動到3.2V等等。
如果一記憶體單元有一臨界電壓3.2V，比起4V，它有一較高的誤差機率，由於在資料“0”臨界電壓範圍內之一相對位置較接近3V，也就是該臨界電壓範圍的末端。軟訊息經由對一記憶體單元之臨界電壓的區域的知識獲得。換句話說，該軟訊息指示一記憶體單元之臨界電壓 如何被影響(從4V變動到3.2V)。既然每一記憶體單元之臨界電壓的變動距離不同，則每一記憶體單元有其特有的軟訊息。
若知每一記憶體單元之實際臨界電壓值，可將最精確的機率指派給每一記憶體單元。但是，這樣可能在時間延遲或電路複雜度方面造成高額負擔。為了簡化這個過程，可在數個區域(或稱窄臨界電壓範圍)定義臨界電壓，將同樣的機率指派給在同一區域中的記憶體單元。
為了要對WL感測電壓a 80得到軟訊息，以WL感測電壓a-L1 82與a-R1 86進行額外感測操作(如需更多軟訊息，使用WL感測電壓a-L2 84與a-R2 88)。對WL感測電壓c 90執行類似的感測操作，以WL感測電壓c-L1 92與c-R1 96進行額外感測操作(如需更多軟訊息，使用WL感測電壓c-L2 94與c-R2 98)。兩個感測結果的差別指出是否一特定的儲存之臨界電壓位於兩感測電壓之內。這項多重讀取操作可定義重疊區，即兩個分布的重疊處，以一微粒的方式幫助產生該軟訊息，或LDPC碼所用的誤差機率。
下面的一個多階單元(MLC)範例結合該移動讀取操作與額外的讀取操作。
為了讀取該第二資料位元，需要兩個WL感測電壓。首先，將WL感測電壓設定為a，而感測結果(TL1)的“1”的數目被計數。TL1指出Vt低於a的單元數目。
控制電路計算△L1=RL1-TL1，有三種狀況：狀況1：-M1<△L1<M2；狀況2：△L1>M2；及狀況3：△L1<-M1。
據了解，在兩種狀況之間的邊界狀況可被分類為兩種有此邊界的狀況中的任一種。每一種狀況的細節在下文中進一步討論。
狀況1：△L1代表誤差小於一事先決定的誤差限度(例如，-M1<△L1<M2)。已找到一最佳的WL感測電壓。以WL感測電壓a-L1與a-R1進行額外讀取以獲得軟訊息。如需更多軟訊息，再使用WL感測電壓a-L2與a-R2進行額外讀取。
狀況2：△L1為太大的正數(△L1>M2)。 這種狀況代表感測結果(TL1)的“1”的數目太小。所以該WL感測電壓向較高的Vt方向增加。該感測結果儲存於一緩衝器以備後用。
以較高的WL感測電壓重覆該感測操作，且TL1再度被計數。如果△L1代表誤差小於一事先決定的誤差限度，一最佳的WL感測電壓(a’)已找到。由於先前的感測結果已儲存，目前的感測操作測量a’-L1的感測結果。兩個感測結果的差別指出是否一特定的儲存之臨界電壓位於兩感測電壓之間的窄臨界電壓範圍之內。將該WL感測電壓調整到a’-R1並重覆該感測操作以測量剩下的軟訊息。兩個感測結果的差別指出是否一特定的儲存之臨界電壓位於兩感測電壓之間的窄臨界電壓範圍之內。
如果△L1代表誤差大於事先決定的誤差限度，以當前的感測結果取代在緩衝器中的先前感測結果。增加該WL感測電壓且重覆該感測操作。
繼續該步驟直到找到一最佳的WL感測電壓(a’)。然後調整該WL感測電至a’-R1且重覆該感測操作以測量剩下的軟訊息。
在狀況2中，不需要使用WL感測電壓a’-L1的額外感測，因為對應的軟訊息在搜尋一最佳的WL感測位準及測量儲存的資料的移動讀取操作中已測量了。
狀況3：△L1為太小的負數(△L1<-M1)。這種狀況代表感測結果(TL1)的“1”的數目太大。所以該 WL感測電壓向較低的Vt方向降低。該感測結果儲存於一緩衝器以備後用。
以較低的WL感測電壓重覆該感測操作，且TL1再度被計數。 如果△L1代表誤差小於一事先決定的誤差限度，一最佳的WL感測電壓(a’)已找到。由於先前的感測結果已儲存，目前的感測操作測量a’-R1的感測結果。該不同的感測電壓為區域(或稱窄臨界電壓範圍)之分界線。兩個感測結果的差別指出是否一特定的儲存之臨界電壓位於兩感測電壓之間的窄臨界電壓範圍之內。將該WL感測電壓調整到a’-L1並重覆該感測操作以測量剩下的軟訊息。兩個感測結果的差別指出是否一特定的儲存之臨界電壓位於兩感測電壓之間的窄臨界電壓範圍之內。
如果△L1代表誤差大於事先決定的誤差限度，以當前的感測結果取代在緩衝器中的先前感測結果。降低該WL感測電壓且重覆該感測操作。
繼續該步驟直到找到一最佳的WL感測電壓(a’)。然後調整該WL感測電至a’-L1且重覆該感測操作以測量剩下的軟訊息。
在狀況3中，不需要使用WL感測電壓a’-R1的額外感測，因為對應的軟訊息在搜尋一最佳的WL感測位準及測量儲存的資料的移動讀取操作中已測量了。
每一記憶體單元有其特有的軟訊息。軟訊息可以一個單元一個單元地測量，也可以對整個記憶體頁一起測量。
第5圖為同時存入測量記憶體單元中儲存的資料的結果，與測量錯誤校正資料的結果兩者的程式設計之一流程圖範例。
在步驟152中，測量了儲存在記憶體單元中的資料與錯誤校正資料後，電路已準備好將兩種型態的測量 資料編程在記憶體中。在步驟154中，作軟資料計數，例如，資料格的數目分別計數在RL1、RL2和RL3中。在步驟156中，將儲存在記憶體單元中的資料與諸如RL1、RL2和RL3之記憶體單元計數之軟資料編程入記憶體。
第6和7圖為包含從相同的記憶體感測操作中合併測量記憶體單元中儲存的資料及該記憶體單元中之錯誤校正資料的讀取操作之等時線(timeline)的例子。
在時間帶162中，記憶體輸入端收到讀取指令，在時間帶164中，以該預設字線感測電壓“a”進行感測操作。從該感測操作測量是否記憶體單元存有在字線感測電壓之上/下之臨界電壓範圍內的資料。控制電路測量是否該記憶體單元存有在調整後的字線感測電壓之上或之下的臨界電壓範圍內的資料。在時間帶166中，一控制電路藉由計數與計算△L1，從同一感測操作中決定是否該測量的一結果超出一事先決定的誤差限度。誤差類型由△L1的正負號決定。在這個例子中，測量結果超出一事先決定的誤差限度，因此該字線感測電壓將被調整以重覆該測量，而調整的方向由△L1的正負號決定。
在時間帶168中，以一調整後的字線感測電壓進行感測操作。再次地，從該感測操作測量該記憶體單元內儲存的資料。從這個時候開始，因為感測操作是以不同的字線感測電壓進行，又從同一感測操作測量是否該記憶體單元之臨界電壓落在現在的字線發送電壓和一先前的字線發送電壓之間的範圍之錯誤校正資料。再次地，在時間帶170中，從同一感測操作，該控制電路藉由計數與計算△L1，決定是否該測量的一結果超出一事先決定的誤差限度。在這個例子中，測量結果再次超出一事先決定的誤差限度，因此該字線感測電壓將被調整以重覆該測量，而調整的方向由△L1的正負號決定。
在時間帶172中，以一調整後的字線感測電壓“a’-L1”進行感測操作。再次地，又從同一感測操作測量該記憶體單元內儲存的資料，與是否該記憶體單元之臨界電壓落在現在的字線發送電壓和一先前的字線發送電壓之間的範圍之錯誤校正資料。再次地，在時間帶174中，從該感測操作，該控制電路藉由計數與計算△L1，決定是否該測量的一結果超出一事先決定的誤差限度。在這個例子中，測量結果再次超出一事先決定的誤差限度，因此該字線感測電壓將被調整以重覆該測量，而調整的方向由△L1的正負號決定。
在時間帶176中，以一調整後的字線感測電壓“a’”進行感測操作。再次地，又從同一感測操作測量該記憶體單元內儲存的資料，與是否該記憶體單元之臨界電壓落在現在的字線發送電壓和一先前的字線發送電壓之間的範圍之錯誤校正資料。再次地，在時間帶178中，從該感測操作，該控制電路藉由計數與計算△L1，決定是否該測量的一結果超出一事先決定的誤差限度。在這個例子中，測量結果終於落在一事先決定的誤差限度內，因此該字線感測電壓無須調整以重覆測量儲存在記憶體單元內的資料。但是，該字線感測電壓將被調整以測量額外的錯誤校正資料，而該調整的方向由已收集之錯誤校正資料的類型及剩下來要收集之錯誤校正資料的類型來決定。
在時間帶180中，以一調整後的字線感測電壓a’-R1進行感測操作。從該感測操作，該控制電路決定測量是否該記憶體單元之臨界電壓落在現在的字線發送電壓和一先前的字線發送電壓之間的範圍之錯誤校正資料。
時間帶182-198重覆前面的時間帶164-180，但以預設字線感測電壓“c”取代“a”。
在時間帶202中，儲存資料的測量結果已準備 好。在時間帶204中，將儲存資料的測量結果輸出。在時間帶206中，錯誤校正資料的測量結果已準備好。在時間帶208中，將錯誤校正資料的測量結果輸出。
隨後，可進行錯誤校正。該錯誤校正可在一組單元，例如一記憶體頁的全部，或一記憶體頁的一部分上進行。
第8圖為從相同的記憶體感測操作中合併測量記憶體單元中儲存的資料及該記憶體單元中之錯誤校正資料的一積體電路的方塊圖範例。
一積體電路150包含一記憶體陣列100。一字線(或列)選擇解碼器101與被沿著記憶體陣列100中的列安置的多條字線102耦合並作電性聯通。一位元線(行)解碼器及驅動器103與被沿著記憶體陣列100中的行安置的多條位元線104耦合並作電性聯通，以便從記憶體陣列100中的記憶體單元讀取或寫入資料。位址通過匯流排105提供給該字線解碼器及驅動器101與該位元線解碼器103。方塊106中的感測放大器及資料進入結構經由匯流排107耦合到該位元線解碼器103。資料經由資料進入線111從該積體電路150上之輸入/輸出埠供給至方塊106中的資料進入結構。資料經由資料輸出線115從方塊106中的感測放大器供給至該積體電路150上之輸入/輸出埠，或至該積體電路150內部或外部的其他資料目的地。編程、抹除與讀取偏壓配置狀態機電路109控制偏壓配置供應電壓108，且於抹除時採取一恢復偏壓配置。狀態機電路109還包含邏輯電路140，其調整字線電壓，並以同樣的記憶體感測操作作多重記憶體測量。該多重記憶體測量測定儲存在記憶體單元內的資料並且為該記憶體單元產生諸如錯誤校正資料等之軟訊息。
在一個實施例中，記憶體晶片直接將軟資料的感測結果送至控制器，而該軟資料的計算在該記憶體晶片 之外進行。該軟資料可被存於該記憶體晶片之外的控制器內的一緩衝器或其他儲存器中。該晶片外緩衝器對該記憶體晶片要求的負擔較小，但是增加傳送時間。
在另一個實施例中，記憶體晶片在記憶體晶片上執行該軟資料的計算，而將計算出的機率送至控制器。 該軟資料可被存於該記憶體晶片上的一緩衝器或其他儲存器中。該晶片內緩衝器對該記憶體晶片要求的負擔較多，但是減少傳送時間。
為該軟資料，比起特徵為該軟資料的原始資料，該緩衝器或其他儲存器可能需要一較大的儲存空間，因為該資料代表誤差機率，而對一原始資料位元其可能為多重位元。當資料的一頁從該記憶體陣列中被讀取時，該頁資料對應的軟資料被儲存於一緩衝器中。
不同的實施例有以下的變化：一不同的WL感測位準調整次數；重新排列的步驟，一或更多加入的步驟，及/或在第6-7圖的讀取序列中一或更多刪除的步驟；在一或更多位置的一或更多步驟之執行(例如，在一外部的快閃控制器中「計數與計算」的步驟)。
本技術可用於各種記憶體，且可以硬體、軟體及/或韌體實施。本技術可在一諸如記憶體管理單元(MMU)、中央處理單元(CPU)及/或硬體IP之系統的一或更多層中實施。
本技術可用於單階單元(SLC)或多階單元(MLC)。各種實施例涵蓋不同數目的位元/單元。
這項技術適合用於有一壽命限制的記憶體，例如反及快閃(NAND flash)、非或快閃(NOR flash)、相位改變記憶體、磁性隨機存取記憶體及電阻性隨機存取記憶體(resistive RAM)。
各種實施例將該軟資料應用於錯誤校正使得 執行一演算法(例如ECC)後無誤差留存；及/或實施誤差縮減使得誤差雖留存但減少，例如將該感測電壓調整到一最佳的電壓。
以上所述者僅為本案之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本案精神所作之等效修飾或變 化，皆應涵蓋於以下之申請專利範圍內。
步驟10‧‧‧收到讀取指令
步驟12‧‧‧以預設的字線感測電壓對記憶體單元作感測操作
步驟14‧‧‧從感測操作，測量是否記憶體單元在字線感測電壓之上/下的臨界電壓範圍內存有資料
步驟16‧‧‧儲存資料的測量結果超出誤差限度？
步驟18‧‧‧依據誤差的型態調高或調低字線感測電壓
步驟20‧‧‧以調整後的字線感測電壓對記憶體單元作感測操作
步驟22‧‧‧從感測操作，測量是否記憶體單元在字線感測電壓之上/下的臨界電壓範圍內存有資料
步驟24‧‧‧從感測操作，測量錯誤校正資料
步驟26‧‧‧儲存資料的測量結果超出誤差限度？
步驟28‧‧‧依據被測的錯誤校正型態調高或調低字線感測電壓
步驟30‧‧‧以調整後的字線感測電壓對記憶體單元作感測操作
步驟32‧‧‧從感測操作，測量錯誤校正資料
步驟34‧‧‧輸出對記憶體單元儲存資料及錯誤校正資料的測量結果

Claims (18)

  1. 一種記憶體操作方法，包括：以一具有一第一字線感測電壓之記憶體感測操作對一記憶體單元作多次測量，該多次測量包含：(i)一第一測量，其測量該記憶體單元是否儲存：(a)對應於一第一組臨界電壓範圍之資料，該第一組臨界電壓範圍由一或更多低於該第一字線感測電壓之臨界電壓範圍所組成，或(b)對應於一第二組臨界電壓範圍之資料，該第二組臨界電壓範圍由一或更多高於該第一字線感測電壓之臨界電壓範圍所組成，以及(ii)一第二測量，其測量該記憶體單元之錯誤校正資料，該錯誤校正資料指示該記憶體單元中之一儲存之臨界電壓在屬於該第一組或第二組之一特定臨界電壓範圍內之相對位置；回應該第一字線感測電壓導致該第一測量結果超出一事先決定的誤差限度之測定，以一第二字線感測電壓取代該第一字線感測電壓，重覆對該記憶體單元之該第一測量。
  2. 如申請專利範圍第1項所述的方法，其中該錯誤校正資料指示該記憶體單元是否有一儲存之臨界電壓位於一小於多個臨界電壓範圍之一的次範圍內，在該多個臨界電壓範圍中之不同的臨界電壓範圍代表該記憶體單元可儲存的不同資料值。
  3. 如申請專利範圍第1項所述的方法，其中該錯誤校正資料指示該記憶體單元是否有一儲存之臨界電壓位於該第一字線感測電壓與該第二字線感測電壓之間。
  4. 如申請專利範圍第1項所述的方法，其中以該第一字線感測電壓所作的該第一測量之一第一結果被捨棄，代之以該第二字線感測電壓所作的該第一測量之一第二結果。
  5. 如申請專利範圍第1項所述的方法，更包括：回應該第一字線感測電壓導致該第一測量結果超出一事先決定的誤差限度之測定，以一系列替換字線感測電壓重覆對該記憶體單元之該第一測量，直到該替換字線感測電壓之一導致該第一測量結果符合該事先決定的誤差限度。
  6. 如申請專利範圍第5項所述的方法，其中該錯誤校正資料指示該記憶體單元是否有一儲存之臨界電壓位於兩個該替換字線感測電壓之間。
  7. 如申請專利範圍第5項所述的方法，其中以一較早的該系列替換字線感測電壓之一所作的該第一測量之一較早的結果被捨棄，代之以一較後的該系列替換字線感測電壓之一所作的該第一測量之一較後的結果。
  8. 如申請專利範圍第1項所述的方法，其中該第一測量之該第一字線感測電壓為在一項對該記憶體單元之移動讀取操作中之一個中間的字線感測電壓。
  9. 如申請專利範圍第1項所述的方法，其中該錯誤校正資料被用於對該記憶體單元之錯誤校正與誤差縮減之中之至少其一。
  10. 一種具有記憶體之積體電路，包括：一具有多個記憶體單元的記憶體陣列，其儲存為多個臨界電壓範圍之一所代表的資料；以及耦合到該記憶體陣列之控制電路，該控制電路以具有一第一字線感測電壓之一記憶體感測操作對該記憶體陣列之一記憶體單元作多次測量，該多次測量包含： (i)一第一測量，其測量該記憶體單元是否儲存：(a)對應於一第一組臨界電壓範圍之資料，該第一組臨界電壓範圍由一或更多低於該第一字線感測電壓之臨界電壓範圍所組成，或(b)對應於一第二組臨界電壓範圍之資料，該第二組臨界電壓範圍由一或更多高於該第一字線感測電壓之臨界電壓範圍所組成，以及(ii)一第二測量，其測量該記憶體單元之錯誤校正資料，該錯誤校正資料指示該記憶體單元中之一儲存之臨界電壓在屬於該第一組或第二組之一特定臨界電壓範圍內之相對位置；回應該第一字線感測電壓導致該第一測量結果超出一事先決定的誤差限度之測定，以一第二字線感測電壓取代該第一字線感測電壓，重覆對該記憶體單元之該第一測量。
  11. 如申請專利範圍第10項所述的電路，其中該錯誤校正資料指示該記憶體單元是否有一儲存之臨界電壓位於一小於多個臨界電壓範圍之一的次範圍內，在該多個臨界電壓範圍中之不同的臨界電壓範圍代表該記憶體單元可儲存的不同資料值。
  12. 如申請專利範圍第10項所述的電路，其中該錯誤校正資料指示該記憶體單元是否有一儲存之臨界電壓位於該第一字線感測電壓與該第二字線感測電壓之間。
  13. 如申請專利範圍第10項所述的電路，其中以該第一字線感測電壓所作的該第一測量之一第一結果被捨棄，代之以該第二字線感測電壓所作的該第一測量之一第二結果。
  14. 如申請專利範圍第10項所述的電路，更包括：回應該第一字線感測電壓導致該第一測量結果超出一 事先決定的誤差限度之測定，以一系列替換字線感測電壓重覆對該記憶體單元之該第一測量，直到該替換字線感測電壓之一導致該第一測量結果符合該事先決定的誤差限度。
  15. 如申請專利範圍第14項所述的電路，其中該錯誤校正資料指示該記憶體單元是否有一儲存之臨界電壓位於兩個該替換字線感測電壓之間。
  16. 如申請專利範圍第14項所述的電路，其中以一較早的該系列替換字線感測電壓之一所作的該第一測量之一較早的結果被捨棄，代之以一較後的該系列替換字線感測電壓之一所作的該第一測量之一較後的結果。
  17. 如申請專利範圍第10項所述的電路，其中該錯誤校正資料被用於對該記憶體單元之錯誤校正與誤差縮減之中之至少其一。
  18. 一種對一具有一錯誤檢查與控制(ECC)電路之記憶體的讀取方法，包括：以一第一字線電壓感測該記憶體；將該第一字線電壓調整到一第二字線電壓；以及以該第二字線電壓感測該記憶體，為該錯誤檢查與控制(ECC)電路取得該記憶體之資料與該記憶體單元之錯誤校正資料，其中該錯誤校正資料指示該記憶體單元中之一儲存之臨界電壓在一特定臨界電壓範圍內之相對位置。
TW102131937A 2012-09-07 2013-09-05 測量記憶體錯誤校正資料之方法及儀器 TWI515748B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261698280P 2012-09-07 2012-09-07
US201261701422P 2012-09-14 2012-09-14
US13/866,834 US9299459B2 (en) 2012-09-07 2013-04-19 Method and apparatus of measuring error correction data for memory

Publications (2)

Publication Number Publication Date
TW201411634A TW201411634A (zh) 2014-03-16
TWI515748B true TWI515748B (zh) 2016-01-01

Family

ID=50317928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131937A TWI515748B (zh) 2012-09-07 2013-09-05 測量記憶體錯誤校正資料之方法及儀器

Country Status (3)

Country Link
US (1) US9299459B2 (zh)
CN (1) CN103680629B (zh)
TW (1) TWI515748B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
KR102174030B1 (ko) * 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
US9965345B2 (en) 2014-09-24 2018-05-08 Macronix International Co., Ltd. Health management of non-volatile memory
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US10365859B2 (en) 2014-10-21 2019-07-30 International Business Machines Corporation Storage array management employing a merged background management process
US9563373B2 (en) 2014-10-21 2017-02-07 International Business Machines Corporation Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management
US10339048B2 (en) 2014-12-23 2019-07-02 International Business Machines Corporation Endurance enhancement scheme using memory re-evaluation
US9990279B2 (en) 2014-12-23 2018-06-05 International Business Machines Corporation Page-level health equalization
US10289484B2 (en) * 2016-09-16 2019-05-14 Micron Technology, Inc. Apparatuses and methods for generating probabilistic information with current integration sensing
KR102663813B1 (ko) * 2017-01-13 2024-05-07 삼성전자주식회사 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치
TWI672702B (zh) * 2018-09-28 2019-09-21 衡宇科技股份有限公司 訓練人工智慧估測儲存裝置的感測電壓的方法
US10991433B2 (en) * 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
US11769558B2 (en) 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903265A (en) * 1987-11-12 1990-02-20 Motorola, Inc. Method and apparatus for post-packaging testing of one-time programmable memories
US6751766B2 (en) * 2002-05-20 2004-06-15 Sandisk Corporation Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7966550B2 (en) 2007-03-31 2011-06-21 Sandisk Technologies Inc. Soft bit data transmission for error correction control in non-volatile memory
WO2008121577A1 (en) 2007-03-31 2008-10-09 Sandisk Corporation Soft bit data transmission for error correction control in non-volatile memory
US7966546B2 (en) 2007-03-31 2011-06-21 Sandisk Technologies Inc. Non-volatile memory with soft bit data transmission for error correction control
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
KR101082650B1 (ko) * 2009-01-21 2011-11-14 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US8054691B2 (en) 2009-06-26 2011-11-08 Sandisk Technologies Inc. Detecting the completion of programming for non-volatile storage
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
US8451664B2 (en) * 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
TWI455132B (zh) * 2010-06-23 2014-10-01 Phison Electronics Corp 資料讀取方法、控制電路與記憶體控制器
FR2980321A1 (fr) * 2011-09-21 2013-03-22 St Microelectronics Rousset Detecteur de courant autorisant une large plage de tension d'alimentation

Also Published As

Publication number Publication date
TW201411634A (zh) 2014-03-16
US9299459B2 (en) 2016-03-29
US20140082440A1 (en) 2014-03-20
CN103680629B (zh) 2017-01-25
CN103680629A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI515748B (zh) 測量記憶體錯誤校正資料之方法及儀器
US11934666B2 (en) Memory device with dynamic program-verify voltage calibration
KR102380614B1 (ko) 동적 프로그래밍 교정을 이용하는 메모리 디바이스
US11354193B2 (en) Memory device with dynamic processing level calibration
US8958250B2 (en) Method and apparatus for optimizing reference voltages in a nonvolatile memory
KR101578511B1 (ko) 리드 전압 설정 방법
KR100799018B1 (ko) 불휘발성 메모리 소자 및 자기 보상 방법
US9064594B2 (en) Methods and apparatus for soft data generation for memory devices based on performance factor adjustment
US8484519B2 (en) Optimal programming levels for LDPC
US20130339586A1 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8638604B1 (en) Non-volatile memory devices having uniform error distributions among pages
JP2009026436A (ja) 集合的特性を用いてメモリの閾電圧分布を測定する方法
JP2008047273A (ja) 半導体記憶装置およびその制御方法
US20200411110A1 (en) Preemptive mitigation of cross-temperature effects in a non-volatile memory (nvm)
US9437320B1 (en) Joint detecting and decoding system for nonvolatile semiconductor memory with reduced inter-cell interference
US10956064B2 (en) Adjusting code rates to mitigate cross-temperature effects in a non-volatile memory (NVM)
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
TW202326441A (zh) 記憶體系統及半導體記憶裝置
US12001286B2 (en) Memory device with dynamic processing level calibration