TWI513985B - 脈波寬度估計方法與裝置 - Google Patents

Description

脈波寬度估計方法與裝置

本發明是有關於一種脈波寬度估計方法與裝置，尤其是有關於一種應用於積體電路的脈波寬度估計方法與裝置。

在積體電路記憶體單元中，讀寫的過程中皆需要脈波寬度穩定準確的時脈信號來進行操作，為能清楚了解積體電路晶片上所產生時脈信號的脈波寬度，傳統作法便利用圖1所示的，其係完成於晶片上的信號抖動量測單元(On-chip Jitter measurement Unit)，首先，將分別代表待量測時脈信號的上昇緣與下降緣的領先信號與落後信號分別輸入兩個輸入端，其中由第一輸入端111輸入的領先信號會經過複數個延遲時間(delay time)為Ts的反相器(inverter)與D型正反器(D flip-flop)串(121,141)~(12N,14N)，而由第二輸入端112輸入的落後信號會經過複數個延遲時間(delay time)為Tf的反相器(inverter)131~13N後再用以觸發D型正反器141~14N，其中Ts大於Tf。如此一來，原本領先信號超前落後信號的待量測時間差將會隨著經過的反相器(inverter)數量增加而遞減，直到某一階段後，領先信號超前落後信號的時間差將由正轉負 而使該階段的D型正反器141~14N輸出也由正轉負，最後透過編碼器15之處理，將可得到代表領先信號超前落後信號的待量測時間差的數位碼，進而得到該時脈信號的脈波寬度值。但上述結構受到製程變異、電壓變異以及溫度變異影響頗大，因此當待測量時脈信號的頻率增大到某一程度後，習知手段將無法準確地測量出脈波寬度值。相同地，許多現存的技術手段，雖然運用其它技巧來企圖準確地測量出日益縮短的脈波寬度值，例如運用時間放大器(Timing Amplifier)來延長待測量時脈信號的脈波寬度以利測量，但皆無法有效免去製程變異、電壓變異以及溫度變異所造成不確定性。

現存的技術手段皆無法有效免去製程變異、電壓變異以及溫度變異所造成不確定性，因此本案發展出可以有效消除上述變異對待測脈波寬度估計值準確度所造成影響。

本發明所提供的脈波寬度估計方法，應用於積體電路以及電路系統之間，其中電路系統產生參考時脈信號，參考時脈信號具有預設脈波寬度，該方法包含下列步驟：積體電路產生待測時脈信號；將待測時脈信號與參考時脈信號送入積體電路中，用以分別將待測時脈信號之待測脈波寬度與參考時脈信號之預設脈波寬度乘上時間增益值而分別得到增益後待測時脈信號與增益後參考時脈信號；積體電路提供計數時脈信號分別對增益後待測時脈信號與增益後參考時脈信號進行取樣而分別得出第一計數值與第二計數值；以及利用預設脈波寬度、第一計數值與第二計數值估計出待測脈波寬度。

本發明所提供的脈波寬度估計裝置，完成於積體電路中，積體電路接收來自外界之電路系統所產生參考時脈信號，參考時脈信號具有預設脈波寬度，該裝置包含：待測時脈信號產生器，用以產生待測時脈信號；處理單元，信號連接至待測時脈信號產生器與電路系統，用以接收待測時脈信號與參考時脈信號後，分別將待測時脈信號之待測脈波寬度與參考時脈信號之預設脈波寬度乘上時間增益值而分別得到增益後待測時脈信號與增益後參考時脈信號；計數時脈信號產生器，用以產生計數時脈信號；以及計數單元，信號連接至處理單元與計數時脈信號產生器，用以根據計數時脈信號分別對增益後待測時脈信號與增益後參考時脈信號進行取樣而分別得出可用以估計出待測脈波寬度之第一計數值與第二計數值，或是將第一計數值與第二計數值傳送至電路系統，使電路系統可利用預設信號寬度、第一計數值與第二計數值而運算出該待測脈波寬度。

在本發明的較佳實施例中，上述之脈波寬度估計方法與裝置，其中參考時脈信號係用晶體震盪器所產生，而待測時脈信號為應用於記憶體單元中的字元線時脈信號。

在本發明的較佳實施例中，上述之脈波寬度估計方法與裝置，其中分別將待測時脈信號之待測脈波寬度與參考時脈信號之預設脈波寬度乘上時間增益值而分別得到增益後待測時脈信號與增益後參考時脈信號之步驟，係利用積體電路中之處理單元來完成。

在本發明的較佳實施例中，上述之脈波寬度估計方法與裝置，其中處理單元以及提供計數時脈信號的壓控震盪器電路，以同一積體電路製程完成在同一積體電路晶片中。

在本發明的較佳實施例中，上述之脈波寬度估計方法與裝置，其中利用預設脈波寬度、第一計數值與第二計數值估計出待測脈波寬度之步驟為：待測脈波寬度=(第一計數值/第二計數值)*預設脈波寬度。

本發明由於提供時間增益值的處理單元以及提供計數時脈信號的壓控震盪器電路皆可在同一積體電路晶片中以同一積體電路製程所完成，因此因為製程變異、電壓變異以及溫度變異所造成時間增益值與計數時脈信號頻率之不穩定，將會同時存在於處理單元以及壓控震盪器電路中，因此時間增益值與計數時脈信號頻率的變異可透過本案方法將其消除。

111‧‧‧第一輸入端

112‧‧‧第二輸入端

121~12N‧‧‧反相器

131~13N‧‧‧反相器(inverter)

141~14N‧‧‧D型正反器

15‧‧‧編碼器

3‧‧‧積體電路晶片

30‧‧‧處理單元

301、302‧‧‧時間放大器

31‧‧‧計數單元

311、312‧‧‧計數器

32‧‧‧計數時脈信號產生器

400‧‧‧待測時脈信號產生器

4‧‧‧積體電路晶片

49‧‧‧晶體震盪器

40‧‧‧處理單元

401‧‧‧時間差產生器

402‧‧‧時間放大器

403‧‧‧解多工器

41‧‧‧計數單元

411、412‧‧‧計數器

42‧‧‧計數時脈信號產生器

48‧‧‧運算單元

50、51‧‧‧延遲單元

DFF‧‧‧D型正反器

圖1，其係傳統作法完成於晶片上的信號抖動量測單元功能方塊示意圖。

圖2，其係本案所發展出來關於脈波寬度估計方法的流程示意圖。

圖3，其係可用以完成上述脈波寬度估計方法的第一實施例裝置示意圖。

圖4，其係可用以完成上述脈波寬度估計方法的第二實施例裝置示意圖。

圖5，其係上述時間放大器之內部電路示意圖。

圖6，其係可完成上述計數時脈信號產生器之環式振盪器示意圖。

請參見圖2，其係本案所發展出來關於脈波寬度估計方法的流程示意圖，主要是應用於待測積體電路以及與其信號連接之電路系統之間。電路系統可用以產生一參考時脈信號，該參考時脈信號具有一預設脈波寬度(t_clk)，該參考時脈信號可用晶體震盪器(crystal oscillator)來產生，用以確保該預設脈波寬度之穩定性，當然也可用其它穩定的解決方案來產生該參考時脈信號，至於脈波寬度估計方法可包含下列步驟：首先，使該積體電路產生一待測時脈信號(步驟21)，例如是記憶體單元中的字元線時脈信號(word line pulse)，而該待測時脈信號之一待測脈波寬度(t_wl)可以大於、小於甚或等於上述之預設脈波寬度(t_clk)。然後將該待測時脈信號與該參考時脈信號送入該積體電路中一處理單元，用以分別將該待測時脈信號之該待測脈波寬度與該參考時脈信號之該預設脈波寬度乘上一時間增益值A，進而分別得到脈波寬度放大為A*t_wl之增益後待測時脈信號”TA_WL”以及脈波寬度放大為A*t_clk之增益後參考時脈信號”TA_CLK(步驟22)。接著，由該積體電路中的壓控震盪器電路(Voltage Control Oscillator)所提供，頻率為fvco之一計數時脈信號可分別對該增益後待測時脈信號與該增益後參考時脈信號進行取樣，進而分別得出一第一計數值D1與一第二計數值D2(步驟23)。最後，利用該預設脈波寬度、該第一計數值與該第二計數值估計出該待測脈波寬度(步驟24)。以數學式來表達，D1=A*t_wl*fvco，D2=A*t_clk*fvco，D1/D2=(A*t_wl*fvco)/(A*t_clk*fvco)。而計數時脈信號之頻率fvco需大於增益後待測時脈信號與該增益後參考時脈信號的 頻率。

由於提供時間增益值的處理單元以及提供計數時脈信號的壓控震盪器電路(Voltage Control Oscillator)皆可在同一積體電路晶片中以同一積體電路製程所完成，因此因為製程變異、電壓變異以及溫度變異所造成時間增益值A與計數時脈信號頻率fvco之不穩定，將會同時存在於處理單元以及壓控震盪器電路中。但由數學式可看出，D1/D2=(A*t_wl*fvco)/(A*t_clk*fvco)=t_wl/t_clk，t_wl=(D1/D2)* t_clk，因此時間增益值A與計數時脈信號頻率fvco的變異可透過本案方法將其消除。

再請參見圖3，其係可用以完成上述方法的第一實施例裝置示意圖，其中待測時脈信號WL與參考時脈信號CLK分別輸入完成在同一積體電路晶片3中之處理單元30，該處理單元30包含有兩個時間放大器(Timing Amplifier)301、302，用以接收待測時脈信號WL與參考時脈信號CLK，並分別將該待測時脈信號WL之該待測脈波寬度t_wl與該參考時脈信號CLK之該預設脈波寬度t_clk乘上一時間增益值A，進而分別得到脈波寬度放大為A*t_wl之增益後待測時脈信號TA_WL以及脈波寬度放大為A*t_clk之增益後參考時脈信號TA_CLK，然後再將增益後待測時脈信號TA_WL以及增益後參考時脈信號TA_CLK分別送入計數單元31，計數單元31包含有兩個計數器311、312，其係根據計數時脈信號產生器32所產生之計數時脈信號VCO來對增益後待測時脈信號TA_WL以及增益後參考時脈信號TA_CLK進行取樣，進而分別得出可用以估計出該待測脈波寬度t_wl之第一計數值D1與第二計數值D2。而利用已知的預設脈波寬度 t_clk、第一計數值D1與第二計數值D2，便可以代入t_wl=(D1/D2)* t_clk而得到待測脈波寬度t_wl的估計值。而且，由於提供時間增益值A的時間放大器(Timing Amplifier)301、302、提供計數時脈信號的計數時脈信號產生器32以及計數器311、312皆可在同一積體電路晶片中以同一積體電路製程所完成，因此可有效消除時間增益值A與計數時脈信號頻率fvco的變異對待測脈波寬度t_wl估計值準確度造成的影響。

再請參見圖4，其係可用以完成上述方法的第二實施例裝置示意圖，其中待測時脈信號WL由待測時脈信號產生器400所產生，而參考時脈信號CLK則由積體電路晶片4外部電路系統中之晶體震盪器(crystal oscillator)49來產生，而待測時脈信號WL與參考時脈信號CLK分別輸入完成在同一積體電路晶片4中之處理單元40。處理單元40主要包含有時間差產生器(Time difference generator)401以及時間放大器(Timing Amplifier)402，其中時間差產生器401信號連接至該待測時脈信號產生器400與晶體震盪器49，用以接收該待測時脈信號WL與該參考時脈信號CLK後，透過SEL1端的控制，在第一時段中將該待測時脈信號WL之第一上升緣與第一下降緣處理成第一上升緣觸發信號與第二上升緣觸發信號，並於第二時段中將參考時脈信號CLK之第二上升緣與第二下降緣處理成第三上升緣觸發信號以及一第四上升緣觸發信號。接著利用時間放大器402於第一時段後接收該第一上升緣觸發信號與該第二上升緣觸發信號而產生該增益後待測時脈信號TA_WL後輸出至解多工器403，並用以於第二時段後接收該第三上升緣觸發信號與該第四上升緣觸發信號而 產生該增益後參考時脈信號TA_CLK後輸出至解多工器403。然後，再利用SEL2端對解多工器403之控制，分別將增益後待測時脈信號TA_WL與增益後參考時脈信號TA_CLK輸出至計數單元41，計數單元41可包含有兩個計數器411、412，其係根據計數時脈信號產生器42所產生之計數時脈信號VCO來對增益後待測時脈信號TA_WL以及增益後參考時脈信號TA_CLK進行取樣，進而分別得出可用以估計出該待測脈波寬度t_wl之第一計數值D1與第二計數值D2。而利用已知的預設脈波寬度t_clk、第一計數值D1與第二計數值D2，便可以代入t_wl=(D1/D2)* t_clk，而得到待測脈波寬度t_wl的估計值，在本例中，係利用運算單元48來完成上述計算，而運算單元48可以硬體、軟體或靭體等形式完成，而且可以完成在晶片中或是晶片外的電路系統中。同樣地，在本實施例中，由於時間差產生器401、時間放大器(Timing Amplifier)402、提供計數時脈信號的計數時脈信號產生器42以及計數器411、412皆可在同一積體電路晶片中以同一積體電路製程所完成，因此可有效消除時間增益值A與計數時脈信號頻率fvco的變異對待測脈波寬度t_wl估計值準確度造成的影響。

至於上述時間放大器(Timing Amplifier)301、302或402之內部電路則如圖5所示，主要由多個D型正反器、非及閘以及互斥或閘所構成，其中時間增益值A主要由2C/(gm*Toff)來決定，而C為非及閘之輸出電容值，gm為非及閘的互導(transconductance)，至於Toff則為圖中延遲單元(delay chain)50、51所提供的延遲時間值(time offset)。而計數時脈信號產生器42則可由圖6所示之環式振盪器(Ring Oscillator)或是其它壓控震盪器電路來完成。另外，待測時脈信號產生器可為應用於一記憶體單元中的一字元線時脈信號產生器但不限於此。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視本案所附之申請專利範圍所界定者為準。

400‧‧‧待測時脈信號產生器

4‧‧‧積體電路晶片

49‧‧‧晶體震盪器

40‧‧‧處理單元

401‧‧‧時間差產生器

402‧‧‧時間放大器

403‧‧‧解多工器

41‧‧‧計數單元

411、412‧‧‧計數器

42‧‧‧計數時脈信號產生器

48‧‧‧運算單元

Claims (12)

1. 一種脈波寬度估計方法，應用於一積體電路以及一電路系統之間，其中該電路系統產生一參考時脈信號，該參考時脈信號具有一預設脈波寬度，該方法包含下列步驟：該積體電路產生一待測時脈信號；將該待測時脈信號與該參考時脈信號送入該積體電路中，用以分別將該待測時脈信號之該待測脈波寬度與該參考時脈信號之該預設脈波寬度乘上一時間增益值而分別得到一增益後待測時脈信號與一增益後參考時脈信號；該積體電路提供一計數時脈信號分別對該增益後待測時脈信號與該增益後參考時脈信號進行取樣而分別得出一第一計數值與一第二計數值；以及利用該預設脈波寬度、該第一計數值與該第二計數值估計出該待測脈波寬度，其中利用該預設脈波寬度、該第一計數值與該第二計數值估計出該待測脈波寬度之步驟為：該待測脈波寬度=(該第一計數值/該第二計數值)*該預設脈波寬度。
2. 如申請專利範圍第1項所述之脈波寬度估計方法，其中該參考時脈信號係用一晶體震盪器所產生，而該待測時脈信號為應用於一記憶體單元中的一字元線時脈信號。
3. 如申請專利範圍第1項所述之脈波寬度估計方法，其中分別將該待測時脈信號之該待測脈波寬度與該參考時脈信號之該預設脈波寬度乘上該時間增益值而分別得到該增益後待 測時脈信號與該增益後參考時脈信號之步驟，係利用該積體電路中之一處理單元來完成。
4. 如申請專利範圍第3項所述之脈波寬度估計方法，其中該處理單元以及提供該計數時脈信號的一壓控震盪器電路，以同一積體電路製程完成在同一積體電路晶片中。
5. 一種脈波寬度估計裝置，完成於一積體電路中，該積體電路接收來自外界之一電路系統所產生一參考時脈信號，該參考時脈信號具有一預設脈波寬度，該裝置包含：一待測時脈信號產生器，用以產生一待測時脈信號；一處理單元，信號連接至該待測時脈信號產生器與該電路系統，用以接收該待測時脈信號與該參考時脈信號後，分別將該待測時脈信號之該待測脈波寬度與該參考時脈信號之該預設脈波寬度乘上一時間增益值而分別得到一增益後待測時脈信號與一增益後參考時脈信號；一計數時脈信號產生器，用以產生一計數時脈信號；一計數單元，信號連接至該處理單元與該計數時脈信號產生器，用以根據該計數時脈信號分別對該增益後待測時脈信號與該增益後參考時脈信號進行取樣而分別得出可用以估計出該待測脈波寬度之一第一計數值與一第二計數值；以及一運算單元，信號連接至該計數單元，用以利用該預設信號寬度、該第一計數值與該第二計數值以及算式”該待測脈波寬度=(該第一計數值/該第二計數值)*該預設脈波 寬度”而運算出該待測脈波寬度。
6. 如申請專利範圍第5項所述之脈波寬度估計裝置，其中該處理單元包含：一時間差產生器，信號連接至該待測時脈信號產生器與該電路系統，用以接收該待測時脈信號與該參考時脈信號後，分別將該待測時脈信號之一第一上升緣與一第一下降緣與該參考時脈信號之一第二上升緣與一第二下降緣處理成一第一上升緣觸發信號、一第二上升緣觸發信號、一第三上升緣觸發信號以及一第四上升緣觸發信號；以及一時間放大器，信號連接該時間差產生器，用以接收該第一上升緣觸發信號與該第二上升緣觸發信號而產生該增益後待測時脈信號，並用以接收該第三上升緣觸發信號與該第四上升緣觸發信號而產生該增益後參考時脈信號。
7. 如申請專利範圍第5項所述之脈波寬度估計裝置，其中該待測時脈信號產生器為應用於一記憶體單元中的一字元線時脈信號產生器，該參考時脈信號係用一晶體震盪器所產生，而計數時脈信號產生器為一壓控震盪器電路。
8. 如申請專利範圍第5項所述之脈波寬度估計裝置，其中該待測時脈信號產生器、該處理單元、該計數時脈信號以及該計數單元以同一製程完成在同一積體電路晶片中。
9. 一種脈波寬度估計裝置，完成於一積體電路中，該積體電路接收來自外界之一電路系統所產生一參考時脈信號，該 參考時脈信號具有一預設脈波寬度，該裝置包含：一待測時脈信號產生器，用以產生一待測時脈信號；一處理單元，信號連接至該待測時脈信號產生器與該電路系統，用以接收該待測時脈信號與該參考時脈信號後，分別將該待測時脈信號之該待測脈波寬度與該參考時脈信號之該預設脈波寬度乘上一時間增益值而分別得到一增益後待測時脈信號與一增益後參考時脈信號；一計數時脈信號產生器，用以產生一計數時脈信號；一計數單元，信號連接至該處理單元與該計數時脈信號產生器，用以根據該計數時脈信號分別對該增益後待測時脈信號與該增益後參考時脈信號進行取樣而分別得出一第一計數值與一第二計數值，並將該第一計數值與該第二計數值傳送至該電路系統，使該電路系統可利用該預設信號寬度、該第一計數值與該第二計數值而運算出該待測脈波寬度；以及一運算單元，信號連接至該計數單元，用以利用該預設信號寬度、該第一計數值與該第二計數值以及算式”該待測脈波寬度=(該第一計數值/該第二計數值)*該預設脈波寬度”而運算出該待測脈波寬度。
10. 如申請專利範圍第9項所述之脈波寬度估計裝置，其中該處理單元包含：一時間差產生器，信號連接至該待測時脈信號產生器與該電路系統，用以接收該待測時脈信號與該參考時脈信號後，分別將該待測時脈信號之一第一上升緣與一第一下降 緣與該參考時脈信號之一第二上升緣與一第二下降緣處理成一第一上升緣觸發信號、一第二上升緣觸發信號、一第三上升緣觸發信號以及一第四上升緣觸發信號；以及一時間放大器，信號連接該時間差產生器，用以接收該第一上升緣觸發信號與該第二上升緣觸發信號而產生該增益後待測時脈信號，並用以接收該第三上升緣觸發信號與該第四上升緣觸發信號而產生該增益後參考時脈信號。
11. 如申請專利範圍第9項所述之脈波寬度估計裝置，其中該待測時脈信號產生器為應用於一記憶體單元中的一字元線時脈信號產生器，該參考時脈信號係用一晶體震盪器所產生，而計數時脈信號產生器為一壓控震盪器電路。
12. 如申請專利範圍第9項所述之脈波寬度估計裝置，其中該待測時脈信號產生器、該處理單元、該計數時脈信號以及該計數單元以同一製程完成在同一積體電路晶片中。