TWI507834B - 自動測試設備資源配置方法與自動測試通道配置裝置 - Google Patents
自動測試設備資源配置方法與自動測試通道配置裝置 Download PDFInfo
- Publication number
- TWI507834B TWI507834B TW102147457A TW102147457A TWI507834B TW I507834 B TWI507834 B TW I507834B TW 102147457 A TW102147457 A TW 102147457A TW 102147457 A TW102147457 A TW 102147457A TW I507834 B TWI507834 B TW I507834B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- channel
- channels
- state
- automatic
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於一種資源配置方法與通道配置裝置,特別關於一種應用於自動測試設備的自動測試設備資源配置方法與自動測試通道配置裝置。
在積體電路的領域中,測試是一個很重要的步驟。測試的目的在於確認被測試的積體電路(或稱晶片)的運作符合預期,並且將通過測試與未通過測試的積體電路分門別類。避免將未通過測試的積體電路販售給客戶從而造成巨大的損失。
在測試時,自動測試設備(automated test equipment,ATE)被廣泛地運用。自動測試設備可以用來對受測的積體電路送出信號,並接收、分析從受測積體電路反饋的信號,來決定受測的積體電路有沒有發生功能錯誤(malfunction)的狀況。
在自動測試設備的領域中,如何同時測試多個待
測物(device under test,DUT)一直是重要的課題。同一時間能測試的待測物的數量越多,代表產品的測試成本越低。
有鑑於以上的課題,本發明提出一種自動測試設備資源配置方法以及應用此方法的自動測試通道配置裝置,應用此方法,可以依據多個測試環境中每個測試環境被選擇的狀態與多個測試通道中每個測試通道在多個測試環境中是否被致能以供測試的狀態,來決定在一個批次的測試中前述多個通道中每個通道是否該導通。
依據本發明的一種自動測試設備資源配置方法,包含設定關係表,該關係表用以紀錄多個通道對應多個測試環境之操作關聯性。並且,由前述多個測試環境中,選擇其中一個第一測試環境。並且,依據前述關係表計算對應第一測試環境的第一通道狀態。並且,由前述多個測試環境中,選擇其中一個第二測試環境。並且,依據前述關係表計算對應第二測試環境的第二通道狀態。並且,依據第一通道狀態與第二通道狀態,計算前述多個通道中的一個第一通道是否需要被導通,以產生一個第一通道控制訊號。
依據本發明的一種自動測試設備,包含多個測試通道、記憶模組與邏輯運算模組。多個測試通道中的每個測試通道用以依據一個測試通道控制訊號而選擇性地被導通。記憶模組包含對應於前述多個測試通道的多列記憶區塊,這
些記憶區塊中每一列記憶區塊係關於前述多個測試通道中一個測試通道,每一列記憶區塊中包含多個導通狀態值。邏輯運算模組電性連接至前述多個測試通道與前述記憶模組,用以依據前述一列記憶區塊中的被記錄的多個導通狀態值與測試環境選擇資料以產生一個測試通道控制訊號,其中前述測試環境選擇資料係用以紀錄多個選擇狀態值,這些選擇狀態值係對應於前述多個測試環境。
應用本發明所提供的自動測試設備資源配置方
法以及對應的自動測試通道配置裝置,可以依據多個測試環境中每個測試環境被選擇的狀態與多個測試通道中每個測試通道在多個測試環境中是否被致能以供測試的狀態,來決定在一個批次的測試中前述多個通道中每個通道是否該被致能。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
1‧‧‧自動測試系統
11‧‧‧自動測試設備
13‧‧‧自動測試通道配置裝置
131‧‧‧通道模組
133‧‧‧記憶模組
135‧‧‧邏輯運算模組
1351‧‧‧控制單元
1353、1353a‧‧‧第一邏輯單元
1355、1355a‧‧‧第二邏輯單元
1357‧‧‧緩衝器
15‧‧‧待測裝置
F1‧‧‧有限狀態機
M1‧‧‧多工器
Q1、Q2‧‧‧電晶體
第1圖,係依據本發明一實施例的自動測試系統功能方塊圖。
第2圖,係依據本發明一實施例的自動測試通道配置裝置功能方塊圖。
第3圖,係用以說明依據本發明一實施例的邏輯運算模組中的電路示意圖。
第4圖,係依據本發明一實施例的有限狀態機運作模式示意圖。
第5圖,係依據本發明一實施例中第一邏輯單元與第二邏輯單元的電路示意圖。
第6圖,係依據本發明一實施例的自動測試設備資源配置方法流程圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
鑑於習知技術已存在之問題,本發明提出一種自動測試設備資源配置方法及使用此方法的自動測試通道配置裝置(automatic test equipment,ATE)。自動測試設備可應用於積體電路的功能測試。
於本發明一實施例中的自動測試系統,請參照第1圖,其係依據本發明一實施例的自動測試系統功能方塊圖。如第1圖所示,自動測試系統1包含自動測試設備(automated
test equipment,ATE)11、自動測試通道配置裝置13以及一個或多個待測裝置(device under test,DUT)15。其中自動測試通道配置裝置13分別電性連接至自動測試設備11與一個或多個待測裝置15。於本發明中所述的「測試環境」可以是對一個待測物的多種測試,也可以是對多個待測物的不同測試。
自動測試設備11係用以將一組或多組測試信號
提供給一個或多個待測裝置15,並分析來自前述待測裝置15的一個或多個信號的特性,以決定前述待測裝置15的功能是否正常。舉例來說,自動測試設備11可用以量測並紀錄(甚或分析)待測裝置15中電源引腳及/或接地引腳的電壓特性、電流特性、阻抗特性。自動測試設備11也可用以量測並紀錄待測裝置15中一個或多個信號輸入/輸出引腳的阻抗特性。自動測試設備11更可以用以對待測裝置15供電後,對待測裝置15的特定輸入引腳輸入具有特定模式的訊號,並量測與記錄待測裝置15的特定輸出引腳所輸出的訊號的模式。
自動測試通道配置裝置13係用以橋接自動測試
設備11與待測裝置15。舉例來說,請參照第2圖,其係依據本發明一實施例的自動測試通道配置裝置功能方塊圖。如第2圖所示,自動測試通道配置裝置13包含一個通道模組131、一個記憶模組133與一個邏輯運算模組135。其中邏輯運算模組135分別電性連接至通道模組131與記憶模組133。
通道模組131中包含M個測試通道,每個測試
通道受一個對應的測試通道控制訊號控制而選擇性地被導通,以在自動測試設備11與待測物15之間傳送訊號。更明確地說,當通道模組131中的第一個測試通道受對應的第一測試通道控制訊號控制而在自動測試設備11與待測物15之間形成通路時,訊號可經由第一測試通道往來於自動測試設備11與待測物15之間。當通道模組131中的第一個測試通道受對應的第一測試通道控制訊號控制而在自動測試設備11與待測物15之間形成斷路時,訊號無法經由第一測試通道往來於自動測試設備11與待測物15之間。為便於描述與理解,本發明以下實施例中以通道模組131包含八個通道為例子加以解釋。
記憶模組133可以包含八列記憶區塊,其中第一
列記憶區塊用以紀錄前述八個測試通道中第一個測試通道對應於多個測試環境的多個導通狀態值。舉例來說,假如通道模組131中包含8個測試通道,則記憶模組133可以用8列記憶區塊來記錄對應於8個測試通道中每個通道在多個測試環境中的每個預射測試環境下是否被導通,一個測試通道被導通表示可以讓訊號通過,反之一個測試通道不被導通表示不可以讓訊號通過。因此,每一列記憶區塊可以記錄多個導通狀態值。
邏輯運算模組135用以依據一列記憶區塊中被
記錄的多個致能狀態與一筆測試環境選擇資料以產生一個對
應的測試通道控制訊號,以選擇性地致能通道模組131的八個測試通道中的一個對應的測試通道。其中,測試環境選擇資料係用以描述多個測試環境中,哪一個或哪幾個測試環境被選擇。以第一測試通道舉例來說,請參照下列第1表。
第1表中的第二列係用以說明第一測試通道在
第一至第八共八個測試環境的每個測試環境中是否必須被導通以供測試。第1表中的第三列則用以說明共計八個測試環境中每個測試環境是否被選擇用來測試。而第1表的第四列是依據第二列與第三列經過邏輯運算得到的結果。具體而言,以對應到第一測試環境的資料為例,在第一測試環境中第一測試通道被預期被致能以提供測試之用,然而如果依據測試環境選擇資料第一測試環境並沒有被選擇來做測試,則對應到第一測試環境的測試環境致能訊號的布林代數值會被設為假(否)。更明確地說,對應於每一個測試環境,只有當導通狀態值的布林代數值為真,且依據測試環境選擇資料此測試環境的選擇狀態值的布林代數值為真,測試環境致能訊號的布林代數值才會被設定為真(是),否則測試環境致能訊號的
布林代數值就會被設定為假(否)。
再依據八個測試環境致能訊號,邏輯運算模組
135就可以決定用來控制第一測試通道的第一測試通道控制訊號。舉例來說,當八個測試環境致能訊號中有任何一個的布林代數值為真(是),則第一測試通道控制訊號的布林代數值就為真,表示第一測試通道要被導通來提供測試之用。反之,如果八個測試環境致能訊號的布林代數值都為假(否),則第一測試通道控制訊號的布林代數值就為假,表示第一測試通道不會被導通來提供測試之用。
更明確地說,邏輯運算模組135可以如第3圖所
示,第3圖係用以說明依據本發明一實施例的邏輯運算模組中的電路示意圖。如第3圖所示,邏輯運算模組135包含控制單元1351、多個第一邏輯單元1353以及一個第二邏輯單元1355。其中控制單元1351電性連接至自動測試設備11與記憶模組133。多個第一邏輯單元1353電性連接至記憶模組133,而第二邏輯單元1355電性連接至第一邏輯單元1353與通道模組131。
控制單元1351係用以從記憶模組133的多列記
憶區塊中讀取一列記憶區塊中關於對應的一個通道與多個測試環境的被記錄的多個導通狀態值。實作上,控制單元1351可以包含一個狀態機F1與一個多工器M1。其中,狀態機F1電性連接至自動測試設備11,而多工器M1電性連接至有限
狀態機F1與記憶模組133。
有限狀態機F1係用以依據自動測試設備11所送
來的指令選擇性地將對應於多個通道的多筆通道狀態資料寫入記憶模組133或依序讀出記憶模組133中所儲存的M筆通道狀態資料。而多工器M1受到有限狀態機F1的控制而將通道狀態資料寫入記憶模組133或是從記憶模組133中讀取特定位址範圍中所儲存的通道狀態資料。
當自動測試設備11並未指示要準備開始進行自
動測試時,有限狀態機F1可以接收來自於自動測試設備11的通道狀態資料,並控制多工器M1與記憶模組133,以將所接收到的通道狀態資料寫入記憶模組133。反之,當自動測試設備11準備開始進行自動測試時,自動測試設備會發出一個啟動訊號,有限狀態機F1接收到這個啟動訊號後會準備開始從記憶模組133中的第1列記憶區塊開始讀取。每一個運算週期(可包含多個時脈週期)讀取一列記憶區塊中所儲存的多個導通狀態值提供給第一邏輯單元1353進行邏輯運算。
於某些實施例中,邏輯運算模組135更包含一個
緩衝器。每一個測試通道控制訊號被產生後先被儲存在此緩衝器中,而當多個測試通道控制訊號都被產生後,有限狀態機F1控制緩衝器1357將所收集到的多個測試通道控制訊號一次性地輸出至通道模組131,以控制多個測試通道。並且有限狀態機F1將狀態設定為待機。
簡單來說,請參照第4圖,其係依據本發明一實
施例的有限狀態機運作模式示意圖。如第4圖所示,有限狀態機F1在四個狀態間切換,在沒有接收到啟動訊號時,有限狀態機F1設定在待機的狀態,並控制多工器M1來將所接收到來自於自動測試設備11的導通狀態值寫入記憶模組133中。收到啟動訊號後,有限狀態機F1先將狀態設定至讀取,以從記憶模組133中第一列記憶區塊開始讀取其中所儲存的多個導通狀態值。而後當讀取完成後,例如一個或多個時脈週期後,有限狀態機F1將狀態設定為運算,此時多個第一邏輯單元1353與一個第二邏輯單元1355依據多個導通狀態值與多個選擇狀態值來產生一個測試通道控制訊號。當測試通道控制訊號被產生之後,有限狀態機F1將狀態設定至判斷,若對應於多個測試通道的多個測試通道控制訊號都被產生了,則隨後將狀態設定至待機,否則將狀態設定至讀取以依序從第二列記憶區塊、第三列記憶區塊讀取其中所儲存的多個導通狀態值。
多個第一邏輯單元1353中的每個第一邏輯單元
用以依據一個導通狀態值與該測試環境選擇資料中的一個選擇狀態值,產生一個測試環境致能訊號。於一個實施例中,依據前述第1表,每個第一邏輯單元1353可以是一個及閘(and gate),則只有當其所接收到的導通狀態值與選擇狀態值的布林代數值都為真,邏輯單元1353所產生的測試環境致能訊號
的布林代數值才為真。相對地,只要所接收到的導通狀態值或是選擇狀態值其中之一的布林代數值為假,邏輯單元1353所產生的測試環境致能訊號的布林代數值就為假。
第二邏輯單元1355依據前述多個第一邏輯單元
1353所輸出的多個測試環境致能訊號產生一個測試通道控制訊號。於一個實施例中,第二邏輯單元1355可以是一個或閘(or gate),因此只要其所接收到的多個測試環境致能訊號中有任意一個測試環境致能訊號的布林代數值為真,測試通道控制訊號的布林代數值就為真。相對地,只有在多個測試環境致能訊號的布林代數值都為假,測試通道控制訊號的布林代數值才為假。測試通道控制訊號的布林代數值為真表示所對應的測試通道應該被導通,反之則代表對應的測試通道應該不導通。
综上所述,邏輯運算模組135可以是一個可程式
化邏輯裝置,以實現前述的控制單元1351、多個第一邏輯單元1353與第二邏輯單元1355。因此,舉例來說,邏輯運算模組135可以是可程式化陣列邏輯(programmable array logic,PAL)、通用陣列邏輯(general array logic,GAL)、可程式邏輯裝置(programmable logic device,PLD)、複雜可程式邏輯裝置(complex programmable logic device,CPLD)、現場可程式邏輯閘陣列(field programmable gate array,FPGA)或其他具有可程式化功能的電子裝置,本發明不以此為限。
於另外一個關於邏輯運算模組135中第一邏輯
單元與第二邏輯單元的實施例中,請參照第5圖,其係依據本發明一實施例中第一邏輯單元與第二邏輯單元的電路示意圖。如第5圖所示,邏輯運算模組135中除了控制單元(於本圖未繪示)外,還包含多個第一邏輯單元1353a與一個第二邏輯單元1355a。
更明確地說,每個第一邏輯單元1353a可以包含
兩個N通道金屬氧化物半導體場效電晶體(N-channel metal-oxide semiconductor field-effect transistor,NMOSFET or NMOS),也就是NMOS Q1與NMOS Q2,NMOS Q1的閘極電性連接至記憶模組133以接收一個對應的導通狀態值、NMOS Q2的閘極電性連接至自動測試設備11以接收一個對應的選擇狀態值。因此,如第5圖所示,當導通狀態值與選擇狀態值的布林代數值都為真時,NMOS Q1的汲極(也就是第一邏輯單元1353a的輸出端)與整個電路的接地端之間形成通路,由是在NMOS Q1的汲極的電壓值會被拉低。
而第二邏輯單元1355a則可以是一個反向器,因
此只要第二邏輯單元1355a的輸入端所接的多個第一邏輯單元1353a之中,有一個第一邏輯單元1353a的輸出端與接地端之間形成通路,則第二邏輯單元1355a所輸出的測試通道控制訊號的布林代數值就會為真。此外,於此實施例中,第一邏輯單元1351a的數量可以多於測試環境的數量,也就是如果測
試環境的數量是8個,第一邏輯單元1351的數量可以是16個、20個甚至100個。並且,只有其中8個第一邏輯單元1351a的NMOS Q2的閘極會被連接到自動測試設備,其他多個第一邏輯單元1351a的NMOS Q2的閘極會被接地。
因此,自動測試設備通道配置裝置13中的邏輯
運算模組135可以包含一個用來實現控制單元1351的晶片,例如8051單晶片,以及一個包含前述多個第一邏輯單元1351a與第二邏輯單元1353a的一個晶片。
關於本發明一實施例中的自動測試設備資源配
置方法,請一併參照第1圖、第2圖與第6圖,第6圖係依據本發明一實施例的自動測試設備資源配置方法流程圖。如步驟S610所示,自動測試設備11設定關係表並將關係表寫入自動測試通道配置裝置13中的記憶模組133,關係表用以紀錄多個通道對應多個測試環境之操作關聯性。舉例來說,關係表可以用來記錄多列資料,每一列資料如第1表中第二列所示,記錄了一個測試通道在多個測試環境下是否應該被致能來提供測試的多個布林代數值(導通狀態值)。
如步驟S620所示,自動測試設備11由多個測試
環境中,選擇其中一個第一測試環境。如步驟S630所示,自動測試通道配置裝置13依據關係表計算出對應第一測試環境的第一通道狀態。如步驟S640所示,自動測試設備11由多個測試環境中,選擇其中一個第二測試環境。如步驟S650所
示,自動測試通道配置裝置13依據關係表計算出對應第二測試環境的第二通道狀態。換句話說,自動測試設備11可以從多個測試環境中,選擇部份的測試環境來進行測試。而在進行測試前,這個選擇的結果可以先產生為對應於多個測試環境的多個布林代數值(測試環境選擇資料)。而後把對應於這些測試環境的這些布林代數值(測試環境選擇資料)與前述關係表拿來進行邏輯運算,以得到多個通道狀態(測試環境致能訊號)。
而後如步驟S660所示,自動測試通道配置裝置
13依據第一通道狀態與第二通道狀態,計算多個通道中的一個第一通道是否需要被導通,以產生一個第一通道控制訊號。
在步驟S630及步驟S650中,當要計算第一通道
狀態與第二通道狀態時,自動測試通道配置裝置13依據關係表中所記錄的第一通道對應於第一測試環境是否被導通來決定該第一通道狀態。自動測試通道配置裝置13依據關係表中所記錄的第一通道對應於第二測試環境是否被導通來決定該第二通道狀態。而在步驟S660中,當要計算第一通道是否需要被導通時,自動測試通道配置裝置13依據前述第一通道狀態與前述第二通道狀態進行邏輯或(logic or)計算,以決定第一通道是否需要被導通。換句話說,當第一通道狀態與第二通道狀態其中之一的布林代數值為真時,表示第一通道需要被導通。
綜上所述,應用本發明所提供的自動測試設備資
源配置方法以及對應的自動測試通道配置裝置,可以依據多個測試環境中每個測試環境被選擇的狀態與多個測試通道中每個測試通道在多個測試環境中是否被致能以供測試的狀態,來決定在一個批次的測試中前述多個通道中每個通道是否該被致能。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
13‧‧‧自動測試通道配置裝置
131‧‧‧通道模組
133‧‧‧記憶模組
135‧‧‧邏輯運算模組
Claims (8)
- 一種自動測試設備資源配置方法,包含:設定一關係表,該關係表用以紀錄多個通道對應多個測試環境之操作關聯性;由該些測試環境中,選擇該些測試環境其中一第一測試環境;依據該關係表,計算對應該第一測試環境的一第一通道狀態;由該些測試環境中,選擇該些測試環境其中一第二測試環境;依據該關係表,計算對應該第二測試環境的一第二通道狀態;以及依據該第一通道狀態與該第二通道狀態,計算該些通道中的一第一通道是否需要被導通,以產生一第一通道控制訊號;其中在計算該些通道中的該第一通道是否需要被導通的步驟中,係依據該第一通道狀態與該第二通道狀態進行一邏輯或(logic or)計算,以決定該些通道中的該第一通道是否需要被導通。
- 如請求項1所述的自動測試設備資源配置方法,其中在計算該第一通道狀態的步驟中,係依據該關係表中所記錄 的該第一通道對應於該第一測試環境是否被導通來決定該第一通道狀態。
- 如請求項1所述的自動測試設備資源配置方法,更包含依據一啟動訊號以從該些通道中選擇該第一通道。
- 如請求項1所述的自動測試設備資源配置方法,更包含依據該第一通道狀態與該第二通道狀態,計算該些通道中的一第二通道是否需要被導通,以產生一第二通道控制訊號。
- 如請求項1所述的自動測試設備資源配置方法,更包含輸出該第一通道控制訊號以控制該第一通道。
- 一種自動測試通道配置裝置,適於連接一自動測試設備與至少一待測物,該自動測試通道配置裝置包含:多個測試通道;一記憶模組,包含對應於該些測試通道的多列記憶區塊,每一該記憶區塊係關於該些測試通道其中之一,每一該記憶區塊中包含多個導通狀態值;以及一邏輯運算模組,電性連接至該些測試通道與該記憶模組,用以依據該些記憶區塊其中之一中的被記錄的該些導通狀態值與一測試環境選擇資料以產生一測試通道控制訊號以選擇性的導通該些測試通道其中之一,其中該測試環境選擇資料係用以紀錄多個選擇狀態值,該些選擇狀態值係對應於該些測試環境; 其中該邏輯運算模組包含:一控制單元,電性連接至該記憶模組,用以從該些記憶區塊中讀取一第一記憶區塊中的多個導通狀態值;多個第一邏輯單元,電性連接至該記憶模組,每一該第一邏輯單元用以依據被讀取的該些導通狀態值其中之一導通狀態值與該測試環境選擇資料中的一選擇狀態值決定一測試環境致能訊號;以及一第二邏輯單元,電性連接至該些第一邏輯單元與該些測試通道,用以依據該些測試環境致能訊號以產生該測試通道控制訊號。
- 如請求項6所述的自動測試通道配置裝置,其中該控制單元有順序地從該些記憶區塊中讀取該些導通狀態值,以依序產生該些測試通道控制訊號。
- 如請求項7所述的自動測試通道配置裝置,其中該控制單元在該些測試通道控制訊號都被產生後,輸出該些測試通道控制訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102147457A TWI507834B (zh) | 2013-12-20 | 2013-12-20 | 自動測試設備資源配置方法與自動測試通道配置裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102147457A TWI507834B (zh) | 2013-12-20 | 2013-12-20 | 自動測試設備資源配置方法與自動測試通道配置裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201525635A TW201525635A (zh) | 2015-07-01 |
TWI507834B true TWI507834B (zh) | 2015-11-11 |
Family
ID=54197614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102147457A TWI507834B (zh) | 2013-12-20 | 2013-12-20 | 自動測試設備資源配置方法與自動測試通道配置裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI507834B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997049020A2 (en) * | 1996-06-20 | 1997-12-24 | Combustion Engineering, Inc. | Automatic self-testing system |
US6523139B1 (en) * | 1999-12-17 | 2003-02-18 | Honeywell International Inc. | System and method for fail safe process execution monitoring and output control for critical systems |
US20060123303A1 (en) * | 2004-11-19 | 2006-06-08 | Analog Devices Inc | Integrating time measurement circuit for a channel of a test card |
CN101763112A (zh) * | 2008-12-22 | 2010-06-30 | 重庆川仪自动化股份有限公司 | 过程自动化系统i/o模块自动检测系统 |
TW201122514A (en) * | 2009-12-16 | 2011-07-01 | Hon Hai Prec Ind Co Ltd | Control system and method of video graphics array signal test |
-
2013
- 2013-12-20 TW TW102147457A patent/TWI507834B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997049020A2 (en) * | 1996-06-20 | 1997-12-24 | Combustion Engineering, Inc. | Automatic self-testing system |
US6523139B1 (en) * | 1999-12-17 | 2003-02-18 | Honeywell International Inc. | System and method for fail safe process execution monitoring and output control for critical systems |
US20060123303A1 (en) * | 2004-11-19 | 2006-06-08 | Analog Devices Inc | Integrating time measurement circuit for a channel of a test card |
CN101763112A (zh) * | 2008-12-22 | 2010-06-30 | 重庆川仪自动化股份有限公司 | 过程自动化系统i/o模块自动检测系统 |
TW201122514A (en) * | 2009-12-16 | 2011-07-01 | Hon Hai Prec Ind Co Ltd | Control system and method of video graphics array signal test |
Also Published As
Publication number | Publication date |
---|---|
TW201525635A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7612574B2 (en) | Systems and methods for defect testing of externally accessible integrated circuit interconnects | |
CN101796424B (zh) | 具有减小的电流泄漏的半导体器件测试系统 | |
US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
TWI606245B (zh) | 電路測試之方法、裝置及電腦程式產品 | |
US20110179324A1 (en) | Testing apparatus and method for analyzing a memory module operating within an application system | |
TWI510798B (zh) | 通用型測試平台及其測試方法 | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
TW201435371A (zh) | 診斷工具-一種增加良率提升製程之產量的方法 | |
TWI507834B (zh) | 自動測試設備資源配置方法與自動測試通道配置裝置 | |
CN104730448B (zh) | 自动测试设备资源配置方法与自动测试通道配置装置 | |
JP4805604B2 (ja) | 故障診断方法、故障診断装置、及び故障診断プログラム | |
Lee et al. | A low-cost concurrent TSV test architecture with lossless test output compression scheme | |
KR20040101660A (ko) | 테스트용 신호 패스를 가지는 출력 버퍼 회로 및 이에대한 테스트 방법 | |
US20140237308A1 (en) | Test control using existing ic chip pins | |
KR20140147968A (ko) | 테스트 장치 및 그의 동작 방법 | |
TWI550292B (zh) | 電視智慧卡模組之測試裝置及方法 | |
US7469199B2 (en) | Apparatus and method for selectively monitoring multiple voltages in an IC or other electronic chip | |
US8793545B2 (en) | Apparatus and method for clock glitch detection during at-speed testing | |
KR100929867B1 (ko) | 모니터 번인 시스템 | |
US20140095951A1 (en) | Path-based crosstalk fault test scanning in built-in self-testing | |
TW201122515A (en) | Chip testing circuit | |
US8884679B2 (en) | Apparatus and method for high voltage switches | |
TWI507702B (zh) | 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法 | |
US7705620B2 (en) | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level | |
JP2010217991A (ja) | 半導体装置およびその試験方法 |