TWI503974B - 具有非對稱閘極之半導體元件及其製造方法 - Google Patents
具有非對稱閘極之半導體元件及其製造方法 Download PDFInfo
- Publication number
- TWI503974B TWI503974B TW100127152A TW100127152A TWI503974B TW I503974 B TWI503974 B TW I503974B TW 100127152 A TW100127152 A TW 100127152A TW 100127152 A TW100127152 A TW 100127152A TW I503974 B TWI503974 B TW I503974B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- asymmetric
- semiconductor device
- substrate
- oxide layer
- Prior art date
Links
Description
本發明是一種半導體元件及其製造方法。
習知之半導體高速元件結構(metal-semiconductor-oxide high electron mobility transistors,MOS-HEMT)基本上係使用複數道不同或相同光罩之光微影製程方法(photo lithography)將特定半導體堆疊層狀結構形成於半導體基板,該半導體高速元件具備之閘極(Gate)通常以對稱型態形成於該半導體高速元件結構上;若欲降低閘極之線寬或形成更小的閘極尺寸,不僅必須重新製造閘極之光罩,且光微影製程更必須使用更為精準、價格更為昂貴之對準製程設備才可與光蝕刻技術以獲致具有低線寬閘極尺寸之半導體高速元件,使整體研發、製造成本大幅提升。
為了解決既有技術的製程成本高昂、製程相對複雜等諸多的技術問題,本發明利用現有光罩配合偏移曝光方式,採以較低成本之對準製程設備與光蝕刻技術,並可配合臭氧水氧化製程方式,提出一可同時形成具有高平坦度閘極氧化層、閘極長度縮短及場極板結構之具有非對稱閘極之(「形)閘極金屬-氧化物-半導體(「-gate MOS-HEMT)之半導體高速元件結構及其製程技術,藉以有效降低閘極漏電流、達成閘極長度縮短、降低直流功率損失、改善崩潰特性、增進電壓增益及功率輸出附加增益(P.A.E.)等之優異工作特性,使本發明可有效應用於無線通訊及微波功率等積體電路產業領域之高速元件設計與製程技術。
本發明提供一種具有非對稱閘極之半導體元件製造方法,該具有非對稱閘極之半導體元件包含一閘極、一汲極及一源極,其中該閘極之製程步驟包括:將一光阻塗佈於一基材;使用一閘極光罩經一光蝕刻微影製程,使該光阻形成一移除區而讓該基材局部曝露;進行一蝕刻製程以於該基材對應於該移除區之局部形成一閘極槽後去除該光阻;於具有該閘極槽之基材表面形成一氧化層;重新塗佈一第二道光阻並使用該閘極光罩以一偏移對準曝光方式,於該第二道光阻形成一偏移移除區,該偏移移除區之對稱軸心與該閘極槽之對稱軸心不重疊,其中,該偏移移除區係朝向該汲極側偏移;及形成一閘極金屬於該偏移移除區內而與該氧化層接觸,其中該閘極金屬局部對應於該閘極槽,局部對應形成於該汲極與閘極之間氧化層上。
其中,形成該氧化層係以浸泡臭氧水方式形成該氧化層。
其中,沈積該閘極金屬係於含有該偏移移除區之第二道光阻上,之後以一掀起製程,保留該閘極金屬於該氧化層上,使該閘極金屬形成具有一場極板之「形閘極結構。
其中,該氧化層可以液相沉積製程、原子層沉積製程或化學氣相沉積製程形成。
其中,該閘極槽之蝕刻製程可為濕蝕刻或乾蝕刻。
本發明又提供一種具有非對稱閘極之半導體元件,其包含一基材、形成於該基材上的一閘極接觸層、形成於該閘極接觸層之一氧化層、一非對稱閘極、一汲極及一源極,該閘極接觸層及該氧化層包含一閘極槽,該非對稱閘極形成於該氧化層上,該非對稱閘極局部與該閘極槽位置對應並且局部與該汲極與閘極之一側位置對應,該非對稱閘極與該汲極與閘極對應之局部形成一場極板。
其中,該閘極接觸層材質為矽、二氧化矽、鍺化矽、磷化物、銻化物或氮化物半導體材料。
其中,該基材之材質可為矽、二氧化矽、鍺化矽、砷化鎵、磷化銦、碳化矽或氧化鋁。
其中,該基材為包含複數層半導體材料之堆疊結構。
進一步地,該基材於該閘極接觸層下方包含一通道層,其中該通道層材質為矽、鍺化矽、砷化鎵、砷化銦鎵、磷化銦或氮化物。
進一步地,該基材於該通道層下方可具有一緩衝層,該緩衝層材質為矽、鍺化矽、砷化鎵、砷化鋁鎵、磷化銦、磷化銦鎵或氮化物。
其中,該非對稱閘極對應於該閘極槽之寬度與該場極板寬度總合等於形成該閘極槽所使用之一閘極光罩之閘極窗寬度。
藉此,本發明具有如下優點及達成下列技術功效:
1. 本發明之半導體元件及其製造方法,可以應用現有低成本之對準製程設備與光蝕刻技術,生產一可同時形成具有臭氧水製程形成閘極氧化層、閘極長度縮短及場極板結構之「-閘極金屬-氧化物-半導體高電子移動率電晶體(MOS-HEMT)高速元件結構。
2. 本發明提出使用臭氧水處理之閘極氧化層,其不僅具有高表面平坦度,更可提供閘-汲極與閘-源極間蕭特基層之表面鈍化功效,可大幅降低閘極漏電流與改善崩潰電壓。
3. 本發明透過特有之偏移曝光方法(Shift Exposure Method),其無須特別製造專用光罩而可採用現有之閘極光罩即可製作具有高效能的元件構造,而且,由於不需修改光罩即可達到降低閘極尺寸的功效,因此可採用相對低成本之對準製程技術,如此不僅使成本大幅降低,更可有效縮短閘極長度縮短,使本發明所製造的元件可有效增進製程成本效益。
4.本發明所揭露之製程技術亦能同時於閘-汲極通道上方形成一場極板結構,該結構可藉以降低通道傳導之紐結效應(kink effects),進而增進元件電壓增益與高頻截止頻率等多元特性。
請參考第一圖,其為本發明具有非對稱閘極之半導體元件製造方法之較佳實施例,該非對稱閘極之半導體元件包含一閘極、一汲極及一源極,其步驟包含:
步驟91. 塗佈光阻(photo-resist):將一光阻72塗佈於一基材81,其中,本實施例之基材81之材質不限定,可以是砷化鋁鎵、氮化鎵、矽、二氧化矽、鍺化矽、砷化鎵、磷化銦、碳化矽、氧化鋁及化合物等。該基材81可能是透過多層具有不同功能之半導體或其化合物堆疊組成,以第二圖為例,該基材81為不同的厚度、不同摻雜、不同元素組合之砷化鎵半導體,各層於製成半導體元件後分別扮演不同的功能角色。
步驟92. 進行第一次閘極光罩的光蝕刻微影製程:使用一閘極光罩(未標示於圖中)對該光阻72曝光顯影,使該光阻72形成一移除區721,並讓該基材81暴露。
步驟93. 進行二次式閘極堀入(gate recess)蝕刻:蝕刻該基板81對應於該移除區721之區域,使該基材81形成一閘極槽812後,移除該光阻72。蝕刻的方式不限定,其可以是乾式或濕式蝕刻。
步驟94. 使用臭氧水製程達到表面氧化:使用一臭氧水氧化製程(ozone water oxidation),氧化該基材81之表面,使該基材81之表面形成一氧化層83。以該臭氧水氧化製程技術進行該基材81之表面氧化與處理,可達到提升元件表面高平坦度以及降低閘極漏電流之技術功效。
步驟95. 進行第二次的閘極黃光微影,並進行偏移對準曝光(Shift Exposure)製程:重新塗佈一第二道光阻74後,以步驟92使用的該閘極光罩以一偏移對準曝光製程,於該第二道光阻74產生一偏移移除區741。該偏移對準曝光製程指使用相同的閘極光罩,但對準時稍微偏移對稱軸心,使該偏移移除區741之對稱軸心與該閘極槽812之對稱軸心錯未偏移,進而僅使局部的該偏移移除區741與局部的該閘極槽812位置相對應,本實施例之該偏移移除區741係朝向該閘極槽812之對稱軸心之右側偏移。
96. 沈積閘極金屬後進行掀起(lift-off)製程,以形成┌形閘極結構:以物理或化學沈積製程沈積一閘極金屬85於該第二道光阻74之表層,沈積過程該閘極金屬85亦同時沈積於偏移移除區741內,使該閘極金屬85形成於該氧化層83上,且局部與該閘極槽812相對;由於局部的該閘極金屬85係形成於該閘極槽812內對應的該氧化層83上,且局部的形成於該閘極槽812外之該氧化層83上,即局部的該閘極槽812形成於具有非對稱閘極之半導體元件之汲極/閘極一側之部分氧化層,形成一場極板結構。如此,使該閘極金屬85形成「形,而產生一「形閘極結構。
進一步地,該基材81上可先形成一閘極接觸層,該閘極接觸層之材質可為矽、二氧化矽、鍺化矽、磷化物、銻化物或氮化物等半導體材料,並以前述步驟91~95將「形閘極結構之金屬閘極形成於該閘極接觸層上。
進一步地,該基材81於該閘極接觸層下方包含一通道層,其中該通道層材質可為矽、鍺化矽、砷化鎵、砷化銦鎵、磷化銦或氮化物等材料。
進一步地,該基材81於該通道層下方可具有一緩衝層,其中該緩衝層材質可為矽、鍺化矽、砷化鎵、砷化鋁鎵、磷化銦、磷化銦鎵或氮化物等材料。
進一步地,前述形成該氧化層83亦可透過其他的成膜沈積方式達成具有高平整性的氧化層83,其成膜方式例如液相沉積(LPE)製程、原子層沉積(ALD)製程或化學氣相沉積(CVD)製程所形成。
請參考第二圖,其為本發明具有非對稱閘極之半導體元件結構之一實施例剖面示意圖,前述之製程方法中,使用臭氧水氧化製程以及偏移對準曝光製程,分別於半導體基材81上形成高平整性的氧化層83,且透過偏移對準曝光製程,使該閘極金屬85天然形成縮短之一有效閘極長度及一場極板結構,進而製成一「形閘極金屬/氧化物/半導體基材之高電子移動率電晶體(MOS-HEMT)高速元件結構。本較佳實施例使用臭氧水氧化製程,讓扮演閘極氧化層角色之該氧化層83具有高表面平坦度,可提供閘極/汲極與閘極/源極間之一蕭特基層(Schottky contact layer)之表面鈍化功效,可大幅降低閘極漏電流與改善崩潰電壓,如第三圖所示;再配合使用該偏移對準曝光方法(Shift Exposure Method),讓實際製作該具有非對稱閘極之半導體元件時,可使用既有之光罩中即可獲致閘極長度縮短之功效,且亦能同時形成位於汲極/閘極間之一場極板結構,藉以擴增崩潰電壓,進而增進電壓增益與高頻截止頻率等多元特性,可直接應用於無線通訊及微波功率等積體電路產業技術。
請配合參考第二圖及第三圖~第五圖,為了證明本實施例之具有非對稱閘極之半導體元件比傳統蕭特基閘極元件具有較佳的效能,本實施例將一個該具有非對稱閘極之半導體元件(標示為Sample A)與一個傳統蕭特基閘極元件(標示為Sample B)製造於相同的基材81上(如第二圖所示),經過元件物性、電性之量測可知本實施例所揭露的具有非對稱閘極之半導體元件確實具備非常良好的性能表現。
如第三圖所示,雖然形成於相同基材81之該二元件(Sample A,Sample B)均使用相同閘極光罩(LG
=1.2 x 100 μm2
)與光微影製程條件,本實施例之具有非對稱閘極之半導體元件(標示為Sample A,本實施例之閘極尺寸LG
=0.6 x 100 μm2
)與該傳統結構(標示為Sample B,本實施例之閘極尺寸LG
=1.2 x 100 μm2
)之I-V特性曲線明顯可知本實施例所研製的具有非對稱閘極之半導體元件(Sample A)可大幅提升電流驅動(IDS
)、轉換互導(gm
)與崩潰電壓(BVGD
)等特性,同時藉由臭氧水氧化製程技術增加該氧化層83之表面平坦度,有效抑制表面捕捉電荷效應、降低閘極漏電流。相較於傳統元件(Sample B)之IDSS0
、gm,max
與崩潰電壓量測值分別為425 mA/mm、15 5ms/mm與-7.8 V,本實施例之製程元件(Sample A)其IDSS0
、gm,max
與崩潰電壓量測值分別為451 mA/mm與180 ms/mm與-48.6 V,分別獲致6%、16%與523%之提升。
由前述證據顯示,本實施例藉由選擇臭氧水氧化製程透過調控該氧化層83之厚度以獲致所需之表面平坦度,並進一步以特殊的「形閘極及天然形成之場極板結構設計,大幅增進元件耐崩潰特性、電流增益、高頻截止頻率與電壓增益進而改善功率輸出等優異特性。因此,本實施例藉由此一簡單可靠且經濟之元件製方法,應可成大幅增進製程效益。
在實際應用方面,本實施例之具有非對稱閘極之半導體元件(Sample A)與傳統結構元件(Sample B)之低頻雜訊與表面平坦度特性曲線如第四圖所示。由表面粗糙度之量測結果,於該臭氧水氧化(ozone water oxidation)技術有效增加表面平坦度、抑制表面捕捉電荷效應與降低閘極漏電流。本實施例之試驗係以該氧化層83之成長時間為10 mS時之厚度所對應元件表面平坦度最佳,本實施例藉由元件表面平坦度獲得改善,進而增進閘極對通道之調變能力與元件低頻雜訊等特性。由於該臭氧水氧化製程具備室溫工作、低製程成本和簡易製程的優勢,使用臭氧水處理之閘極氧化層具有高表面平坦度,並可提供閘極/汲極與閘-源極間蕭特基層之表面鈍化功效。
本實施例具有非對稱閘極之半導體元件(Sample A)與傳統結構元件(Sample B)於電壓增益對元件高頻特性比較結果如第五圖所示。由於臭氧水氧化技術可降低閘極漏電流,同時藉由「形之金屬閘極85及場極板構造能夠有效的分散電場、改善崩潰電壓,且閘極長度縮短可提升電流/電壓增益與降低輸出電導(gd
),因此相較於傳統的元件結構,本實施例大幅改善電壓增益(Av
=gm
/gd
)與高頻特性等。由第五圖可知,當操作在VDS
=3 V、VGS
=-0.5 V時,傳統元件(Sample B)所量測出之Av
值與閘極漏電流分別為144.1與-7630μA/mm,而操作在VDS
=3 V、VGS
=0.1 V時本實施例具有非對稱閘極之半導體元件(Sample A)Av值與閘極漏電流為193.8與-117μA/mm。相較於傳統元件(Sample B)之ft
與fmax
量測值分別為16.8 GHz與26.7 GHz,本實施例之元件(Sample A)其ft
與fmax
量測值分別為21.8 GHz與37.2 GHz。由此可證,前述本實施例所提的製程方法與元件構造,其確實能使所完成的元件電壓增益提升8.9%,並可使本實施例在高頻方面的使用特性大幅改善(fT
與fmax
大幅提升29.7%與39.3%)。
綜上所述,本發明之優勢及可達成之技術功效簡述如下:
1. 本發明之具有非對稱閘極之半導體元件可以應用現有低成本之對準製程設備與光蝕刻技術,生產一可同時形成具有臭氧水製程形成閘極氧化層、閘極長度縮短及場極板結構之「形閘極金屬/氧化物/半導體高電子移動率電晶體(MOS-HEMT)高速元件結構。
2.本發明使用臭氧水處理之閘極氧化層具有高表面平坦度,可提供閘極/汲極與閘極/源極間蕭特基層之表面鈍化功效,可大幅降低閘極漏電流與改善崩潰電壓;結合偏移曝光方法(Shift Exposure Method),可使用既有之光罩中,獲致閘極長度縮短之功效,且亦能同時形成位於汲極/閘極間之場極板結構,藉以擴增崩潰電壓,以進而增進電壓增益與高頻截止頻率及功率輸出附加增益(P.A.E.)等多元特性,基於前述這些特性的提升,本發明預期可直接應用於無線通訊及微波功率等積體電路產業技術,有效增進製程效益。
3. 本發明透過特有之偏移曝光方法(Shift Exposure Method),其無須特別製造專用光罩而可採用現有之閘極光罩即可製作具有高效能的元件構造,而且,由於不需修改光罩即可達到降低閘極尺寸的功效,因此可採用相對低成本之對準製程技術,如此不僅使成本大幅降低,更可有效縮短閘極長度縮短,使本發明所製造的元件可有效增進製程成本效益。
72...光阻
721...移除區
74...第二道光阻
741...偏移移除區
81...基材
812...閘極槽
83...氧化層
85...閘極金屬
第一圖為本發明較佳實施例之製程流程示意圖。
第二圖為本發明較佳實施例與傳統蕭特基閘極結構之元件剖面示意圖。
第三圖為本發明較佳實施例與傳統蕭特基閘極結構之IDS
-VDS
、gm
、BVDS
特性曲線比較圖。
第四圖為本發明具有較佳實施例與傳統蕭特基閘極結構之低頻雜訊與元件平坦度特性曲線比較圖。
第五圖為本發明較佳實施例之本質電壓增益與高頻特性曲線比較圖。
72...光阻
721...移除區
74...第二道光阻
741...偏移移除區
81...基材
812...閘極槽
83...氧化層
85...閘極金屬
Claims (13)
- 一種具有非對稱閘極之半導體元件製造方法,該具有非對稱閘極之半導體元件包含一閘極、一汲極及一源極,其中該閘極之製程步驟包括:將一光阻塗佈於一基材;使用一閘極光罩經一光蝕刻微影製程,使該光阻形成一移除區而讓該基材局部曝露;進行一蝕刻製程以於該基材對應於該移除區之局部形成一閘極槽後去除該光阻;於具有該閘極槽之基材表面形成一氧化層,形成該氧化層係以浸泡臭氧水方式;重新塗佈一第二道光阻並使用該閘極光罩以一偏移對準曝光方式,於該第二道光阻形成一偏移移除區,該偏移移除區之對稱軸心與該閘極槽之對稱軸心不重疊,其中,該偏移移除區係朝向該汲極側偏移;及形成一閘極金屬於該偏移移除區內而與該氧化層接觸,其中該閘極金屬局部對應於該閘極槽,且局部對應形成於該汲極與該閘極之間氧化層上。
- 如申請專利範圍第1項所述之具有非對稱閘極之半導體元件製造方法,浸泡臭氧水之時間為6至13分鐘。
- 如申請專利範圍第1或2項所述之具有非對稱閘極之半導體元件製造方法,沈積該閘極金屬係於含有該偏移移除區之第二道光阻上,之後以一掀起製程,保留該閘極金屬於該氧化層上,使該閘極金屬形成具有一場極板之「形閘極結構。
- 如申請專利範圍第1項所述之具有非對稱閘極之半導體元件製造方法,該氧化層可以液相沉積製程、原子層沉積製程或化學氣相沉積製程形成。
- 如申請專利範圍第3項所述之具有非對稱閘極之半導體元件製造方法,該閘極槽之蝕刻製程可為濕蝕刻或乾蝕刻。
- 一種具有非對稱閘極之半導體元件,其係藉由專利範圍第1或2項之半導體元件製造方法所製成其包含一基材、形成於該基材上的一閘極接觸層、形成於該閘極接觸層之一氧化層、一非對稱閘極、一汲極及一源極,該閘極接觸層及該氧化層包含一閘極槽,該非對稱閘極形成於該氧化層上,該非對稱閘極局部與該閘極槽位置對應並且局部與該汲極與閘極之一側位置對應,該非對稱閘極與該汲極與該閘極對應之局部形成一場極板,該氧化層利用浸泡臭氧水製成,其粗糙度為1奈米以內。
- 如申請專利範圍第6項所述之具有非對稱閘極之半導體元件,該閘極接觸層材質為矽、二氧化矽、鍺化矽、磷化物、銻化物或氮化物半導體材料。
- 如申請專利範圍第6或7項所述之具有非對稱閘極之半導體元件,其中該基材之材質可為矽、二氧化矽、鍺化矽、砷化鎵、磷化銦、碳化矽或氧化鋁。
- 如申請專利範圍第6或7項所述之具有非對稱閘極之半導體元件,其中該基材為包含複數層半導體材料之堆疊結構。
- 如申請專利範圍第9項所述之具有非對稱閘極之半 導體元件,該基材於該閘極接觸層下方包含一通道層,其中該通道層材質為矽、鍺化矽、砷化鎵、砷化銦鎵、磷化銦或氮化物。
- 如申請專利範圍第10項所述之具有非對稱閘極之半導體元件,該基材於該通道層下方可具有一緩衝層,該緩衝層材質為矽、鍺化矽、砷化鎵、砷化鋁鎵、磷化銦、磷化銦鎵或氮化物。
- 如申請專利範圍第6或7項所述之半導體元件,其中該非對稱閘極對應於該閘極槽之寬度與該場極板寬度總合等於形成該閘極槽所使用之一閘極光罩之閘極窗寬度。
- 如申請專利範圍第11項所述之半導體元件,其中該非對稱閘極對應於該閘極槽之寬度與該場極板寬度總合等於形成該閘極槽所使用之一閘極光罩之閘極窗寬度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100127152A TWI503974B (zh) | 2011-08-01 | 2011-08-01 | 具有非對稱閘極之半導體元件及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100127152A TWI503974B (zh) | 2011-08-01 | 2011-08-01 | 具有非對稱閘極之半導體元件及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201308596A TW201308596A (zh) | 2013-02-16 |
TWI503974B true TWI503974B (zh) | 2015-10-11 |
Family
ID=48169931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100127152A TWI503974B (zh) | 2011-08-01 | 2011-08-01 | 具有非對稱閘極之半導體元件及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI503974B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252088A (zh) * | 2008-03-28 | 2008-08-27 | 西安电子科技大学 | 一种新型增强型A1GaN/GaN HEMT器件的实现方法 |
TW201123275A (en) * | 2009-12-30 | 2011-07-01 | Univ Feng Chia | Method for manufacturing gate structure of semiconductor device and semiconductor device |
-
2011
- 2011-08-01 TW TW100127152A patent/TWI503974B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252088A (zh) * | 2008-03-28 | 2008-08-27 | 西安电子科技大学 | 一种新型增强型A1GaN/GaN HEMT器件的实现方法 |
TW201123275A (en) * | 2009-12-30 | 2011-07-01 | Univ Feng Chia | Method for manufacturing gate structure of semiconductor device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW201308596A (zh) | 2013-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9153657B2 (en) | Semiconductor devices comprising a fin | |
TWI487039B (zh) | 半鰭式fet半導體裝置及其製造方法 | |
JP5815812B2 (ja) | トランジスタの製造方法 | |
TWI653710B (zh) | 可減少漏電流的半導體結構的形成方法 | |
US9837609B2 (en) | Method for manufacturing an organic electronic device and organic electronic device | |
JP2008507141A (ja) | 相補型金属酸化膜半導体集積回路のnmos及びpmosトランジスタを用いた異なる複数のゲート誘電体の使用方法 | |
CN108010880A (zh) | 半导体装置及其制造方法 | |
TWI499053B (zh) | 具有增益變化補償之電晶體 | |
KR20120066362A (ko) | 반도체 소자 및 이의 제조방법 | |
TWI503974B (zh) | 具有非對稱閘極之半導體元件及其製造方法 | |
Lyu et al. | A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage | |
JP2006245589A (ja) | 物性変換層を利用したトランジスタと、その動作及び製造方法 | |
TW200941590A (en) | Semiconductor device and fabrication method thereof | |
CN104347508B (zh) | 半导体结构及其形成方法 | |
JP6356072B2 (ja) | 半導体装置の製造方法 | |
CN103928342B (zh) | 一种硅纳米线隧穿场效应晶体管及其制作方法 | |
TW202139421A (zh) | 半導體裝置及其製造方法 | |
TWI658515B (zh) | 具有黑磷通道層的低接觸電阻率FinFET及其製備方法 | |
KR101881068B1 (ko) | 재구성 가능한 전계 효과 트랜지스터 및 재구성 가능한 전계 효과 트랜지스터의 제조 방법 | |
KR100666933B1 (ko) | 반도체 장치의 제조방법 | |
TWI399799B (zh) | 半導體元件之閘極結構的製造方法以及半導體元件 | |
CN110634735A (zh) | 双重栅极氧化层生长方法及半导体器件的制造方法 | |
KR100830203B1 (ko) | 단전자 소자의 제조방법 | |
US9331075B2 (en) | Systems and methods for fabricating semiconductor devices at different levels | |
KR100906051B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |