TWI501566B - 維特比解碼裝置、維特比解碼方法以及光儲存系統 - Google Patents

維特比解碼裝置、維特比解碼方法以及光儲存系統 Download PDF

Info

Publication number
TWI501566B
TWI501566B TW102109651A TW102109651A TWI501566B TW I501566 B TWI501566 B TW I501566B TW 102109651 A TW102109651 A TW 102109651A TW 102109651 A TW102109651 A TW 102109651A TW I501566 B TWI501566 B TW I501566B
Authority
TW
Taiwan
Prior art keywords
level information
binary signal
target
signal
generate
Prior art date
Application number
TW102109651A
Other languages
English (en)
Other versions
TW201347418A (zh
Inventor
Chih Ching Yu
Chih Chung Li
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201347418A publication Critical patent/TW201347418A/zh
Application granted granted Critical
Publication of TWI501566B publication Critical patent/TWI501566B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

維特比解碼裝置、維特比解碼方法以及光儲存系統
本發明揭露之實施例係相關於維特比解碼(Viterbi decoding)，尤指一種使用支援不同的硬體組態之一位準資訊(level information)產生器來產生所需之位準資訊至一維特比解碼器的維特比解碼裝置及其相關方法。
一般而言，為了做進一步處理而將一類比訊號轉換至一數位訊號的一二元化程序係必要的。在許多二元化裝置中，維特比解碼器被認為是能夠獲得最少錯誤的二元訊號。一般來說，維特比解碼器會根據一輸入訊號之一統計特徵(statistical characteristic)來偵測出最佳的二元資料，進一步來說，維特比解碼器係經由使用複數個位準來偵測具有較少錯誤之二元資料作為一輸入訊號之最佳的二元資料。舉例來說，維特比解碼器之一分支度量(branch metric)之計算可從該輸入訊號中所接收到的符元(symbol)減去一位準(level)並從相減的結果來得到一分支度量來實作，因此，位準資訊所定義之位準可能影響維特比解碼器之解碼效能。若位準沒有被適當的定義，使用維特比解碼器之一電子設備/系統的讀取能力可能會降低。因此，需要一個創新之產生位準資訊的設計來為維特比解碼器提供最佳化的位準設定，以改善使用維特比解碼器之電子設備/系統的讀取能力。
根據本發明之示範性實施例，提出一種使用支援不同硬體組 態之一位準資訊產生器來產生位準資訊至一維特比解碼器的維特比解碼裝置、維特比解碼方法以及光儲存系統，以解決上述問題。
根據本發明之第一實施例，揭露一種示範性維特比解碼裝置。該示範性維特比解碼裝置包含有一維特比解碼器以及一位準資訊產生器。該維特比解碼器係用來根據目標位準資訊解碼一輸入訊號來產生一第一二元訊號。該位準資訊產生器係用來支援可產生位準資訊的複數個不同的硬體組態，並且操作在該不同的硬體組態中之一目標硬體組態來產生該目標位準資訊至該維特比解碼器。
根據本發明之第二實施例，揭露一種示範性維特比解碼方法。該示範性維特比解碼方法包含有：設定一位準資訊產生器，其係用來支援可產生位準資訊的複數個不同的硬體組態，並且操作在該不同的硬體組態中之一目標硬體組態來產生該目標位準資訊；以及根據由該位準資訊產生器產生之該目標位準資訊來對一輸入訊號進行維特比解碼以產生一第一二元訊號。
根據本發明之第三實施例，揭露一種示範性光儲存系統。該示範性光儲存系統包含有一光學讀取單元、一訊號處理單元、一類比數位轉換器以及一維特比解碼裝置。該光學讀取單元係用來存取一光儲存媒體。該訊號處理單元係用來根據該光學讀取單元之一輸出來產生一類比射頻(radio frequency,RF)訊號。該類比數位轉換器(analog-to-digital converter,ADC)係用來轉換該類比射頻訊號成為數位射頻訊號。該維特比解碼裝置包含有一維特比解碼器以及一位準資訊產生器。該維特比解碼器係用來根據目標位準資訊來解碼該數位射頻訊號來產生一第一二元訊號。該位準資訊產生器係用來支援可產生位準資訊的複數個不同的硬 體組態，並且操作在該複數個不同的硬體組態中之一目標硬體組態來產生該目標位準資訊至該維特比解碼器。
在本發明中，位準資訊產生器係用來支援可各自用以產生位準資訊的複數個不同的硬體組態。當位準資訊產生器操作在不同的硬體組態的其中之一目標硬體組態時，基於所採用之目標硬體組態而產生的目標位準資訊會提供予一維特比解碼器，如此一來，一個較為精準之位準設定/定義可提供給該維特比解碼器來改善該維特比解碼之精準度以及穩定性，其亦改善了採用該維特比解碼裝置之光儲存系統或是其他電子設備/系統之讀取能力。
100‧‧‧光儲存系統
101‧‧‧光儲存媒體
102‧‧‧轉軸馬達
104‧‧‧光學讀取單元
106‧‧‧訊號處理單元
108‧‧‧類比數位轉換器
110‧‧‧鎖相迴路處理單元
112‧‧‧有限脈衝響應等化器
113、200、500、800‧‧‧維特比解碼裝置
114、202、502、802‧‧‧維特比解碼器
116、204、504、804‧‧‧位準資訊產生器
118‧‧‧解碼器
212、512‧‧‧二元訊號模組
214、300、400、518、600、700、816、900‧‧‧選擇單元
216、514、516、812‧‧‧位準調整器
302、602、902‧‧‧多工器
304、604‧‧‧差異偵測單元
404、704、904‧‧‧發散偵測單元
814‧‧‧位準整形器
第1圖為依據本發明一示範性實施例之光儲存系統的架構的示意圖。
第2圖為依據本發明一示範性實施例之維特比解碼裝置之一第一示範性實施方式的示意圖。
第3圖為依據本發明一示範性實施例之第2圖所示之選擇單元的第一示範性實施方式的示意圖。
第4圖為依據本發明一示範性實施例之第2圖所示之選擇單元的第二示範性實施方式的示意圖。
第5圖為依據本發明一示範性實施例之維特比解碼裝置之第二示範性實施方式的示意圖。
第6圖為依據本發明一示範性實施例之第5圖所示之選擇單元的第一示範性實施方式的示意圖。
第7圖為依據本發明一示範性實施例之第5圖所示之選擇單元的第二示範性實施方式的示意圖。
第8圖為依據本發明一示範性實施例之維特比解碼裝置之第三示範性實施方 式的示意圖。
第9圖為依據本發明一示範性實施例之第8圖所示之選擇單元的一示範性實施方式的示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
本發明之概念在於提供一維特比解碼裝置，其採用一個支援複數個不同硬體組態且於操作在一目標硬體組態時會產生一目標位準資訊至一維特比解碼器的位準資訊產生器。簡單明瞭地說，以下會以採用所提出之維特比解碼裝置之一示範性光儲存系統來進行說明，以詳述本發明所提出之維特比解碼裝置的技術特徵，然而，此僅作為範例說明，而非本發明之限制。換句話說，所提出之維特比解碼裝置並不限定於光儲存應用，且被所提出之維特比解碼裝置處理之輸入訊號並不需要來自一光儲存媒體。實務上，所提出之維特比解碼裝置可使用於任何需要維特比解碼之電子設備/系統，因此，經由所提出之維特比解碼裝置的幫助，可以達到改善電子設備/系統(例如，光儲存系統或其他訊號處理系統)之讀取能力的目的。
第1圖為依據本發明一示範性實施例之光儲存系統100的架構的示意圖。光儲存系統(optical storage system)100係用來存取一光儲存媒體(optical storage medium)101。舉例來說，光儲存系統100係為一光碟機，而光儲存媒體101係為一光碟。如第1圖所示，光儲存系統100包含有一轉軸馬達(spindle motor)102、一光學讀取單元(optical pickup unit)104、一訊號處理單元106、一類比數位轉換器(analog-to-digital converter,ADC)108、一鎖相迴路(phase-lock loop,PLL)處理單元110、一有限脈衝響應(finite impulse response,FIR)等化器112、一維特比解碼裝置113以及一解碼器118。維特比解碼裝置113包含有一維特比解碼器114以及一位準資訊產生器116。轉軸馬達102係用來以所需的轉速來轉動光儲存媒體101。光學讀取單元104係用來存取光儲存媒體101，亦即對光儲存媒體101發射雷射光束，並且偵測從光儲存媒體101反射之訊號。訊號處理單元106係用來處理光學讀取單元104之輸出，以及產生一類比射頻訊號SRF 。類比數位轉換器108會將類比射頻訊號SRF 轉換為一數位射頻訊號(即數位化資料)DRF 。鎖相迴路處理單元110係用來根據數位射頻訊號DRF 產生與類比射頻訊號SRF 同步的一時脈訊號CLK，其中時脈訊號CLK可被光儲存系統100的一個或多個內部元件所使用。數位射頻訊號DRF 亦被輸入至有限脈衝響應等化器112，其係用來最佳化通道特性以提供等化處理過之射頻資料來作為後續之維特比解碼器114的一輸入訊號S_IN。
維特比解碼器114係用來根據位準資訊(level information)INFLV 對輸入訊號S_IN進行維特比解碼，並產生一二元訊號(binary signal)S_OUT作為其輸出。當維特比解碼裝置113被光儲存系統100所採用時，輸入訊號S_IN係由讀取光儲存媒體101上所儲存之資訊 而產生。另外，當維特比解碼裝置113被不同於光儲存系統100的電子設備/系統所採用時，輸入訊號S_IN可能從其他訊號源得到。
具體來說，位準資訊INFLV 定義複數個位準(或狀態)，其中每一個位準(或狀態)都對應到輸入訊號S_IN之一特徵。接著，解碼器118解碼二元訊號S_OUT來得出所需的資料。在此示範性實施例中，位準資訊產生器116係用來支援可各自用以產生位準資訊的複數個不同的硬體組態HW_CONF1 ~HW_CONFN ，換句話說，當硬體組態HW_CONF1 ~HW_CONFN 分別被位準資訊產生器116採用時，硬體組態HW_CONF1 ~HW_CONFN 可以使位準資訊具有不同的位準設定/定義(level setting/definition)。當位準資訊產生器116操作在這些不同的硬體組態的其中之一目標硬體組態時，基於所採用之目標硬體組態而產生的目標位準資訊INFLV 會提供予維特比解碼器114，如此一來，一個較為精準之位準設定/定義便可提供給維特比解碼器114來改善維特比解碼之精準度以及穩定性，其亦改善了採用維特比解碼裝置113之光儲存系統100或是其他電子設備/系統之讀取能力。維特比解碼裝置113的進一步細節描述如下。
第2圖為依據本發明一示範性實施例之維特比解碼裝置113的第一示範性實施方式的示意圖。舉例來說(但本發明不以此為限)，第1圖所示之維特比解碼裝置113可由第2圖所示之維特比解碼裝置200來實現，實際上，任何使用維特比解碼裝置200之電子設備/系統都屬於本發明之範疇。在此示範性實施方式中，維特比解碼裝置200包含有一維特比解碼器202以及一位準資訊產生器204。維特比解碼器202係根據目標位準資訊INFLV 來解碼輸入訊號S_IN(例如，來自光儲存媒體101或其他訊號源之一輸入)以產生二元訊號S_OUT。關於位準資訊產生器 204，其係用來接收輸入訊號S_IN以及二元訊號S_OUT，並從輸入訊號S_IN來產生另一二元訊號S_OUT’，以及至少根據二元訊號S_OUT以及二元訊號S_OUT’來產生目標位準資訊INFLV 至維特比解碼器202。具體來說，位準資訊產生器204包含有一二元訊號模組212、一選擇單元214以及一位準調整器216，並且支援由選擇單元214所控制之兩個硬體組態。二元訊號模組212係用來處理輸入訊號S_IN來產生二元訊號S_OUT’。舉例來說(但本發明並不以此為限)，二元訊號模組212可簡單地用一資料切割器(slicer)來實現。當位準資訊產生器204操作在目標硬體組態時，選擇單元214係用來從二元訊號S_OUT以及二元訊號S_OUT’中選擇出一目標二元訊號S_OUTT 。位準調整器216係用來至少根據目標二元訊號S_OUTT 來產生目標位準資訊INFLV 。
當維特比輸出(即二元訊號S_OUT)被用以作為位準調整器輸入時，可改善維特比解碼器202的解碼準確度，進而使光儲存系統具有較佳之讀取能力。然而，當光儲存媒體之儲存密度為了儲存更多資料而提高時，通道位元長度(channel bit length)以及軌距(track pitch)會縮小，因此提高了從光儲存媒體讀取資料的難度，因此，當光儲存媒體具有缺陷區域(defect area)、高抖動(high jitter)等現象時，再生訊號的品質可能會降低，舉例來說，當資料係來自光碟上的缺陷區域(例如，被刮傷的區域)，相對應射頻訊號之振幅會相當小。當維特比輸出(即二元訊號S_OUT)被用以作為位準調整器輸入，所產生之位準調整器輸出可能包含有發散之位準，因而導致一個較差的解碼器輸出。然而，若二元訊號S_OUT’係被用以作為位準調整器輸入，令人困擾的位準發散(level divergence)問題可能得以避免或減輕。根據此一觀察結果，本發明因此提出選擇單元214的使用，選擇單元214提供從二元訊號S_OUT以及二元訊號S_OUT’中選擇出一較佳之位準調整器輸入至位準調整器216。應注意的 是，位準調整器216可以採用任何能夠根據一位準調整器輸入(例如二元訊號S_OUT與二元訊號S_OUT’其中之一)來產生一位準資訊之任何可行的硬體架構來實現。
第3圖為依據本發明一示範性實施例之第2圖所示之選擇單元214的第一示範性實施方式的示意圖。第2圖所示之選擇單元214可由第3圖所示之選擇單元300來實現。在此示範性實施中，選擇單元300包含有一多工器(multiplexer,MUX)302以及一差異偵測單元(difference detection unit)304。多工器302具有一第一輸入埠P1來接收二元訊號S_OUT、一第二輸入埠P2來接收二元訊號S_OUT’以及一輸出埠P3來輸出目標二元訊號S_OUTT 。多工器302會根據從差異偵測單元304產生之一控制訊號SC來選擇性地將第一輸入埠P1或是第二輸入埠P2耦接至輸出埠P3，亦即根據控制訊號SC來對二元訊號S_OUT以及二元訊號S_OUT’進行多工操作來輸出目標二元訊號S_OUTT 。
差異偵測單元304係用來偵測二元訊號S_OUT以及二元訊號S_OUT’之間的差異，並且根據一偵測結果來產生控制訊號SC。舉例來說(本發明並不以此為限)，差異偵測單元304可比較兩個對齊的位元序列(bit sequence)(包含有二元訊號S_OUT之一第一位元序列以及二元訊號S_OUT’之一第二位元序列)，並且計數(count)該第一位元序列和該第二位元序列之間存在位元差異之位元位置的數目，接著根據計數值來決定該偵測結果。舉例來說，假設該第一位元序列和該第二位元序列各有100個位元，當該計數值到達一臨界值(例如，20)時，該偵測結果係指示出維特比解碼器202所使用之目前的位準資訊出現了位準發散；否則，該偵測結果則表示該目前的位準資訊並未出現位準發散。接著，差異偵測單元304根據該偵測結果來設定控制訊號SC之邏輯值。當該偵測結 果指出該目前的位準資訊出現位準發散時，控制訊號SC被設定為一邏輯值“1”來控制多工器302輸出二元訊號S_OUT’(即二元訊號模組212之一輸出)以作為目標二元訊號S_OUTT ，因此，位準資訊產生器204此時所採用之目標硬體組態便包含有二元訊號模組212、差異偵測單元304、具有與第二輸入埠P2連接且與第一輸入埠P1斷開之輸出埠P3的多工器302以及位準調整器216。當該偵測結果指出該目前的位準資訊並未出現位準發散時，控制訊號SC被設定為一邏輯值“0”來控制多工器302輸出二元訊號S_OUT(即一維特比輸出)以作為目標二元訊號S_OUTT ，而位準資訊產生器204此時所採用之目標硬體組態便包含有二元訊號模組212、差異偵測單元304、具有與第一輸入埠P1連接且與第二輸入埠P2斷開之輸出埠P3的多工器302以及位準調整器216。簡而言之，經由適應性地(adaptively)控制位準資訊產生器204於不同的硬體組態之間進行切換，可達到維特比解碼裝置之最佳化解碼效能與光儲存系統之較佳讀取能力。
第4圖為依據本發明一示範性實施例之第2圖所示之選擇單元214的一第二示範性實施方式的示意圖。第2圖所示之選擇單元214可由第4圖所示之選擇單元400來實現。在此示範性實施中，選擇單元400包含有一發散偵測單元(divergence detection unit)404以及上述之多工器302，其中多工器302具有一第一輸入埠P1來接收二元訊號S_OUT、一第二輸入埠P2來接收二元訊號S_OUT’以及一輸出埠P3來輸出目標二元訊號S_OUTT 。多工器302根據發散偵測單元404產生之控制訊號SC來選擇性地將第一輸入埠P1或是第二輸入埠P2耦接至輸出埠P3，亦即根據控制訊號SC來對二元訊號S_OUT以及二元訊號S_OUT’進行多工操作來輸出目標二元訊號S_OUTT 。關於此示範性實施例，使用選擇單元400來實現之選擇單元214耦接至位準調整器216之輸出(其代表 維特比解碼器202所使用之目前的位準資訊之一輸出)，如第2圖中之虛線所示。因此，發散偵測單元404係用來檢查位準調整器216之該輸出(即維特比解碼器202所使用之目前的位準資訊INFLV )來偵測位準調整器216之該輸出的位準發散，並且根據一偵測結果來產生控制訊號SC。
舉例來說(但本發明並不以此為限)，發散偵測單元404可經由比較維特比解碼器202所使用之目前的位準資訊INFLV 中定義之鄰近位準來決定該偵測結果。舉例來說，當被檢查之鄰近位準間之差異大於一臨界值或被檢查之鄰近位準之大小次序交換時，該偵測結果便指示出該目前的位準資訊出現位準發散。否則，該偵測結果會表示該目前的位準資訊並未出現位準發散。接著，發散偵測單元404根據該偵測結果來設定控制訊號SC之邏輯值，當該偵測結果表示該目前的位準資訊出現位準發散時，控制訊號SC被設為邏輯值“1”來控制多工器302輸出二元訊號S_OUT’以作為目標二元訊號S_OUTT ，因此，位準資訊產生器204此時所使用之目標硬體組態便包含有二元訊號模組212、發散偵測單元404、具有與第二輸入埠P2連接且與第一輸入埠P1斷開之輸出埠P3的多工器302以及位準調整器216。當該偵測結果指出該目前的位準資訊並未出現位準發散時，控制訊號SC被設定為邏輯值“0”來控制多工器302輸出二元訊號S_OUT以作為目標二元訊號S_OUTT ，因此，位準資訊產生器204此時所採用之目標硬體組態會包含有二元訊號模組212、發散偵測單元404、具有與第一輸入埠P1連接且與第二輸入埠P2斷開之輸出埠P3的多工器302以及位準調整器216。簡而言之，經由適應性地控制位準資訊產生器204於不同的硬體組態之間進行切換，便可達到維特比解碼裝置之最佳化解碼效能與光儲存系統之較佳讀取能力。
第5圖為依據本發明一示範性實施例之維特比解碼裝置113 之一第二示範性實施方式的示意圖。舉例來說(但本發明並不以此為限)，第1圖所示之維特比解碼裝置113可由第5圖所示之維特比解碼裝置500來實現，實際上，任何使用維特比解碼裝置500之電子設備/系統都屬於本發明之範疇。在此示範性實施中，維特比解碼裝置500包含有一維特比解碼器502以及一位準資訊產生器504。維特比解碼器502係根據目標位準資訊INFLV 來解碼輸入訊號S_IN(例如，來自光儲存媒體101或其他訊號源之一輸入)以產生二元訊號S_OUT。關於位準資訊產生器504，其係用來接收輸入訊號S_IN以及二元訊號S_OUT，並從輸入訊號S_IN產生另一二元訊號S_OUT’，以及至少根據二元訊號S_OUT以及二元訊號S_OUT’來產生目標位準資訊INFLV 。具體來說，位準資訊產生器504包含有一二元訊號模組512、複數個位準調整器514、516以及一選擇單元518並支援由選擇單元518所控制之兩個硬體組態。二元訊號模組512係用來處理輸入訊號S_IN以產生二元訊號S_OUT’，舉例來說(但本發明並不以此為限)，二元訊號模組512可簡單地用一資料切割器來實現。位準調整器514係用來至少根據二元訊號S_OUT以產生位準資訊INFLV _1，以及位準調整器516係用來至少根據二元訊號S_OUT’以產生位準資訊INFLV _2。應注意的是，位準調整器514/516可使用能夠根據一位準調整器輸入(即二元訊號S_OUT/S_OUT’)來產生位準資訊INFLV _1/INFLV _2之任何可行的硬體架構來實現。當位準資訊產生器504操作在目標硬體組態時，選擇單元518係用來從位準資訊INFLV _1和位準資訊INFLV _2中選擇出目標位準資訊INFLV 。
第6圖為依據本發明一示範性實施例之第5圖所示之選擇單元518的一第一示範性實施方式的示意圖。第5圖所示之選擇單元518可由第6圖所示之選擇單元600來實現。在此示範性實施中，選擇單元600包含有一多工器602以及一差異偵測單元604。多工器602的操作和 第3圖所示之多工器302相似，而兩者之間的差異在於多工器602之第一輸入埠P1係用來接收位準資訊INFLV _1，多工器602之第二輸入埠P2係用來接收位準資訊INFLV _2，而多工器602之輸出埠P3係用來輸出目標位準資訊INFLV 。多工器602根據差異偵測單元604產生之控制訊號SC來選擇性地將第一輸入埠P1或是第二輸入埠P2耦接至輸出埠P3，亦即根據控制訊號SC來對位準資訊INFLV _1以及位準資訊INFLV _2進行多工操作來輸出目標位準資訊INFLV 。差異偵測單元604的操作和第3圖所示之差異偵測單元304相似，而兩者之間的差異在於差異偵測單元604係經由偵測位準資訊INFLV _1和位準資訊INFLV _2之間的差異來產生控制訊號SC，因此，當偵測結果指示出目前的位準資訊出現位準發散時，位準資訊INFLV _2會被選擇來作為目標位準資訊INFLV ；否則，位準資訊INFLV _1會被選擇來作為目標位準資訊INFLV 。熟習此項技藝者在閱讀過以上關於第3圖所示之選擇單元300的說明後應可輕易了解第6圖所示之多工器602以及差異偵測單元604的操作細節，故進一步的描述便在此省略以求簡潔。
第7圖為依據本發明一示範性實施例之第5圖所示之選擇單元518的一第二示範性實施方式的示意圖。第5圖所示之選擇單元518可由第7圖所示之選擇單元700來實現。在此示範性實施中，選擇單元700包含有一發散偵測單元704以及上述之多工器602，其中多工器602的操作和第4圖所示之多工器302相似，而兩者之間的差異在於多工器602之第一輸入埠P1係用來接收位準資訊INFLV _1、多工器902之第二輸入埠P2係用來接收位準資訊INFLV _2以及多工器902之輸出埠P3係用來輸出目標位準資訊INFLV 。多工器602根據發散偵測單元704所產生之控制訊號SC來選擇性地將第一輸入埠P1或是第二輸入埠P2耦接至輸出埠P3，亦即根據控制訊號SC來對該位準資訊INFLV _1以及位準 資訊INFLV _2進行多工操作來輸出目標位準資訊INFLV 。當選擇單元518使用選擇單元700來實現時，選擇單元518之輸出(其代表維特比解碼器502所使用之目前的位準資訊之一輸出)如第5圖中之虛線所示而被讀入至選擇單元518。發散偵測單元704之操作和第4圖所示之發散偵測單元404相同，因此，當偵測結果指示出該目前的位準資訊出現位準發散時，位準資訊INFLV _2會被選擇以作為目標位準資訊INFLV ；否則，位準資訊INFLV _1會被選擇以作為目標位準資訊INFLV 。熟習此項技藝者在閱讀過以上說明後應可輕易了解第7圖所示之多工器602以及發散偵測單元704的操作細節，故進一步的描述便在此省略以求簡潔。
第8圖為依據本發明一示範性實施例之第1圖所示之維特比解碼裝置113的一第三示範性實施方式的示意圖。舉例來說(但本發明並不以此為限)，第1圖所示之維特比解碼裝置113可由第8圖所示之維特比解碼裝置800來實現，實際上，任何使用維特比解碼裝置800之電子設備/系統都屬於本發明之範疇。在此示範性實施中，維特比解碼裝置800包含有一維特比解碼器802以及一位準資訊產生器804。維特比解碼器802係根據目標位準資訊INFLV 來解碼輸入訊號S_IN(例如，來自光儲存媒體101或其他訊號源之一輸入)以產生二元訊號S_OUT。關於位準資訊產生器804，其係用來接收輸入訊號S_IN以及二元訊號S_OUT，以及至少根據二元訊號S_OUT來產生目標位準資訊INFLV 。根據本發明之一設計變化，位準資訊產生器804係用來接收二元訊號S_OUT，以及根據單一二元訊號來產生目標位準資訊INFLV ，其中單一二元訊號係為二元訊號S_OUT。具體來說，位準資訊產生器804包含有一位準調整器812、一位準整形器(reshaper)814以及一選擇單元816，並支援由選擇單元816所控制之兩個硬體組態。位準調整器812係至少根據二元訊號S_OUT來產生位準資訊INFLV _1。應注意的是，位準調整器812可使用 能夠根據一位準調整器輸入(即二元訊號S_OUT)來產生位準資訊的任何可行的硬體架構來實現。位準整形器814係用來對位準資訊INFLV _1進行調整/整形以產生重整後之位準資訊INFLV _1’。舉例來說，位準整形器814可被設定來微調位準資訊INFLV _1中原始定義之位準，來讓重整後之位準資訊INFLV _1’不會存在不想要的位準發散問題。選擇單元816係用來在位準資訊產生器804操作於該目標硬體組態時，從位準資訊INFLV _1和位準資訊INFLV _1’中選擇出目標位準資訊INFLV 。
第9圖為依據本發明一示範性實施例之第8圖所示之選擇單元816的一示範性實施方式的示意圖。第8圖所示之選擇單元816可由第9圖所示之選擇單元900來實現。在此示範性實施中，選擇單元900包還有一多工器902以及一發散偵測單元904。多工器902之操作和上述多工器302/602之操作相似，而兩者間的差異在於多工器902之第一輸入埠P1係用來接收位準資訊INFLV _1，多工器902之第二輸入埠P2係用來接收重整後的位準資訊INFLV _1’，以及多工器902之輸出埠P3係用來輸出目標位準資訊INFLV 。多工器902根據發散偵測單元904所產生之控制訊號SC來選擇性地將第一輸入埠P1或是第二輸入埠P2耦接至輸出埠P3，亦即根據控制訊號SC來對該位準資訊INFLV _1以及位準資訊INFLV _1’進行多工操作來輸出目標位準資訊INFLV 。發散偵測單元904之操作和上述之發散偵測單元404/704之操作相似，而兩者間的差異在於發散偵測單元904係經由檢查位準資訊INFLV _1(即位準調整器812之一輸出)來偵測位準資訊INFLV _1之位準發散是否存在，以產生控制訊號SC，因此，當偵測結果指示出目前的位準資訊INFLV _1出現位準發散時，位準資訊INFLV _1’會被選擇以作為目標位準資訊INFLV ；否則，位準資訊INFLV _1會被選擇以作為目標位準資訊INFLV 。熟習此項技藝者在閱讀過以上說明後應可輕易了解第9圖所示之多工器902以及發散偵測單 元904的操作細節，故進一步的描述便在此省略以求簡潔。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧光儲存系統
101‧‧‧光儲存媒體
102‧‧‧轉軸馬達
104‧‧‧光學讀取單元
106‧‧‧訊號處理單元
108‧‧‧類比數位轉換器
110‧‧‧鎖相迴路處理單元
112‧‧‧有限脈衝響應等化器
113‧‧‧維特比解碼裝置
114‧‧‧維特比解碼器
116‧‧‧位準資訊產生器
118‧‧‧解碼器

Claims (20)

  1. 一種維特比解碼裝置，包含有：一維特比解碼器，用來根據一目標位準資訊來解碼一輸入訊號以產生一第一二元訊號；以及一位準資訊產生器，用來支援可分別用以產生位準資訊的複數個不同的硬體組態，並且操作在該複數個不同的硬體組態中之一目標硬體組態來產生該目標位準資訊至該維特比解碼器。
  2. 如申請專利範圍第1項所述之維特比解碼裝置，其中該位準資訊產生器包含有：一二元訊號模組，用來處理該輸入訊號以產生一第二二元訊號；一選擇單元，用來在該位準資訊產生器操作在該目標硬體組態時，由該第一二元訊號以及該第二二元訊號之中選擇一目標二元訊號；以及一位準調整器，用來至少根據該目標二元訊號來產生該目標位準資訊。
  3. 如申請專利範圍第2項所述之維特比解碼裝置，其中該選擇單元包含有：一多工器，具有一第一輸入埠來接收該第一二元訊號，一第二輸入埠來接收該第二二元訊號，以及一輸出埠來輸出該目標二元訊號，其中該多工器係根據一控制訊號來選擇性地將該第一輸入埠或是該第二輸入埠耦接至該輸出埠；以及一差異偵測單元，用來偵測該第一二元訊號以及該第二二元訊號之間的差異，並且根據一偵測結果來產生該控制訊號。
  4. 如申請專利範圍第2項所述之維特比解碼裝置，其中該選擇單元包含有： 一多工器，具有一第一輸入埠來接收該第一二元訊號，一第二輸入埠來接收該第二二元訊號，以及一輸出埠來輸出該目標二元訊號，其中該多工器係根據一控制訊號來選擇性地將該第一輸入埠或是該第二輸入埠耦接至該輸出埠；以及一發散偵測單元，用來檢查該位準調整器之一輸出以偵測該位準調整器之該輸出的位準發散，以及根據一偵測結果來產生該控制訊號。
  5. 如申請專利範圍第1項所述之維特比解碼裝置，其中該位準資訊產生器包含有：一二元訊號模組，用來處理該輸入訊號來產生一第二二元訊號；一第一位準調整器，用來至少根據該第一二元訊號來產生一第一位準資訊；一第二位準調整器，用來至少根據該第二二元訊號來產生一第二位準資訊；以及一選擇單元，用以於該位準資訊產生器操作在該目標硬體組態時，從該第一位準資訊以及該第二位準資訊之中選擇該目標位準資訊。
  6. 如申請專利範圍第5項所述之維特比解碼裝置，其中該選擇單元包含有：一多工器，具有一第一輸入埠來接收該第一位準資訊，一第二輸入埠來接收該第二位準資訊，以及一輸出埠來輸出該目標位準資訊，其中該多工器係根據一控制訊號來選擇性地將該第一輸入埠或是該第二輸入埠耦接至該輸出埠；以及一差異偵測單元，用來偵測該第一位準資訊以及該第二位準資訊之間的差異，並且根據一偵測結果來產生該控制訊號。
  7. 如申請專利範圍第5項所述之維特比解碼裝置，其中該選擇單元包含有： 一多工器，具有一第一輸入埠來接收該第一位準資訊，一第二輸入埠來接收該第二位準資訊，以及一輸出埠來輸出該目標位準資訊，其中該多工器係根據一控制訊號選擇性地將該第一輸入埠或是該第二輸入埠耦接至該輸出埠；以及一發散偵測單元，用來檢查該多工器之一輸出以偵測該多工器之該輸出的位準發散，並且根據一偵測結果來產生該控制訊號。
  8. 如申請專利範圍第1項所述之維特比解碼裝置，其中該位準資訊產生器包含有：一位準調整器，用來至少根據該第一二元訊號以產生一第一位準資訊；一位準整形器，用來調整/整形該第一位準資訊來產生一第二位準資訊；以及一選擇單元，用以於該位準資訊產生器操作在該目標硬體組態時，從該第一位準資訊以及該第二位準資訊之中選擇該目標位準資訊。
  9. 如申請專利範圍第8項所述之維特比解碼裝置，其中該選擇單元包含有：一多工器，具有一第一輸入埠來接收該第一位準資訊，一第二輸入埠來接收該第二位準資訊，以及一輸出埠來輸出該目標位準資訊，其中該多工器係根據一控制訊號來選擇性地將該第一輸入埠或是該第二輸入埠耦接至該輸出埠；以及一發散偵測單元，用來檢查該第一位準資訊以偵測該第一位準資訊之中的位準發散，並且根據一偵測結果來產生該控制訊號。
  10. 一種維特比解碼方法，包含有：將支援可分別用以產生位準資訊之複數個不同的硬體組態的一位準 資訊產生器設定為操作在該複數個不同的硬體組態之中之一目標硬體組態，以產生一目標位準資訊；以及根據由該位準資訊產生器所產生之該目標位準資訊來對一輸入訊號進行一維特比解碼，以產生一第一二元訊號。
  11. 如申請專利範圍第10項所述之維特比解碼方法，其中將該位準資訊產生器設定為操作在該目標硬體組態之步驟包含有：處理該輸入訊號來產生一第二二元訊號；從該第一二元訊號以及該第二二元訊號之中選擇一目標二元訊號；以及根據至少該目標二元訊號來產生該目標位準資訊。
  12. 如申請專利範圍第11項所述之維特比解碼方法，其中選擇該目標二元訊號之步驟包含有：偵測該第一二元訊號以及該第二二元訊號之間的差異，並且根據一偵測結果來產生一控制訊號；以及根據該控制訊號來對該第一二元訊號以及該第二二元訊號進行一多工操作來輸出該目標二元訊號。
  13. 如申請專利範圍第11項所述之維特比解碼方法，其中選擇該目標二元訊號之步驟包含有：檢查該維特比解碼所使用之一目前的位準資訊來偵測該維特比解碼所使用之該目前的位準資訊之位準發散，並且根據一偵測結果來產生一控制訊號；以及根據該控制訊號來對該第一二元訊號以及該第二二元訊號進行一多工操作來輸出該目標二元訊號。
  14. 如申請專利範圍第10項所述之維特比解碼方法，其中將該位準資訊產生器設定為操作在該目標硬體組態之步驟包含有：處理該輸入訊號來產生一第二二元訊號；至少根據該第一二元訊號來產生一第一位準資訊；至少根據該第二二元訊號來產生一第二位準資訊；以及從該第一位準資訊以及該第二位準資訊中來選擇該目標位準資訊。
  15. 如申請專利範圍第14項所述之維特比解碼方法，其中選擇該目標位準資訊之步驟包含有：偵測該第一位準資訊以及該第二位準資訊間之差異，並且根據一偵測結果來產生一控制訊號；以及根據該控制訊號來對該第一位準資訊以及該第二位準資訊進行一多工操作來輸出該目標位準資訊。
  16. 如申請專利範圍第14項所述之維特比解碼方法，其中選擇該目標位準資訊之步驟包含有：檢查該維特比解碼使用之一目前的位準資訊來偵測該維特比解碼使用之該目前的位準資訊之位準發散，並且根據一偵測結果來產生一控制訊號；以及根據該控制訊號來對該第一位準資訊以及該第二位準資訊進行一多工操作來輸出該目標位準資訊。
  17. 如申請專利範圍第10項所述之維特比解碼方法，其中設定該位準資訊產生器來操作在該目標硬體組態之步驟包含有：至少根據該第一二元訊號來產生一第一位準資訊； 調整/整形該第一位準資訊來產生一第二位準資訊；以及從該第一位準資訊以及該第二位準資訊之中選擇該目標位準資訊。
  18. 如申請專利範圍第17項所述之維特比解碼方法，其中選擇該目標位準資訊之步驟包含有：檢查該第一位準資訊來偵測該第一位準資訊之位準發散，並且根據一偵測結果來產生一控制訊號；以及根據該控制訊號來對該第一位準資訊以及該第二位準資訊進行一多工操作來輸出該目標位準資訊。
  19. 一種光儲存系統，包含有：一光學讀取單元，用來存取一光儲存媒體；一訊號處理單元，用來根據該光學讀取單元之一輸出以產生一類比射頻訊號；一類比數位轉換器，用來將該類比射頻訊號轉換為一數位射頻訊號；以及一維特比解碼裝置，包含有：一維特比解碼器，用來根據一目標位準資訊解碼該數位射頻訊號以產生一第一二元訊號；以及一位準資訊產生器，用來支援可各別產生位準資訊的複數個不同的硬體組態，並且操作在該複數個不同的硬體組態之中之一目標硬體組態來產生該目標位準資訊至該維特比解碼器。
  20. 如申請專利範圍第19項所述之光儲存系統，其中：該位準資訊產生器係用來接收該輸入訊號以及該第一二元訊號，從該輸入訊號產生一第二二元訊號，以及根據包含有該第一二元訊號以 及該第二二元訊號之複數個二元訊號來產生該目標位準資訊；或是該位準資訊產生器係用來接收該第一二元訊號，以及根據一單一二元訊號來產生該目標位準資訊，其中該單一二元訊號係為該第一二元訊號。
TW102109651A 2012-05-10 2013-03-19 維特比解碼裝置、維特比解碼方法以及光儲存系統 TWI501566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/468,048 US8432780B1 (en) 2012-05-10 2012-05-10 Viterbi decoding apparatus using level information generator supporting different hardware configurations to generate level information to Viterbi decoder and related method thereof

Publications (2)

Publication Number Publication Date
TW201347418A TW201347418A (zh) 2013-11-16
TWI501566B true TWI501566B (zh) 2015-09-21

Family

ID=48146104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109651A TWI501566B (zh) 2012-05-10 2013-03-19 維特比解碼裝置、維特比解碼方法以及光儲存系統

Country Status (3)

Country Link
US (1) US8432780B1 (zh)
CN (1) CN103391434B (zh)
TW (1) TWI501566B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619539A (en) * 1994-02-28 1997-04-08 International Business Machines Corporation Data detection methods and apparatus for a direct access storage device
US6111833A (en) * 1996-02-08 2000-08-29 Sony Corporation Data decoder
US20050025261A1 (en) * 2003-06-19 2005-02-03 Samsung Electronics Co., Ltd Apparatus and method for detecting binary data
US6977970B2 (en) * 2000-01-10 2005-12-20 Samsung Electronics Co., Ltd. Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector
US7230978B2 (en) * 2000-12-29 2007-06-12 Infineon Technologies Ag Channel CODEC processor configurable for multiple wireless communications standards
US20080284630A1 (en) * 2007-05-14 2008-11-20 Atsushi Kikugawa Read signal processing circuit, read signal processing method, and optical disc drive

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500994A (en) * 1982-10-04 1985-02-19 Motorola, Inc. Multi-rate branch metric processor for maximum-likelihood convolutional decoder
US5148287A (en) 1988-10-20 1992-09-15 Canon Kabushiki Kaisha Image processing apparatus with good highlight reproduction
US5136593A (en) 1989-10-30 1992-08-04 Carnegie-Mellon University Apparatus and method for fixed delay tree search
JP2702831B2 (ja) * 1991-08-28 1998-01-26 松下電送株式会社 ヴィタビ復号法
JP3357956B2 (ja) 1992-08-06 2002-12-16 日本電気エンジニアリング株式会社 判定帰還形等化器
JP3255308B2 (ja) 1992-12-18 2002-02-12 ソニー株式会社 データ再生装置
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5761171A (en) 1994-10-24 1998-06-02 Sony Corporation Generating data detecting threshold levels from reference patterns recorded in an optical disk, such as a magneto-optical disk
US5995562A (en) 1995-10-25 1999-11-30 Nec Corporation Maximum-likelihood decoding
JP3540329B2 (ja) 1997-05-15 2004-07-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ノイズ予測最尤検出の装置および方法
US6201652B1 (en) * 1998-05-29 2001-03-13 Stmicroelectronics, Inc. Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection
US6198420B1 (en) 1998-12-14 2001-03-06 Silicon Systems Research Limited Multiple level quantizer
JP3271663B2 (ja) 1999-06-15 2002-04-02 日本電気株式会社 ビタビ復号装置
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
CN1442009A (zh) * 2000-07-03 2003-09-10 因芬尼昂技术股份公司 采用多个硬件数据路径实现acs和传输度量操作的维特比均衡器
DE10127348A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Übertragung von Daten zwischen einem Prozessor und einem Hardware-Rechenwerk
US6459394B1 (en) 2001-05-22 2002-10-01 Cirrus Logic, Inc. Multi-bank flash ADC array with uninterrupted operation during offset calibration and auto-zero
US6865661B2 (en) * 2002-01-21 2005-03-08 Analog Devices, Inc. Reconfigurable single instruction multiple data array
US6928605B2 (en) 2002-03-29 2005-08-09 Intel Corporation Add-compare-select accelerator using pre-compare-select-add operation
JP4554972B2 (ja) 2003-04-11 2010-09-29 日本電気株式会社 光学情報媒体の再生信号等化方法及び光学情報記録再生装置
JP4137119B2 (ja) 2003-06-06 2008-08-20 富士通株式会社 データ再生装置
EP1496512A1 (en) * 2003-07-09 2005-01-12 Deutsche Thomson-Brandt Gmbh Method for adaptive bit recovery
JP2005045727A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd ビタビ復号器
TWI224432B (en) * 2003-10-28 2004-11-21 Ind Tech Res Inst A re-configurable Viterbi decoder
TWI240252B (en) 2003-11-04 2005-09-21 Mediatek Inc Data recovery method and the device thereof
KR100528878B1 (ko) 2004-02-16 2005-11-16 삼성전자주식회사 데이터 저장을 위한 고속 혼성 아날로그/디지털 ｐｒｍｌ데이터 검출 및 클럭 복원 장치
US7331013B2 (en) 2004-02-18 2008-02-12 Nvidia Corporation Viterbi decoder with survivor bits stored to support look-ahead addressing
JP4313755B2 (ja) * 2004-05-07 2009-08-12 株式会社日立製作所 再生信号の評価方法および光ディスク装置
JP2006048737A (ja) 2004-07-30 2006-02-16 Toshiba Corp 信号処理装置
US7607072B2 (en) 2005-01-28 2009-10-20 Agere Systems Inc. Method and apparatus for-soft-output viterbi detection using a multiple-step trellis
JP2006221762A (ja) 2005-02-14 2006-08-24 Pioneer Electronic Corp 記録情報再生装置
US7804746B2 (en) 2005-03-11 2010-09-28 Mediatek Inc. Land/groove track and pickup head movement direction detection
US7360147B2 (en) 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7603591B2 (en) 2005-07-19 2009-10-13 Mediatek Incorporation Apparatus selectively adopting different determining criteria in erasure marking procedure when performing decoding process, and method thereof
CN101297361A (zh) * 2005-10-21 2008-10-29 皇家飞利浦电子股份有限公司 用于基于参考电平的写入策略优化的设备和方法
TWI309410B (en) 2005-11-30 2009-05-01 Realtek Semiconductor Corp A decoding apparatus and method utilized in an optical disc drive
KR100658783B1 (ko) 2006-02-21 2006-12-19 삼성전자주식회사 광 디스크 재생 장치
US20070279788A1 (en) 2006-05-31 2007-12-06 Toshiba America Information Systems, Inc. Method and apparatus to perform defect scanning
JP2008027481A (ja) 2006-07-18 2008-02-07 Toshiba Corp 情報記録媒体、情報記録再生装置、情報記録媒体の検査方法、及び情報記録媒体の検査装置
KR101277258B1 (ko) 2006-07-27 2013-06-26 삼성전자주식회사 입력 신호의 이치화 장치 및 방법, 디스크 구동기, 및 기록매체
KR101459762B1 (ko) 2007-12-27 2014-11-07 메이플 비젼 테크놀로지스 인크. 광정보 기록방법, 광정보 재생방법
KR20090083110A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 비터비 디코더 및 비터비 디코딩 방법
KR100930244B1 (ko) 2008-02-28 2009-12-09 삼성전자주식회사 라이트 스트래티지 파라미터 설정 방법 및 그와 같은기능을 갖는 기록 및 재생 장치
US8176399B2 (en) 2008-05-02 2012-05-08 Lsi Corporation Using short burst error detector in a queue-based system
US20110090779A1 (en) 2009-10-16 2011-04-21 Mediatek Inc. Apparatus for generating viterbi-processed data
US20110090773A1 (en) * 2009-10-16 2011-04-21 Chih-Ching Yu Apparatus for generating viterbi-processed data using an input signal obtained from reading an optical disc
US8248903B2 (en) 2010-04-21 2012-08-21 Mediatek Inc. Decoding apparatus and method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619539A (en) * 1994-02-28 1997-04-08 International Business Machines Corporation Data detection methods and apparatus for a direct access storage device
US6111833A (en) * 1996-02-08 2000-08-29 Sony Corporation Data decoder
US6977970B2 (en) * 2000-01-10 2005-12-20 Samsung Electronics Co., Ltd. Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector
US7230978B2 (en) * 2000-12-29 2007-06-12 Infineon Technologies Ag Channel CODEC processor configurable for multiple wireless communications standards
US20050025261A1 (en) * 2003-06-19 2005-02-03 Samsung Electronics Co., Ltd Apparatus and method for detecting binary data
US20080284630A1 (en) * 2007-05-14 2008-11-20 Atsushi Kikugawa Read signal processing circuit, read signal processing method, and optical disc drive

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Haddad, T.; Yongacoglu, A., "Joint source/channel soft Viterbi decoding," Computers and Communications, 1999. Proceedings. IEEE International Symposium on , vol., no., pp.467,470, 1999 *
Labeau, F., "Low-complexity nonbinary SOVA for sectionalized trellises," Wireless Communications and Networking Conference, 2004. WCNC. 2004 IEEE , vol.4, no., pp.2274,2279 Vol.4, 21-25 March 2004 *

Also Published As

Publication number Publication date
US8432780B1 (en) 2013-04-30
CN103391434A (zh) 2013-11-13
TW201347418A (zh) 2013-11-16
CN103391434B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US7733592B2 (en) Methods for multi-channel data detection phase locked loop frequency error combination
US8385014B2 (en) Systems and methods for identifying potential media failure
US9099132B1 (en) Systems and methods for multi-head separation determination
US20070014385A1 (en) Evaluating device, reproducing device, and evaluating method
US7835245B2 (en) Evaluation value calculating apparatus, recording and playback apparatus, evaluation value calculating method, recording method
US7937650B2 (en) Maximum likelihood decoder and decoding method therefor
JP5653953B2 (ja) 非二値復号バイアス制御のためのシステム及び方法
TWI501566B (zh) 維特比解碼裝置、維特比解碼方法以及光儲存系統
US7606340B2 (en) Phase detection device and method thereof
US20070165750A1 (en) Apparatus of maximum likelihood signal detection
JP4501960B2 (ja) ビタビ検出器、及び、情報再生装置
KR20110117616A (ko) 데이터 저장을 위한 에너지 및 공간의 효율적 감시
JPH10293973A (ja) 情報再生装置および再生方法
US6646575B2 (en) Circuit and method for protecting the run length in RLL code
US8270273B2 (en) Calibration circuit and method thereof for data recovery
JP2006338781A (ja) 符号判別回路
EP2166537A1 (en) Apparatus and method of generating reference level of viterbi decoder
US8773789B1 (en) In-channel channel optimization for hard-disc drive read/write chips
US8693125B1 (en) Cross clock phase measurement
US20080104490A1 (en) Digital data decoding apparatus and digital data decoding method
JP2008198300A (ja) 雑音予測復号器及び雑音予測復号化方法
US7835244B2 (en) Optical disc apparatus and ADIP decoder
US20140177084A1 (en) Systems and Methods for Managed Operational Marginalization
JP2008262611A (ja) 復号方法及び復号装置、情報再生装置
JP2013239838A (ja) アナログ／デジタル変換装置、半導体装置、光ディスク装置、および、アナログ／デジタル変換方法