CN103391434A - 维特比解码装置、维特比解码方法以及光储存系统 - Google Patents

维特比解码装置、维特比解码方法以及光储存系统 Download PDF

Info

Publication number
CN103391434A
CN103391434A CN2013101012711A CN201310101271A CN103391434A CN 103391434 A CN103391434 A CN 103391434A CN 2013101012711 A CN2013101012711 A CN 2013101012711A CN 201310101271 A CN201310101271 A CN 201310101271A CN 103391434 A CN103391434 A CN 103391434A
Authority
CN
China
Prior art keywords
level information
binary signal
target
signal
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101012711A
Other languages
English (en)
Other versions
CN103391434B (zh
Inventor
游志青
李志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN103391434A publication Critical patent/CN103391434A/zh
Application granted granted Critical
Publication of CN103391434B publication Critical patent/CN103391434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Abstract

本发明提供一种维特比解码装置、维特比解码方法以及光储存系统。该维特比解码装置包含维特比解码器及电平信息发生器。该维特比解码器根据目标电平信息来解码输入信号以产生第一二元信号。该电平信息发生器用于支持产生电平信息的多个不同硬件配置，并且操作在该多个不同的硬件配置中的目标硬件配置以产生该目标电平信息至该维特比解码器。本发明所提出的维特比解码装置、维特比解码方法以及光储存系统，可提供一个较为精准的电平设定/定义给该维特比解码器来改善该维特比解码的精准度以及稳定性。

Description

维特比解码装置、维特比解码方法以及光储存系统
技术领域
本发明是有关于一种相关于维特比解码(Viterbi decoding)，特别是有关于一种使用支持不同的硬件配置的电平信息(level information)发生器来产生所需的电平信息至维特比解码器的维特比解码装置及其相关方法，以及光储存系统。
背景技术
一般而言，为了做进一步处理而将模拟信号转换至数字信号的二元化程序是必要的。在许多二元化装置中，维特比解码器被认为是能够获得最少错误的二元信号。一般来说，维特比解码器会根据输入信号的统计特征(statisticalcharacteristic)来侦测出最佳的二元数据，进一步来说，维特比解码器是通过使用多个电平来侦测具有较少错误的二元数据作为输入信号的最佳的二元数据。举例来说，维特比解码器的分支度量(branch metric)的计算可通过从该输入信号中所接收到的符号(symbol)减去一个电平(level)并从相减的结果来得到一个分支度量来实现，因此，电平信息所定义的电平可能影响维特比解码器的解码性能。若电平没有被适当的定义，使用维特比解码器的电子设备/系统的读取能力可能会降低。因此，需要一个创新的产生电平信息的设计来为维特比解码器提供优化的电平设定，以改善使用维特比解码器的电子设备/系统的读取能力。
发明内容
有鉴于此，本发明提出一种维特比解码装置、维特比解码方法以及光储存系统。
依据本发明第一实施方式，提供一种维特比解码装置。该维特比解码装置包含有维特比解码器以及电平信息发生器。该维特比解码器用于根据目标电平信息解码输入信号来产生第一二元信号。该电平信息发生器用于支持可产生电平信息的多个不同的硬件配置，并且操作在该多个不同的硬件配置中的目标硬件配置以产生该目标电平信息至该维特比解码器。
依据本发明第二实施方式，提供一种维特比解码方法。该维特比解码方法包含有：将支持产生电平信息的多个不同的硬件配置的电平信息发生器设定为操作在该多个不同的硬件配置之中的目标硬件配置，以产生目标电平信息；以及根据由该电平信息发生器所产生的该目标电平信息来对输入信号进行维特比解码，以产生第一二元信号。
依据本发明第三实施方式，提供一种光储存系统。该光储存系统包含有光学读取单元、信号处理单元、模数转换器以及维特比解码装置。该光学读取单元用于存取光储存媒体。该信号处理单元用于根据该光学读取单元的输出以产生模拟射频(radio frequency,RF)信号。该模数转换器(analog-to-digital converter,ADC)用于转换该模拟射频信号成为数字射频信号。该维特比解码装置包含有维特比解码器以及电平信息发生器。该维特比解码器用于根据目标电平信息来解码该数字射频信号来产生第一二元信号。该电平信息发生器用于支持可产生电平信息的多个不同的硬件配置，并且操作在该多个不同的硬件配置中的目标硬件配置来产生该目标电平信息至该维特比解码器。
本发明所提出的维特比解码装置、维特比解码方法以及光储存系统，可提供一个较为精准的电平设定/定义给该维特比解码器来改善该维特比解码的精准度以及稳定性。
附图说明
图1为依据本发明实施方式的光储存系统的示意图。
图2为依据本发明第一实施方式的维特比解码装置的示意图。
图3为图2所示的选择单元的第一实施方式的示意图。
图4为图2所示的选择单元的第二实施方式的示意图。
图5为依据本发明第二实施方式的维特比解码装置的示意图。
图6为图5所示的选择单元的第一实施方式的示意图。
图7为图5所示的选择单元的第二实施方式的示意图。
图8为依据本发明第三实施方式的维特比解码装置的示意图。
图9为图8所示的选择单元的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应当理解，电子设备制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或通过其他装置或连接手段间接地电气连接至所述第二装置。
本发明的概念在于提供维特比解码装置，其采用一个支持多个不同硬件配置且于操作在目标硬件配置时会产生目标电平信息至维特比解码器的电平信息发生器。简单明了地说，以下会采用所提出的维特比解码装置的示范性光储存系统来进行说明，以详述本发明所提出的维特比解码装置的技术特征，然而，此仅作为范例说明，而非本发明的限制。换句话说，所提出的维特比解码装置并不限于光储存应用，且被所提出的维特比解码装置处理的输入信号并不需要来自光储存媒体。实际上，所提出的维特比解码装置可使用于任何需要维特比解码的电子设备/系统，因此，通过所提出的维特比解码装置的帮助，可以达到改善电子设备/系统(例如，光储存系统或其他信号处理系统)的读取能力的目的。
图1为依据本发明实施方式的光储存系统100的示意图。光储存系统(opticalstorage system)100用于存取光储存媒体(optical storage medium)101。举例来说，光储存系统100为光驱，而光储存媒体101为光盘。如图1所示，光储存系统100包含有转轴马达(spindle motor)102、光学读取单元(optical pickup unit)104、信号处理单元106、模数转换器(analog-to-digital converter,ADC)108、锁相环(phase-lock loop,PLL)处理单元110、有限脉冲响应(finite impulse response,FIR)均衡器112、维特比解码装置113以及解码器118。维特比解码装置113包含有维特比解码器114以及电平信息发生器116。转轴马达102用于以所需的转速转动光储存媒体101。光学读取单元104用于存取光储存媒体101，即对光储存媒体101发射激光束，并且侦测从光储存媒体101反射的信号。信号处理单元106用于处理光学读取单元104的输出，以及产生模拟射频信号SRF。模数转换器108将模拟射频信号SRF转换为数字射频信号(即数字化数据)DRF。锁相环处理单元110用于根据数字射频信号DRF产生与模拟射频信号SRF同步的频率信号CLK，其中频率信号CLK可被光储存系统100的一个或多个内部组件使用。数字射频信号DRF被输入至有限脉冲响应均衡器112，有限脉冲响应均衡器112用于优化通道特性以提供等化处理过的射频数据作为后续的维特比解码器114的输入信号S_IN。
维特比解码器114用于根据电平信息(level information)INFLV对输入信号S_IN进行维特比解码，并产生二元信号(binary signal)S_OUT作为维特比解码器114的输出。当维特比解码装置113被光储存系统100所采用时，输入信号S_IN由读取光储存媒体101上所储存的信息而产生。另外，当维特比解码装置113被不同于光储存系统100的电子设备/系统所采用时，输入信号S_IN可能从其他信号源得到。
具体来说，电平信息INFLV定义多个电平(或状态)，其中每一个电平(或状态)都对应到输入信号S_IN的特征。接着，解码器118解码二元信号S_OUT来得出所需的数据。在此实施方式中，电平信息发生器116用于支持可产生电平信息的多个不同的硬件配置HW_CONF1～HW_CONFN，换句话说，当硬件配置HW_CONF1～HW_CONFN分别被电平信息发生器116采用时，硬件配置HW_CONF1～HW_CONFN可以使电平信息具有不同的电平设定/定义(levelsetting/definition)。当电平信息发生器116操作在这些不同的硬件配置的其中的目标硬件配置时，基于所采用的目标硬件配置而产生的目标电平信息INFLV会提供给维特比解码器114，如此一来，一个较为精准的电平设定/定义便可提供给维特比解码器114来改善维特比解码的精准度以及稳定性，这也改善了采用维特比解码装置113的光储存系统100或是其他电子设备/系统的读取能力。维特比解码装置113的进一步细节描述如下。
图2为依据本发明第一实施方式的维特比解码装置113的示意图。举例来说(但本发明并不以此为限)，图1所示的维特比解码装置113可由图2所示的维特比解码装置200来实现，实际上，任何使用维特比解码装置200的电子设备/系统都属于本发明的范畴。在此实施方式中，维特比解码装置200包含有维特比解码器202以及电平信息发生器204。维特比解码器202根据目标电平信息INFLV来解码输入信号S_IN(例如，来自光储存媒体101或其他信号源的输入)以产生二元信号S_OUT。对电平信息发生器204来说，电平信息发生器204用于接收输入信号S_IN以及二元信号S_OUT，并从输入信号S_IN来产生另一个二元信号S_OUT’，以及至少根据二元信号S_OUT以及二元信号S_OUT’来产生目标电平信息INFLV至维特比解码器202。具体来说，电平信息发生器204包含有二元信号模块212、选择单元214以及电平调整器216，并且支持由选择单元214所控制的两个硬件配置。二元信号模块212用于处理输入信号S_IN来产生二元信号S_OUT’。举例来说(但本发明并不以此为限)，二元信号模块212可简单地用数据切片机(slicer)来实现。当电平信息发生器204操作在目标硬件配置时，选择单元214用于从二元信号S_OUT以及二元信号S_OUT’中选择出目标二元信号S_OUTT。电平调整器216用于至少根据目标二元信号S_OUTT来产生目标电平信息INFLV。
当维特比输出(即二元信号S_OUT)被用以作为电平调整器输入时，可改善维特比解码器202的解码准确度，进而使光储存系统具有较佳的读取能力。然而，当光储存媒体的储存密度为了储存更多数据而提高时，信道比特长度(channel bit length)以及轨距(track pitch)会缩小，因此提高了从光储存媒体读取数据的难度，因此，当光储存媒体具有缺陷区域(defect area)、高抖动(high jitter)等现象时，再生信号的质量可能会降低，举例来说，当数据来自光盘上的缺陷区域(例如，被刮伤的区域)，相对应射频信号的振幅会相当小。当维特比输出(即二元信号S_OUT)被作为电平调整器输入，所产生的电平调整器输出可能包含有发散的电平，因而导致一个较差的解码器输出。然而，若二元信号S_OUT’被作为电平调整器输入，令人困扰的电平发散（level divergence）问题可能得以避免或减轻。根据此观察结果，本发明因此提出使用选择单元214，选择单元214提供从二元信号S_OUT以及二元信号S_OUT’中选择出较佳的电平调整器输入至电平调整器216。应注意的是，电平调整器216可以采用任何能够根据电平调整器输入(例如二元信号S_OUT与二元信号S_OUT’其中之一)来产生电平信息的任何可行的硬件架构来实现。
图3为图2所示的选择单元214的第一实施方式的示意图。图2所示的选择单元214可由图3所示的选择单元300来实现。在此实施方式中，选择单元300包含有多工器(multiplexer,MUX)302以及差异侦测单元(difference detectionunit)304。多工器302具有第一输入端口P1用于接收二元信号S_OUT、第二输入端口P2用于接收二元信号S_OUT’以及输出端口P3用于输出目标二元信号S_OUTT。多工器302会根据从差异侦测单元304产生的控制信号SC来选择性地将第一输入端口P1或第二输入端口P2耦接至输出埠P3，即根据控制信号SC来对二元信号S_OUT以及二元信号S_OUT’进行多工操作输出目标二元信号S_OUTT。
差异侦测单元304用于侦测二元信号S_OUT以及二元信号S_OUT’之间的差异，并且根据侦测结果来产生控制信号SC。举例来说(本发明并不以此为限)，差异侦测单元304可比较两个对齐的比特序列(bit sequence)(包含有二元信号S_OUT的第一比特序列以及二元信号S_OUT’的第二比特序列)，并且计数(count)该第一比特序列和该第二比特序列之间存在比特差异的比特位置的数目，接着根据计数值来决定该侦测结果。举例来说，假设该第一比特序列和该第二比特序列各有100个比特，当该计数值到达临界值(例如，20)时，该侦测结果指示出维特比解码器202所使用的目前的电平信息出现了电平发散；否则，该侦测结果则表示该目前的电平信息并未出现电平发散。接着，差异侦测单元304根据该侦测结果来设定控制信号SC的逻辑值。当该侦测结果指出该目前的电平信息出现电平发散时，控制信号SC被设定为逻辑值“1”来控制多工器302输出二元信号S_OUT’(即二元信号模块212的输出)以作为目标二元信号S_OUTT，因此，电平信息发生器204此时所采用的目标硬件配置便包含有二元信号模块212、差异侦测单元304、具有与第二输入端口P2连接且与第一输入端口P1断开的输出埠P3的多工器302以及电平调整器216。当该侦测结果指出该目前的电平信息并未出现电平发散时，控制信号SC被设定为逻辑值“0”来控制多工器302输出二元信号S_OUT(即维特比输出)以作为目标二元信号S_OUTT，而电平信息发生器204此时所采用的目标硬件配置便包含有二元信号模块212、差异侦测单元304、具有与第一输入端口P1连接且与第二输入端口P2断开的输出埠P3的多工器302以及电平调整器216。简而言之，通过适应性地(adaptively)控制电平信息发生器204于不同的硬件配置之间进行切换，可达到维特比解码装置的优化解码性能与光储存系统的较佳读取能力。
图4为图2所示的选择单元214的第二实施方式的示意图。图2所示的选择单元214可由图4所示的选择单元400来实现。在此实施方式中，选择单元400包含有发散侦测单元(divergence detection unit)404以及上述的多工器302，其中多工器302具有第一输入端口P1用于接收二元信号S_OUT、第二输入端口P2用于接收二元信号S_OUT’以及输出端口P3用于输出目标二元信号S_OUTT。多工器302根据发散侦测单元404产生的控制信号SC来选择性地将第一输入端口P1或是第二输入端口P2耦接至输出埠P3，即根据控制信号SC来对二元信号S_OUT以及二元信号S_OUT’进行多工操作来输出目标二元信号S_OUTT。对于此实施方式，使用选择单元400来实现的选择单元214耦接至电平调整器216的输出(其代表维特比解码器202所使用的目前的电平信息的输出)，如图2中的虚线所示。因此，发散侦测单元404用于检查电平调整器216的该输出(即维特比解码器202所使用的目前的电平信息INFLV)来侦测电平调整器216的该输出的电平发散，并且根据侦测结果来产生控制信号SC。
举例来说(但本发明并不以此为限)，发散侦测单元404可通过比较维特比解码器202所使用的目前的电平信息INFLV中定义的邻近电平来决定该侦测结果。举例来说，当被检查的邻近电平间的差异大于临界值或被检查的邻近电平的大小次序交换时，该侦测结果便指示出该目前的电平信息出现电平发散。否则，该侦测结果会表示该目前的电平信息并未出现电平发散。接着，发散侦测单元404根据该侦测结果来设定控制信号SC的逻辑值，当该侦测结果表示该目前的电平信息出现电平发散时，控制信号SC被设为逻辑值“1”来控制多工器302输出二元信号S_OUT’以作为目标二元信号S_OUTT，因此，电平信息发生器204此时所使用的目标硬件配置便包含有二元信号模块212、发散侦测单元404、具有与第二输入端口P2连接且与第一输入端口P1断开的输出埠P3的多工器302以及电平调整器216。当该侦测结果指出该目前的电平信息并未出现电平发散时，控制信号SC被设定为逻辑值“0”来控制多工器302输出二元信号S_OUT以作为目标二元信号S_OUTT，因此，电平信息发生器204此时所采用的目标硬件配置会包含有二元信号模块212、发散侦测单元404、具有与第一输入端口P1连接且与第二输入端口P2断开的输出埠P3的多工器302以及电平调整器216。简而言之，通过适应性地控制电平信息发生器204于不同的硬件配置之间进行切换，便可达到维特比解码装置的优化解码性能与光储存系统的较佳读取能力。
图5为依据本发明第二实施方式的维特比解码装置113的示意图。举例来说(但本发明并不以此为限)，图1所示的维特比解码装置113可由图5所示的维特比解码装置500来实现，实际上，任何使用维特比解码装置500的电子设备/系统都属于本发明的范畴。在此实施方式中，维特比解码装置500包含有维特比解码器502以及电平信息发生器504。维特比解码器502根据目标电平信息INFLV来解码输入信号S_IN(例如，来自光储存媒体101或其他信号源的输入)以产生二元信号S_OUT。对于电平信息发生器504，其用于接收输入信号S_IN以及二元信号S_OUT，并从输入信号S_IN产生另一个二元信号S_OUT’，以及至少根据二元信号S_OUT以及二元信号S_OUT’来产生目标电平信息INFLV。具体来说，电平信息发生器504包含有二元信号模块512、多个电平调整器514、516以及选择单元518并支持由选择单元518所控制的两个硬件配置。二元信号模块512用于处理输入信号S_IN以产生二元信号S_OUT’，举例来说(但本发明并不以此为限)，二元信号模块512可简单地用数据切片机来实现。电平调整器514用于至少根据二元信号S_OUT以产生电平信息INFLV_1，以及电平调整器516用于至少根据二元信号S_OUT’以产生电平信息INFLV_2。应注意的是，电平调整器514/516可使用能够根据电平调整器输入(即二元信号S_OUT/S_OUT’)来产生电平信息INFLV_1/INFLV_2的任何可行的硬件架构来实现。当电平信息发生器504操作在目标硬件配置时，选择单元518用于从电平信息INFLV_1和电平信息INFLV_2中选择出目标电平信息INFLV。
图6为图5所示的选择单元518的第一实施方式的示意图。图5所示的选择单元518可由图6所示的选择单元600来实现。在此实施方式中，选择单元600包含有多工器602以及差异侦测单元604。多工器602的操作和图3所示的多工器302相似，而两者之间的差异在于多工器602的第一输入端口P1用于接收电平信息INFLV_1，多工器602的第二输入端口P2用于接收电平信息INFLV_2，而多工器602的输出埠P3用于输出目标电平信息INFLV。多工器602根据差异侦测单元604产生的控制信号SC来选择性地将第一输入端口P1或第二输入端口P2耦接至输出埠P3，即根据控制信号SC来对电平信息INFLV_1以及电平信息INFLV_2进行多工操作来输出目标电平信息INFLV。差异侦测单元604的操作和图3所示的差异侦测单元304相似，而两者之间的差异在于差异侦测单元604通过侦测电平信息INFLV_1和电平信息INFLV_2之间的差异来产生控制信号SC，因此，当侦测结果指示出目前的电平信息出现电平发散时，电平信息INFLV_2会被选择来作为目标电平信息INFLV；否则，电平信息INFLV_1会被选择来作为目标电平信息INFLV。本领域技术人员在阅读过以上关于图3所示的选择单元300的说明后应可轻易了解图6所示的多工器602以及差异侦测单元604的操作细节，故进一步的描述便在此省略以求简洁。
图7为图5所示的选择单元518的第二实施方式的示意图。图5所示的选择单元518可由图7所示的选择单元700来实现。在此实施方式中，选择单元700包含有发散侦测单元704以及上述的多工器602，其中多工器602的操作和图4所示的多工器302相似，而两者之间的差异在于多工器602的第一输入端口P1用于接收电平信息INFLV_1、多工器902的第二输入端口P2用于接收电平信息INFLV_2以及多工器902的输出埠P3用于输出目标电平信息INFLV。多工器602根据发散侦测单元704所产生的控制信号SC来选择性地将第一输入端口P1或第二输入端口P2耦接至输出埠P3，即根据控制信号SC来对该电平信息INFLV_1以及电平信息INFLV_2进行多工操作来输出目标电平信息INFLV。当选择单元518使用选择单元700来实现时，选择单元518的输出(其代表维特比解码器502所使用的目前的电平信息的输出)如图5中的虚线所示而被馈入至选择单元518。发散侦测单元704的操作和图4所示的发散侦测单元404相同，因此，当侦测结果指示出该目前的电平信息出现电平发散时，电平信息INFLV_2会被选择以作为目标电平信息INFLV；否则，电平信息INFLV_1会被选择以作为目标电平信息INFLV。本领域技术人员在阅读过以上说明后应可轻易了解图7所示的多工器602以及发散侦测单元704的操作细节，故进一步的描述便在此省略以求简洁。
图8为依据本发明第三实施方式的维特比解码装置113的示意图。举例来说(但本发明并不以此为限)，图1所示的维特比解码装置113可由图8所示的维特比解码装置800来实现，实际上，任何使用维特比解码装置800的电子设备/系统都属于本发明的范畴。在此实施方式中，维特比解码装置800包含有维特比解码器802以及电平信息发生器804。维特比解码器802根据目标电平信息INFLV来解码输入信号S_IN(例如，来自光储存媒体101或其他信号源的输入)以产生二元信号S_OUT。对于电平信息发生器804，其用于接收输入信号S_IN以及二元信号S_OUT，以及至少根据二元信号S_OUT来产生目标电平信息INFLV。根据本发明的设计变化，电平信息发生器804用于接收二元信号S_OUT，以及根据单一的二元信号来产生目标电平信息INFLV，其中单一的二元信号为二元信号S_OUT。具体来说，电平信息发生器804包含有电平调整器812、电平整形器(reshaper)814以及选择单元816，并支持由选择单元816所控制的两个硬件配置。电平调整器812至少根据二元信号S_OUT来产生电平信息INFLV_1。应注意的是，电平调整器812可使用能够根据电平调整器输入(即二元信号S_OUT)来产生电平信息的任何可行的硬件架构来实现。电平整形器814用于对电平信息INFLV_1进行调整/整形以产生重整后的电平信息INFLV_1’。举例来说，电平整形器814可被设定来微调电平信息INFLV_1中原始定义的电平，以让重整后的电平信息INFLV_1’不会存在不想要的电平发散问题。选择单元816用于在电平信息发生器804操作于该目标硬件配置时，从电平信息INFLV_1和电平信息INFLV_1’中选择出目标电平信息INFLV。
图9为图8所示的选择单元816的示意图。图8所示的选择单元816可由图9所示的选择单元900来实现。在此实施方式中，选择单元900包还有多工器902以及发散侦测单元904。多工器902的操作和上述多工器302/602的操作相似，而两者间的差异在于多工器902的第一输入端口P1用于接收电平信息INFLV_1，多工器902的第二输入端口P2用于接收重整后的电平信息INFLV_1’，以及多工器902的输出埠P3用于输出目标电平信息INFLV。多工器902根据发散侦测单元904所产生的控制信号SC来选择性地将第一输入端口P1或是第二输入端口P2耦接至输出埠P3，即根据控制信号SC来对该电平信息INFLV_1以及电平信息INFLV_1’进行多工操作来输出目标电平信息INFLV。发散侦测单元904的操作和上述的发散侦测单元404/704的操作相似，而两者间的差异在于发散侦测单元904通过检查电平信息INFLV_1(即电平调整器812的输出)来侦测电平信息INFLV_1的电平发散是否存在，以产生控制信号SC，因此，当侦测结果指示出目前的电平信息INFLV_1出现电平发散时，电平信息INFLV_1’会被选择以作为目标电平信息INFLV；否则，电平信息INFLV_1会被选择以作为目标电平信息INFLV。本领域技术人员在阅读过以上说明后应可轻易了解图9所示的多工器902以及发散侦测单元904的操作细节，故进一步的描述便在此省略以求简洁。
虽然本发明以较佳实施方式揭露如上，然而此较佳实施方式并非用以限定本发明，本领域技术人员不脱离本发明的精神和范围内，凡依本发明申请专利范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种维特比解码装置，其特征在于，包含有：
维特比解码器，用于根据目标电平信息来解码输入信号以产生第一二元信号；以及
电平信息发生器，用于支持产生电平信息的多个不同的硬件配置，并且操作在该多个不同的硬件配置中的目标硬件配置以产生该目标电平信息至该维特比解码器。
2.根据权利要求1所述的维特比解码装置，其特征在于，该电平信息发生器包含有：
二元信号模块，用于处理该输入信号以产生第二二元信号；
选择单元，用于在该电平信息发生器操作在该目标硬件配置时，由该第一二元信号以及该第二二元信号之中选择目标二元信号；以及
电平调整器，用于至少根据该目标二元信号来产生该目标电平信息。
3.根据权利要求2所述的维特比解码装置，其特征在于，该选择单元包含有：
多工器，具有用于接收该第一二元信号的第一输入端口，用于接收该第二二元信号的第二输入端口，以及用于输出该目标二元信号的输出端口，其中该多工器根据控制信号来选择性地将该第一输入端口或是该第二输入端口耦接至该输出埠；以及
差异侦测单元，用于侦测该第一二元信号以及该第二二元信号之间的差异，并且根据侦测结果来产生该控制信号。
4.根据权利要求2所述的维特比解码装置，其特征在于，该选择单元包含有：
多工器，具有用于接收该第一二元信号的第一输入端口，用于接收该第二二元信号的第二输入端口，以及用于输出该目标二元信号的输出端口，其中该多工器根据控制信号来选择性地将该第一输入端口或是该第二输入端口耦接至该输出埠；以及
发散侦测单元，用于检查该电平调整器的输出以侦测该电平调整器的该输出的电平发散，以及根据侦测结果来产生该控制信号。
5.根据权利要求1所述的维特比解码装置，其特征在于，该电平信息发生器包含有：
二元信号模块，用于处理该输入信号以产生第二二元信号；
第一电平调整器，用于至少根据该第一二元信号来产生第一电平信息；
第二电平调整器，用于至少根据该第二二元信号来产生第二电平信息；以及
选择单元，用于该电平信息发生器操作在该目标硬件配置时，从该第一电平信息以及该第二电平信息之中选择该目标电平信息。
6.根据权利要求5所述的维特比解码装置，其特征在于，该选择单元包含有：
多工器，具有用于接收该第一电平信息的第一输入端口，用于接收该第二电平信息的第二输入端口，以及用于输出该目标电平信息的输出端口，其中该多工器根据控制信号来选择性地将该第一输入端口或该第二输入端口耦接至该输出埠；以及
差异侦测单元，用于侦测该第一电平信息以及该第二电平信息之间的差异，并且根据侦测结果来产生该控制信号。
7.根据权利要求5所述的维特比解码装置，其特征在于，该选择单元包含有：
多工器，具有用于接收该第一电平信息的第一输入端口，用于接收该第二电平信息的第二输入端口，以及用于输出该目标电平信息的输出端口，其中该多工器根据控制信号选择性地将该第一输入端口或是该第二输入端口耦接至该输出埠；以及
发散侦测单元，用于检查该多工器的输出以侦测该多工器的该输出的电平发散，并且根据侦测结果来产生该控制信号。
8.根据权利要求1所述的维特比解码装置，其特征在于，该电平信息发生器包含有：
电平调整器，用于至少根据该第一二元信号以产生第一电平信息；
电平整形器，用于调整/整形该第一电平信息来产生第二电平信息；以及
选择单元，用于该电平信息发生器操作在该目标硬件配置时，从该第一电平信息以及该第二电平信息之中选择该目标电平信息。
9.根据权利要求8所述的维特比解码装置，其特征在于，该选择单元包含有：
多工器，具有用于接收该第一电平信息的第一输入端口，用于接收该第二电平信息的第二输入端口，以及用于输出该目标电平信息的输出端口，其中该多工器根据控制信号来选择性地将该第一输入端口或该第二输入端口耦接至该输出埠；以及
发散侦测单元，用于检查该第一电平信息以侦测该第一电平信息之中的电平发散，并且根据侦测结果来产生该控制信号。
10.一种维特比解码方法，其特征在于，包含有：
将支持产生电平信息的多个不同的硬件配置的电平信息发生器设定为操作在该多个不同的硬件配置之中的目标硬件配置，以产生目标电平信息；以及
根据由该电平信息发生器所产生的该目标电平信息来对输入信号进行维特比解码，以产生第一二元信号。
11.根据权利要求10所述的维特比解码方法，其特征在于，将该电平信息发生器设定为操作在该目标硬件配置的步骤包含有：
处理该输入信号以产生第二二元信号；
从该第一二元信号以及该第二二元信号之中选择目标二元信号；以及
根据至少该目标二元信号来产生该目标电平信息。
12.根据权利要求11所述的维特比解码方法，其特征在于，选择该目标二元信号的步骤包含有：
侦测该第一二元信号以及该第二二元信号之间的差异，并且根据侦测结果来产生控制信号；以及
根据该控制信号来对该第一二元信号以及该第二二元信号进行多工操作来输出该目标二元信号。
13.根据权利要求11所述的维特比解码方法，其特征在于，选择该目标二元信号的步骤包含有：
检查该维特比解码所使用的目前的电平信息来侦测该维特比解码所使用的该目前的电平信息的电平发散，并且根据侦测结果来产生控制信号；以及
根据该控制信号来对该第一二元信号以及该第二二元信号进行多工操作来输出该目标二元信号。
14.根据权利要求10所述的维特比解码方法，其特征在于，将该电平信息发生器设定为操作在该目标硬件配置的步骤包含有：
处理该输入信号来产生第二二元信号；
至少根据该第一二元信号来产生第一电平信息；
至少根据该第二二元信号来产生第二电平信息；以及
从该第一电平信息以及该第二电平信息中来选择该目标电平信息。
15.根据权利要求14所述的维特比解码方法，其特征在于，选择该目标电平信息的步骤包含有：
侦测该第一电平信息以及该第二电平信息间的差异，并且根据侦测结果来产生控制信号；以及
根据该控制信号来对该第一电平信息以及该第二电平信息进行多工操作来输出该目标电平信息。
16.根据权利要求14所述的维特比解码方法，其特征在于，选择该目标电平信息的步骤包含有：
检查该维特比解码使用的目前的电平信息来侦测该维特比解码使用的该目前的电平信息的电平发散，并且根据侦测结果来产生控制信号；以及
根据该控制信号来对该第一电平信息以及该第二电平信息进行多工操作来输出该目标电平信息。
17.根据权利要求10所述的维特比解码方法，其特征在于，设定该电平信息发生器来操作在该目标硬件配置的步骤包含有：
至少根据该第一二元信号来产生第一电平信息；
调整/整形该第一电平信息来产生第二电平信息；以及
从该第一电平信息以及该第二电平信息之中选择该目标电平信息。
18.根据权利要求17所述的维特比解码方法，其特征在于，选择该目标电平信息的步骤包含有：
检查该第一电平信息来侦测该第一电平信息的电平发散，并且根据侦测结果来产生控制信号；以及
根据该控制信号来对该第一电平信息以及该第二电平信息进行多工操作来输出该目标电平信息。
19.一种光储存系统，其特征在于，包含有：
光学读取单元，用于存取光储存媒体；
信号处理单元，用于根据该光学读取单元的输出以产生模拟射频信号；
模数转换器，用于将该模拟射频信号转换为数字射频信号；以及
维特比解码装置，包含有：
维特比解码器，用于根据目标电平信息解码该数字射频信号以产生第一二元信号；以及
电平信息发生器，用于支持产生电平信息的多个不同的硬件配置，并且操作在该多个不同的硬件配置之中的目标硬件配置来产生该目标电平信息至该维特比解码器。
20.根据权利要求19所述的光储存系统，其特征在于，
该电平信息发生器用于接收该输入信号以及该第一二元信号，从该输入信号产生第二二元信号，以及根据包含有该第一二元信号以及该第二二元信号的多个二元信号来产生该目标电平信息；或是
该电平信息发生器用于接收该第一二元信号，以及根据单一的二元信号来产生该目标电平信息，其中该单一的二元信号为该第一二元信号。
CN201310101271.1A 2012-05-10 2013-03-27 维特比解码装置、维特比解码方法以及光储存系统 Active CN103391434B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/468,048 2012-05-10
US13/468,048 US8432780B1 (en) 2012-05-10 2012-05-10 Viterbi decoding apparatus using level information generator supporting different hardware configurations to generate level information to Viterbi decoder and related method thereof

Publications (2)

Publication Number Publication Date
CN103391434A true CN103391434A (zh) 2013-11-13
CN103391434B CN103391434B (zh) 2016-08-31

Family

ID=48146104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310101271.1A Active CN103391434B (zh) 2012-05-10 2013-03-27 维特比解码装置、维特比解码方法以及光储存系统

Country Status (3)

Country Link
US (1) US8432780B1 (zh)
CN (1) CN103391434B (zh)
TW (1) TWI501566B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020119803A1 (en) * 2000-12-29 2002-08-29 Bitterlich Stefan Johannes Channel codec processor configurable for multiple wireless communications standards
US6892344B2 (en) * 2000-07-03 2005-05-10 Infineon Technologies Ag Viterbi equalizer using various hardware data paths for ACS and transmission metric operations
US20050249318A1 (en) * 2004-05-07 2005-11-10 Hiroyuki Minemura Method of evaluating a readout signal, and optical disc apparatus
CN102045074A (zh) * 2009-10-16 2011-05-04 联发科技股份有限公司 产生维特比处理数据的装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500994A (en) * 1982-10-04 1985-02-19 Motorola, Inc. Multi-rate branch metric processor for maximum-likelihood convolutional decoder
US5148287A (en) 1988-10-20 1992-09-15 Canon Kabushiki Kaisha Image processing apparatus with good highlight reproduction
US5136593A (en) 1989-10-30 1992-08-04 Carnegie-Mellon University Apparatus and method for fixed delay tree search
JP2702831B2 (ja) * 1991-08-28 1998-01-26 松下電送株式会社 ヴィタビ復号法
JP3357956B2 (ja) 1992-08-06 2002-12-16 日本電気エンジニアリング株式会社 判定帰還形等化器
JP3255308B2 (ja) 1992-12-18 2002-02-12 ソニー株式会社 データ再生装置
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5619539A (en) 1994-02-28 1997-04-08 International Business Machines Corporation Data detection methods and apparatus for a direct access storage device
US5761171A (en) 1994-10-24 1998-06-02 Sony Corporation Generating data detecting threshold levels from reference patterns recorded in an optical disk, such as a magneto-optical disk
DE69601343T2 (de) 1995-10-25 1999-07-15 Nec Corp Maximalwahrscheinlichkeitsdekodierung mit weichen Entscheidungen
EP0821360B1 (en) 1996-02-08 2003-08-20 Sony Corporation Data decoder
DE69723477T2 (de) 1997-05-15 2004-05-27 International Business Machines Corp. Anordnung und verfahren zur rauschvorhersagenden maximal-wahrscheinlichkeitsdetektion
US6201652B1 (en) * 1998-05-29 2001-03-13 Stmicroelectronics, Inc. Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection
US6198420B1 (en) 1998-12-14 2001-03-06 Silicon Systems Research Limited Multiple level quantizer
JP3271663B2 (ja) 1999-06-15 2002-04-02 日本電気株式会社 ビタビ復号装置
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
KR100708070B1 (ko) 2000-01-10 2007-04-17 삼성전자주식회사 데이터 검출기에서 사용되는 결정 레벨을 조정하여 검출성능을 높이는 데이터 재생 장치 및 방법
DE10127348A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Übertragung von Daten zwischen einem Prozessor und einem Hardware-Rechenwerk
US6459394B1 (en) 2001-05-22 2002-10-01 Cirrus Logic, Inc. Multi-bank flash ADC array with uninterrupted operation during offset calibration and auto-zero
US6865661B2 (en) * 2002-01-21 2005-03-08 Analog Devices, Inc. Reconfigurable single instruction multiple data array
US6928605B2 (en) 2002-03-29 2005-08-09 Intel Corporation Add-compare-select accelerator using pre-compare-select-add operation
JP4554972B2 (ja) 2003-04-11 2010-09-29 日本電気株式会社 光学情報媒体の再生信号等化方法及び光学情報記録再生装置
WO2004109692A1 (ja) 2003-06-06 2004-12-16 Fujitsu Limited データ再生装置
TWI260645B (en) 2003-06-19 2006-08-21 Samsung Electronics Co Ltd Apparatus and method for detecting binary data
EP1496512A1 (en) * 2003-07-09 2005-01-12 Deutsche Thomson-Brandt Gmbh Method for adaptive bit recovery
JP2005045727A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd ビタビ復号器
TWI224432B (en) * 2003-10-28 2004-11-21 Ind Tech Res Inst A re-configurable Viterbi decoder
TWI240252B (en) 2003-11-04 2005-09-21 Mediatek Inc Data recovery method and the device thereof
KR100528878B1 (ko) 2004-02-16 2005-11-16 삼성전자주식회사 데이터 저장을 위한 고속 혼성 아날로그/디지털 ｐｒｍｌ데이터 검출 및 클럭 복원 장치
US7331013B2 (en) 2004-02-18 2008-02-12 Nvidia Corporation Viterbi decoder with survivor bits stored to support look-ahead addressing
JP2006048737A (ja) 2004-07-30 2006-02-16 Toshiba Corp 信号処理装置
US7607072B2 (en) 2005-01-28 2009-10-20 Agere Systems Inc. Method and apparatus for-soft-output viterbi detection using a multiple-step trellis
JP2006221762A (ja) 2005-02-14 2006-08-24 Pioneer Electronic Corp 記録情報再生装置
US7804746B2 (en) 2005-03-11 2010-09-28 Mediatek Inc. Land/groove track and pickup head movement direction detection
US7360147B2 (en) 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7603591B2 (en) 2005-07-19 2009-10-13 Mediatek Incorporation Apparatus selectively adopting different determining criteria in erasure marking procedure when performing decoding process, and method thereof
US20080232211A1 (en) * 2005-10-21 2008-09-25 Koninklijke Philips Electronics, N.V. Apparatus and Method For Reference Level Based Write Strategy Optimization
TWI309410B (en) 2005-11-30 2009-05-01 Realtek Semiconductor Corp A decoding apparatus and method utilized in an optical disc drive
KR100658783B1 (ko) 2006-02-21 2006-12-19 삼성전자주식회사 광 디스크 재생 장치
US20070279788A1 (en) 2006-05-31 2007-12-06 Toshiba America Information Systems, Inc. Method and apparatus to perform defect scanning
JP2008027481A (ja) 2006-07-18 2008-02-07 Toshiba Corp 情報記録媒体、情報記録再生装置、情報記録媒体の検査方法、及び情報記録媒体の検査装置
KR101277258B1 (ko) 2006-07-27 2013-06-26 삼성전자주식회사 입력 신호의 이치화 장치 및 방법, 디스크 구동기, 및 기록매체
JP2008282506A (ja) 2007-05-14 2008-11-20 Hitachi Ltd 再生信号処理回路、再生信号処理方法及び光ディスクドライブ
KR101459762B1 (ko) 2007-12-27 2014-11-07 메이플 비젼 테크놀로지스 인크. 광정보 기록방법, 광정보 재생방법
KR20090083110A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 비터비 디코더 및 비터비 디코딩 방법
KR100930244B1 (ko) 2008-02-28 2009-12-09 삼성전자주식회사 라이트 스트래티지 파라미터 설정 방법 및 그와 같은기능을 갖는 기록 및 재생 장치
US8176399B2 (en) 2008-05-02 2012-05-08 Lsi Corporation Using short burst error detector in a queue-based system
US20110090779A1 (en) 2009-10-16 2011-04-21 Mediatek Inc. Apparatus for generating viterbi-processed data
US8248903B2 (en) 2010-04-21 2012-08-21 Mediatek Inc. Decoding apparatus and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892344B2 (en) * 2000-07-03 2005-05-10 Infineon Technologies Ag Viterbi equalizer using various hardware data paths for ACS and transmission metric operations
US20020119803A1 (en) * 2000-12-29 2002-08-29 Bitterlich Stefan Johannes Channel codec processor configurable for multiple wireless communications standards
US20050249318A1 (en) * 2004-05-07 2005-11-10 Hiroyuki Minemura Method of evaluating a readout signal, and optical disc apparatus
CN102045074A (zh) * 2009-10-16 2011-05-04 联发科技股份有限公司 产生维特比处理数据的装置

Also Published As

Publication number Publication date
TWI501566B (zh) 2015-09-21
CN103391434B (zh) 2016-08-31
TW201347418A (zh) 2013-11-16
US8432780B1 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
KR102403623B1 (ko) 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로
US8479086B2 (en) Systems and methods for efficient parameter modification
US20120005552A1 (en) On-line discovery and filtering of trapping sets
US9401721B1 (en) Reference voltage generation and tuning
US8930792B2 (en) Systems and methods for distributed low density parity check decoding
US7783950B2 (en) Data writing apparatus and a storage system
US10263644B1 (en) Hybrid architecture for LDPC channel coding in data center
KR101385380B1 (ko) 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법
US8631311B1 (en) Data recovery using existing reconfigurable read channel hardware
CN103391434A (zh) 维特比解码装置、维特比解码方法以及光储存系统
US20140149796A1 (en) Systems and Methods for Controlled Data Processor Operational Marginalization
CN1574006A (zh) 用于检测二进制数据的装置和方法
US9509338B2 (en) Apparatus and method for processing data
KR101547858B1 (ko) 심볼 재그룹화 디코딩 프로세싱을 위한 시스템 및 방법
US9298720B2 (en) Systems and methods for fragmented data recovery
CN114255801B (zh) 双参考电压产生器、均衡电路及存储器
US8689062B2 (en) Systems and methods for parameter selection using reliability information
US8862957B2 (en) Symbol selective scaling with parity forcing
US20140129905A1 (en) Flexible Low Density Parity Check Code Seed
US8868475B2 (en) Systems and methods for data processing using soft data shaping
US8782488B2 (en) Systems and methods for back step data decoding
US20130111297A1 (en) Systems and Methods for Symbol Selective Scaling in a Data Processing Circuit
US8817404B1 (en) Systems and methods for data processing control
US8854763B2 (en) Systems and methods for managed operational marginalization
US20140063636A1 (en) Systems and Methods for Conditional Positive Feedback Data Decoding

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant