TWI497493B - 利用相位改變裝置的高密度內容可定址記憶體 - Google Patents

利用相位改變裝置的高密度內容可定址記憶體 Download PDF

Info

Publication number
TWI497493B
TWI497493B TW098121421A TW98121421A TWI497493B TW I497493 B TWI497493 B TW I497493B TW 098121421 A TW098121421 A TW 098121421A TW 98121421 A TW98121421 A TW 98121421A TW I497493 B TWI497493 B TW I497493B
Authority
TW
Taiwan
Prior art keywords
memory
search
stored
resistance value
electrically coupled
Prior art date
Application number
TW098121421A
Other languages
English (en)
Other versions
TW201015551A (en
Inventor
Chung H Lam
Bipin Rajendran
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201015551A publication Critical patent/TW201015551A/zh
Application granted granted Critical
Publication of TWI497493B publication Critical patent/TWI497493B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/02—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

利用相位改變裝置的高密度內容可定址記憶體
本發明係有關於內容可定址記憶體；且更明確地說，係有關於利用相位改變材料與一存取裝置的一種高密度內容可定址記憶體單元。
內容可定址記憶體(CAM)是一種用於高速搜尋應用中的電腦記憶體。大多數的CAM裝置會利用靜態隨機存取記憶體(SRAM)作為資料儲存裝置(利用電晶體來儲存記憶)，且會利用額外的電晶體與互補電晶體來進行比對作業。通常在這些CAM裝置中，必需要有搜尋線存取元件與字元線存取元件才能操作並程式化記憶體陣列中的個別記憶體單元。搜尋線存取元件與字元線存取元件通常係由高功率強度的大型驅動的場效應電晶體(FET)所構成。
亦可利用相位改變材料將資訊儲存於CAM裝置中。可操控相位改變材料使其成為不同相位或狀態，而每個相位代表不同的資料值。一般而言，每個相位具有不同的電學特性。非晶相與結晶相是最常用於二元資料儲存(1與0)的兩種相位，因為上述兩者間的電阻值存在可偵測的差異。具體而言，非晶相的電阻值高於結晶相。
通常可利用硫族化合物群組中的材料作為相位改變材料。這些材料通常含有一硫族元素(週期表16/VIA族)以及一種更帶正電性的元素。在製造相位改變記憶體單元時，硒(Se)與碲(Te)是用以製造硫族化合物時，最常見的兩種半導體材料。此類材料的例示為Ge2 Sb2 Te5 (GST)、SbTe與In2 Se3 。然而，某些相位改變材料並未使用硫族元素，例如GeSb。因此，可利用多種材料來製成相位改變材料單元，只要他們可以保有獨立的非晶相與結晶相狀態。
相位改變CAM裝置與標準CAM裝置的兩大缺失為記憶體裝置中個別記憶體單元的尺寸較大(因為需要互補存取電晶體及互補記憶體元件)以及需要較大功率以便在記憶體裝置中執行搜尋作業(因為字元線充電必須利用大型、高功率驅動FET)。因此，亟需提出一種方法以降低個別記憶體單元的尺寸與排除字元線充電的需求。
本發明一態樣提出了一種操作一內容可定址記憶體陣列的方法。上述內容可定址記憶體陣列包含複數個記憶體單元，其經配置可將資訊位元的集合儲存成已儲存字元。每個記憶體單元包含一記憶體元件，其係電性耦接至串聯電路中的一存取電晶體。上述記憶體元件係組態以將二進位資料儲存為至少二互補電阻值其中之一。
上述方法包含下列步驟：接收一搜尋字元；並在內容可定址記憶體陣列中決定一位置，其中在該位置中已儲存字元資料係以逐位元順序次序(bit-by-bit sequential order)的方式與搜尋字元相符。上述方法亦包含偏壓每個已儲存字元之每個記憶體單元的存取電晶體。該存取電晶體的有效電阻值為該搜尋字元之相對應位元的互補電阻值。上述方法亦包含，測量通過每個已儲存字元的該等記憶體單元之集體電流(collective current)。額外地，上述方法包含，若上述集體電流係在一預定值範圍中，則指示每個已儲存字元之一搜尋相符。
本發明另一態樣提出了一種內容可定址記憶體陣列。上述內容可定址記憶體陣列包含複數個記憶體單元其可結合而儲存已儲存字元。每個記憶體單元包含一記憶體元件，其係電性耦接至串聯電路中的一存取電晶體。上述記憶體元件係組態以將二進位資料儲存成至少二互補電阻值其中之一。上述內容可定址記憶體陣列包含一接收單元，其係組態以接收一搜尋字元，並在內容可定址記憶體陣列中決定一位置，其中在該位置中已儲存字元資料係以逐位元順序次序的方式與搜尋字元相符。上述內容可定址記憶體陣列亦包含一偏壓單元可用以偏壓每個記憶體單元的存取電晶體，而使得存取電晶體的有效電阻值為搜尋字元的相對應位元之互補電阻值。額外地，上述內容可定址記憶體陣列包含一比對單元。上述比對單元，可測量通過每個已儲存字元的該等記憶體單元之集體電流。若上述集體電流係在一預定值範圍中，則上述比對單元係指示每個已儲存字元之一搜尋相符。
本發明又一態樣提出了一種記憶體裝置。上述記憶體裝置至少包含一記憶體元件，其可供設置為一已儲存的電阻值。上述已儲存的電阻值是與至少二互補二進位數值其中之一相關聯的至少二互補電阻值其中之一。上述記憶體裝置亦包含一存取電晶體，其包含一共用端可控制一第一端與一第二端之間的電流流動。上述第一端電性耦接至記憶體元件。上述記憶體裝置亦包含一偏壓電路。上述偏壓電路電性耦接至共用端，且係組態以將存取電晶體偏壓至一有效電阻值，上述有效電阻值和一搜尋位元相關的電阻值互補。
下文將參照本發明具體實施例來描述本發明。下列實施方式係參照第1至5圖來描述。
如下文所詳述，本發明一態樣提出了一種內容可定址記憶體陣列，其係由複數個記憶體單元所構成。每個個別記憶體單元包含一記憶體元件，其電性耦接至串聯電路中的一存取電晶體。複數個存取電晶體係電性耦接至一單一比對線。上述存取電晶體控制成對的位元線與比對線間的電流流動。每個位元線與每個比對線係電性耦接至複數個記憶體單元。上述記憶體單元在設計上有利地排除了在每個記憶體單元中必須包含互補存取電晶體及記憶體元件結構的需求。因此，與傳統CAM記憶體單元相較之下，可降低每個記憶體單元佔據的空間，且可降低記憶體單元的功率消耗。
在本發明一實施例中，記憶體單元的記憶體元件係由能夠儲存至少二互補電阻值其中之一的相位改變材料所構成。此種相位改變材料的一實施例為鍺-銻-碲(GST)。在相位改變記憶體元件的一實施例中，可將記憶體元件程式化成為兩種狀態其中之一，即結晶態或非晶態。上述結晶態可表示儲存的"0"值，而上述非晶態可表示儲存的"1"值。在結晶態中，上述記憶體元件具有相對較低的電阻值。另一方面，在非晶態中，上述記憶體元件具有相對較高的電阻值。此外，習知技藝人士可理解，上述記憶體元件可利用各種電阻器，且上述相位改變材料的實施例僅為例示。
在相位改變記憶體中，改變一記憶體元件之狀態需要將上述材料加熱至一熔點，且之後將上述材料冷卻至上述可能狀態其中之一。流經上述記憶體元件的電流可產生歐姆加熱，且導致上述相位改變材料熔化。熔化並逐漸冷卻上述記憶體元件中的相位改變材料，會使得上述相位改變材料有時間能夠形成結晶態。熔化並快速冷卻上述記憶體元件中的相位改變材料，可將上述相位改變材料淬冷(quench)成為非晶態。
在第1圖中，繪示了根據本發明一具體實施例的一記憶體裝置102。上述記憶體裝置102包含記憶體元件104與存取裝置106。如上文所述，可將記憶體元件104設定成一已儲存電阻值。更明確地說，上述已儲存電阻值可以是與至少二互補二進位數值其中之一相關聯的至少二互補電阻值其中之一。舉例而言，在1-位元記憶體儲存裝置中，上述記憶體元件104可儲存"0"或"1"。上述"0"與"1"係儲存為互補電阻值，例如5k ohms與500k ohms。在2-位元記憶體儲存裝置中，上述記憶體元件104可儲存"00"、"01"、"10"或"11"。在此實施例中，"00"與"11"係儲存為互補電阻值，且"01"與"10"係儲存為互補電阻值。在本發明一特定具體實施例中，記憶體元件104為相位改變裝置。在本發明另一具體實施例中，記憶體元件104係由一浮閘電晶體、一電阻式記憶體元件、磁電阻式隨機存取記憶體(MRAM)或電荷補捉裝置所構成。
上述存取裝置包含一共用端108其可控制第一端110與第二端112間的電流流動。上述存取裝置106的第一端110係電性耦接至記憶體元件104。在本發明一特定具體實施例中，上述存取裝置106為金屬氧化物半導體場效應電晶體(MOSFET)。已想見可利用其他存取裝置來取代上述存取裝置106，例如一雙載子接面電晶體(BJT)，而不會悖離本發明的原理與精神。
如圖所示，上述記憶體元件104亦電性耦接至位元線114。習知技藝人士當可理解，上述位元線114可用以將記憶體元件104程式化為一理想狀態，且亦可用以讀取記憶體元件104的狀態。舉例而言，在程式化的過程中，一高電流會經過上述位元線114並進入記憶體元件104，因而使得上述相位改變材料因歐姆加熱而熔化。在記憶體搜尋或讀取作業中，一低電流會經過上述位元線114並進入記憶體元件104，此一電流雖不足以熔化上述相位改變材料卻足以偵測通過上述記憶體元件104的電壓降。
上述存取裝置106的第二端112係電性耦接至比對線116。在程式化的過程中，比對線116可用以汲電(sink)或供應(source)上述通過記憶體元件104的相對較高的電流，因而使得上述相位改變材料熔化。在記憶體搜尋作業期間，上述比對線116可將上述流經記憶體元件104之電流傳遞至比對電路118。如下文所進一步詳述，僅有當上述存取裝置106之有效電阻值和上述記憶體元件104中所儲存的電阻值彼此互補時，比對電路118可用以指示一搜尋相符。
上述存取裝置106之共用端108係電性耦接至搜尋線120。在記憶體程式化過程中，搜尋線120可用以開啟存取電晶體，而使得可允許大量電流流經上述記憶體元件104並改變上述記憶體元件104的狀態。在記憶體搜尋過程中，上述搜尋線120係受到與其電性耦接至一偏壓電路122所控制。上述偏壓電路可用以將上述存取裝置106偏壓至一有效電阻值，其中上述有效電阻值與和一搜尋位元相關之電阻值互補。
在搜尋作業期間，可由外部來源接收一搜尋字元，上述外部來源如中央處理單元(central processing unit,CPU)或外部記憶體控制器。上述搜尋字元是一位元串，其含有欲在上述記憶體陣列中搜尋的二進位數值。上述搜尋字元的每個搜尋位元以一種逐位元順序次序的方式對應於記憶體裝置102中一已儲存的位元。上述偏壓電路122可將上述存取裝置106偏壓至一有效電阻值，其中上述有效電阻值與和上述搜尋位元相關之電阻值互補。舉例而言，若上述搜尋位元為"1"(RESET電阻值或相位改變記憶體為非晶態)，則將存取裝置106的有效電阻值設定為"0"。若上述搜尋位元為"0"(SET電阻值或相位改變記憶體為結晶態)，則將存取裝置106的有效電阻值設定為"1"。之後，比對電路118可測量由位元線114施加至比對線116的搜尋電流。上述搜尋電流會流經記憶體元件104與存取裝置106，因此可以測量記憶體元件104與存取裝置106的集體電阻值(collective resistance)。習知技藝人士當可理解，可利用各種技術與電路來進行電阻值的測量，例如但不限於電流測量電路與電流控制振盪器。
參照第2圖，其顯示了根據本發明一具體實施例的相符電阻值的表格202。此一表格中列出了存取電晶體電阻值204、記憶體元件電阻值206與比對線數值208。應注意，在上述記憶體元件中可將用任意電阻值數值儲存為電阻值"0"與"1"。舉例而言，可利用5k ohms表示"0"且可利用500k ohms來表示"1"。
如第2圖所示，若存取電晶體電阻值204是記憶體元件電阻值206的互補值時，則會將比對線數值208視為相符。若存取電晶體電阻值204與記憶體元件電阻值206皆等於"1"或"0"，則不會將比對線數值208視為相符。
在搜尋作業期間，比對電路118(參照第1圖)可藉由測量流經上述記憶體元件及存取電晶體的搜尋電流來決定「相符」或「不相符」。若搜尋電流係在一預定數值範圍中，則比對電路可傳回一「相符」結果；否則，會傳回一「不相符」結果。
試想，舉例而言，若上述存取電晶體電阻值204與記憶體元件電阻值206皆等於"0"。在此情形中，比對電路偵測到的電流會太高，且會落於相符數值範圍之外。若上述記憶體元件電阻值206與存取電晶體電阻值204是互補的，則比對線數值208會是一種落於相符數值範圍內的中間數值。當上述存取電晶體電阻值204與記憶體元件電阻值206皆等於"1"時，比對電路會指示不相符。在此種情形中，比對電路偵測到的電流會太低，且同樣會落於相符數值範圍之外。利用上述實施例中，理論上，只有三種可能的測量電阻值：10k ohms、505k ohms與1000k ohms。可以建立一種以505k ohms為中心的相符數值範圍，而使得僅有在比對線數值208係在此一範圍中，才會指示一相符結果。
在本發明一替代性具體實施例中，一單一記憶體元件可儲存多重位元。在2-位元儲存裝置中，單一記憶體元件可儲存"00"、"01"、"10"或"11"。同樣地，當搜尋位元與儲存的位元互補時，可指示一相符結果。舉例而言，若搜尋位元為"01"，則上述記憶體元件中儲存的位元必須為"10"才會有一相符結果。
回到第1圖，記憶體裝置102的程式化作業涉及由CPU接收儲存字元。上述儲存字元含有可供儲存於記憶體陣列中的一位元串。上述儲存字元的每個儲存位元係儲存於單一記憶體元件104中。偏壓電路122可藉由施加一預定信號來偏壓上述存取裝置106，上述預定信號足以儲存上述記憶體元件中的儲存位元。舉例而言，在相位改變記憶體中，若欲儲存"1"(RESET或非晶態)時，可經由記憶體元件104脈衝提供一相對較高的電流信號給存取裝置106之共用端108。快速電源切斷會導致突變的後緣(abrupt trailing edge)，因而使得記憶體元件104中的相位改變材料淬冷並成為非晶態。若欲儲存"0"(SET或結晶態)，可緩慢地降低位於存取裝置106共用端108的電流信號強度。這會導致漸變的後緣(gradual trailing edge)，且使得記憶體元件104中的相位改變材料可緩慢地冷卻並成為結晶態。同樣地，如同習知技藝人士可以理解，已想見可利用單一記憶體元件104可儲存多個位元。
第3圖繪示本發明一具體實施例提出的一記憶體系統。上述系統包含記憶體陣列302、接收單元304、偏壓單元306、比對單元308與中央處理單元(CPU)310。在本發明一特定具體實施例中，記憶體裝置312包含接收單元304、述偏壓單元306、述內容可定址記憶體陣列302與比對單元308。在本發明其他具體實施例中，可將接收單元304、偏壓單元306與比對單元308獨立地封裝。在另一些具體實施例中，可將上述記憶體系統的各單元實作於電腦可讀取媒體中，而成為一組電腦可執行指令。
上述記憶體陣列302包含複數個記憶體單元，其可結合以儲存已儲存字元。如上所述，每個記憶體單元包含記憶體元件，其電性耦接至串聯電路中的一存取電晶體。上述記憶體元件可用以將二進位資料儲存為至少二互補電阻值其中之一。
接收單元304由CPU 310接收資訊。接收單元304的功能之一為決定CPU 310要求的作業是否為程式化作業或搜尋作業。具體而言，上述接收單元304可用以接收搜尋字元，以在上述記憶體陣列302之已儲存字元中進行搜尋，其中上述搜尋字元的位元位置係以一種逐位元順序次序的方式對應於上述已儲存字元之位元位置。接收單元304可將上述資訊中繼至偏壓單元306。
偏壓單元306可偏壓記憶體陣列302中的存取電晶體，以進行程式化作業或搜尋作業(如上所述)。在搜尋作業期間，偏壓單元可用以偏壓每個記憶體單元的存取電晶體，而使得存取電晶體之有效電阻值即為搜尋字元之相對應位元的互補電阻值。同樣在搜尋作業期間，比對單元308係組態以針對每個已儲存字元來測量流經上述記憶體單元的集體電流，並且當上述集體電流係在一預定數值範圍中，則指示每個已儲存字元之一搜尋相符的結果。上述比對單元308可向CPU 310指示一搜尋相符與一相符位置。
參照第4圖，繪示內容可定址記憶體陣列402的一具體實施例。作為例示，圖中繪示了一種2*2的內容可定址記憶體陣列並顯示了4個記憶體單元。上述內容可定址記憶體陣列402係由電性耦接至存取電晶體106之複數個記憶體元件104所組成。記憶體元件104係電性耦接至位元線406，而使得複數個記憶體元件104可電性耦接至一單一位元線406。上述存取電晶體106係電性耦接至搜尋線404與比對線408。複數個存取電晶體106係電性耦接至一單一搜尋線404與一單一比對線408。
在本發明此一具體實施例中，程式化作業與搜尋作業會涉及啟動位元線406a與搜尋線404a。在內容可定址記憶體陣列402的程式化作業中，接收到了兩個長度為2-位元的儲存字元(欲儲存字元)。個別記憶體元件104a、104b經指派以儲存上述長度為2-位元的儲存字元中第一個字元的兩個位元，而記憶體元件104c與104d經指派以儲存上述第二個長度為2-位元的儲存字元中的兩個位元。為了要將特定儲存位元儲存於一目標記憶體元件104a中，將電性耦接至目標記憶體元件104a的位元線406a設定為一供應電壓。將所有比對線408a與408b皆設定為接地電壓。若儲存位元等於"1"(RESET或非晶態)，則施加一信號給搜尋線404a(其係電性耦接至與目標記憶體元件104a相關聯之目標存取電晶體106a)，該信號可快速熔化並冷卻記憶體元件104a中的上述相位改變材料。若儲存位元等於"0"(SET或結晶態)，則可控制上述搜尋線404a使其逐漸地冷卻已熔化的相位改變元件。另一搜尋線404b係設定為接地電壓。進行此一處理直到在上述內容可定址記憶體陣列402中程式化了上述儲存字元中的所有儲存位元為止。
在記憶體陣列404的搜尋作業期間，接收到搜尋字元，其中搜尋字元的位元位置以一種逐位元依序的形式對應於已儲存字元的位元位置。將所有位元線406設定為供應電壓，且將所有比對線408連接至比對電路118。偏壓電路122可將搜尋線404設定為相對較高的電壓或相對較低的電壓，而使得存取電晶體106的有效電阻值可和上述搜尋字元中的搜尋位元互補。
舉例而言，假設記憶體元件106a與106b分別形成了一已儲存字元的第一與第二位元。同時，假設5k ohms代表"0"且500k ohms代表"1"。若上述搜尋字元中的第一位元為"1"，可將電性耦接至上述目標存取電晶體106a的搜尋線404a設定為一相對較高的電壓，而使得可將目標存取電晶體106a的有效電阻值控制為等於"0"，或5kohms。若上述搜尋字元中的第一位元為"0"，可將電性耦接至上述目標存取電晶體106a的搜尋線404a設定為一相對較低的電壓。這會使得相對應存取電晶體106a的有效電阻值等於"1"，或50Ok ohms。若電性耦接之記憶體元件104a的電阻值和存取電晶體106a之有效電阻值互補時，則會出現一位元相符結果。
當在尋找搜尋字元時，會搜尋一整個位元串，且如圖所示，可將複數個記憶體元件104a與104b以及存取電晶體106a與106b(並聯地)電性耦接至單一比對線408a與位元線406a。僅在當已儲存字元中的每個位元和搜尋字元中的每個位元都相符的時候，才會出現一位元相符結果。若比對線的淨電阻值等於R0 (k+1)/n，其中R0 為SET電阻值("0"或結晶態電阻值)、k為SET-RESET比(SET和RESET狀態下的電阻值比值)且n為搜尋字元中的位元數目，此時比對電路才會指示一相符結果。舉例而言，假設SET電阻值為5k ohms且RESET電阻值為500k ohms，且每個字元的位元數目為2。僅有在跨越位元線406a與比對線408a的淨電阻值等於252.5k ohms時，才會出現一相符結果。這個數字是記憶體元件104a的總電阻值，其中該記憶體元件104a和存取電晶體106a串聯且和與存取電晶體106b串連之記憶體元件104b並聯。然而，實際上，很難在每個次進行搜尋作業時都產生一精確的數值(如252.5k ohms)。因此，可使用以該數值為中心的數值範圍，來取代使用一個精確的數字。
第5圖繪示用於上述記憶體陣列之搜尋作業的一本發明具體實施例。上述記憶體陣列的搜尋作業使得可在上述記憶體陣列上進行字元搜尋。第5圖所繪示的作業可實作於軟體、韌體、硬體或上述的組合中。可將程式碼邏輯儲存於儲存媒體中、載入至電腦中和/或由電腦執行之，其中當將上述程式碼邏輯載入至電腦中並由電腦執行時，上述電腦就成了實作本發明的一設備。儲存媒體的實施例包含固態記憶體(RAM或ROM)、軟式磁碟、CD-ROM、硬碟機、通用序列匯流排(USB)快閃驅動裝置或任何其他電腦可讀取的儲存媒體。
搜尋作業的流程圖的第一個作業為接收作業502。在此作業中，由外部來源如中央處理單元(CPU)或外部記憶體控制器接收搜尋字元。上述搜尋字元包含一個n-位元的位元串。上述n-位元的位元串包含n個搜尋位元。在接收作業502完成後，控制進行到偏壓作業504。
在偏壓作業504，設定一相對應已儲存字元的存取電晶體的電阻值，使其和上述n搜尋位元之位元數值互補。已想見，在本發明的一等效具體實施例中，將上述相對應已儲存字元的存取電晶體之電阻值設定為與該位元數值非互補的數值，且將上述已儲存字元儲存為互補數值。在偏壓作業504完成後，控制進行到測量作業506。
在測量作業506中，電流會由上述位元線經過記憶體元件以及已儲存字元的存取電晶體而流到比對線。可在一單一比對線上測量流經存取電晶體與記憶體元件的集體電流。在測量作業506完成後，控制進行到決定作業508。
在決定作業508，可將上述比對線的淨電流和一數值範圍進行比較。若上述淨電流係在該數值範圍中，則有一相符的結果，且控制進行到指示作業510。若上述淨電流不在上述數值範圍中，則搜尋作業結束。
在指示作業510，會指示搜尋字元與已儲存字元間有相符結果，且將上述已儲存字元的位置中繼傳回給上述外部來源。在指示上述已儲存字元的位置後，此一處理結束。
本說明書已描述了內容可定址記憶體裝置的較佳具體實施例(基於說明且非限制性的目的)，應注意到，習知記憶人士可經由上文的教示，而想到多種修改與變形。因此必須理解，可對本說明書提出的特定具體實施例加以修改，且其仍未悖離附隨申請專利範圍中界定之本發明的範圍與精神。在描述了本發明之態樣與專利法要求的詳細與明確資訊後，附隨申請專利範圍中提出了欲請求由專利法保護的標的。
102．．．記憶體裝置
104、104a-d．．．記憶體元件
106、106a-d．．．存取裝置
108．．．共用端
110．．．第一端
112．．．第二端
114．．．位元線
116．．．比對線
118．．．比對電路
120．．．搜尋線
122．．．偏壓電路
202．．．真值表
204．．．存取電晶體電阻值
206．．．記憶體元件電阻值
208．．．比對線數值
302．．．記憶體陣列
304．．．接收單元
306．．．偏壓單元
308．．．比對單元
310．．．中央處理單元
312．．．記憶體裝置
402．．．內容可定址記憶體陣列
404a-b．．．搜尋線
406a-b．．．位元線
408a-b．．．比對線
502-510．．．作業
在本說明書未提出的申請專利範圍中，具體指示且主張了被視為本發明之標的。可由上文實施方式連同附隨圖式，更清楚地瞭解上述及其他本發明的目的、特徵與優點，其中圖式如下：
第1圖繪示本發明一具體實施例提出的一記憶體裝置。
第2圖顯示用以決定比對線結果的一真值表。
第3圖繪示本發明提出的一記憶體系統。
第4圖繪示本發明提出的一內容可定址記憶體陣列。
第5圖繪示本發明提出的用以操作一記憶體陣列的一流程圖。
104a-d．．．記憶體元件
106a-d．．．存取裝置
118．．．比對電路
122．．．偏壓電路
404a-b．．．搜尋線
406a-b．．．位元線
408a-b．．．比對線

Claims (22)

  1. 一種用以操作一內容可定址記憶體陣列的方法，該內容可定址記憶體陣列包含複數個記憶體單元其經配置可將資訊位元的一集合儲存為已儲存字元(stored word)，每個記憶體單元包含一記憶體元件其係電性耦接至串聯電路中的一存取電晶體，該記憶體元件係組態以將二進位資料儲存為至少二互補電阻值其中之一，該方法至少包含下列步驟：使用該存取電晶體控制位元線與比對線間的電流流動；對每個已儲存字元若流經該記憶體單元的一集體電流係在一預定數值範圍中，則對該已儲存字元指示一搜尋相符；接收一搜尋字元以供在該內容可定址記憶體陣列中進行搜尋；偏壓每個已儲存字元之每個記憶體單元的該存取電晶體，而使得該存取電晶體的有效電阻值為該搜尋字元之一相對應位元的該互補電阻值；測量該等已儲存字元的該等記憶體單元之總電阻值(total resistance)；以及若該總電阻值係在一預定數值範圍中，則指示每個已儲存字元之一搜尋相符。
  2. 如申請專利範圍第1項所述之方法，其中該記憶體元件係由一相位改變元件、一電阻式記憶體元件、一浮閘FET、一磁電阻式隨機存取記憶體(MRAM)、及一電荷補捉裝置其中之一所構成。
  3. 如申請專利範圍第1項所述之方法，另包含若該總電阻值係在該預定數值範圍中，則指示至少一已儲存字元之一記憶體位置的步驟。
  4. 如申請專利範圍第1項所述之方法，其中該等存取電晶體為金屬氧化物半導體場效應電晶體(MOSFET)。
  5. 如申請專利範圍第1項所述之方法，其中該等存取電晶體係電性耦接至搜尋線，而使得該複數個存取電晶體可電性耦接至一單一搜尋線導線。
  6. 如申請專利範圍第5項所述之方法，另包含下列步驟：接收一儲存字元以供儲存於該內容可定址記憶體陣列中，該儲存字元中的每個位元係儲存於一個別記憶體單元中；以及將該儲存字元儲存於該內容可定址記憶體陣列，其係 藉由施加預定信號於該等搜尋線中，而使得經過用以儲存該儲存字元之想要的該等記憶體單元的該等存取電晶體之電流脈衝，且程式化該等記憶體元件為想要的該等電阻值。
  7. 如申請專利範圍第1項所述之方法，其中電性耦接之該等存取電晶體與該等記憶體元件，係電性耦接至位元的該等線及比對線，而使得複數個該等電性耦接的存取電晶體與記憶體元件，係電性耦接至位元的一單一線與一單一比對線。
  8. 一種內容可定址記憶體陣列，包含：複數個記憶體單元其可結合以儲存已儲存字元，每個記憶體單元，其包含一記憶體元件其係電性耦接至串聯電路中的一存取電晶體，該記憶體元件係組態以將二進位資料儲存成至少二互補電阻值其中之一；一接收單元，其組態以接收一搜尋字元以供在該內容可定址記憶體陣列中進行搜尋，其中該搜尋字元的位元位置以一種逐位元依序的形式對應於已儲存字元之一的位元位置；一尋找單元，其組態以尋找該搜尋字元，而複數個記憶體元件以及存取電晶體係並聯地電性耦接至單一比 對線與單一位元線一偏壓單元，其組態以偏壓每個記憶體單元之該存取電晶體，而使得該存取電晶體之一有效電阻值為該搜尋字元之一相對應位元的該互補電阻值；以及一比對單元，係組態以測量該已儲存字元的該等記憶體單元之一總電阻值，以及若該總電阻值係在一預定數值範圍內，則指示每個已儲存字元之一搜尋相符。
  9. 如申請專利範圍第8項所述之內容可定址記憶體陣列，其中該記憶體元件包括一相位改變元件、一電阻式記憶體元件、一浮閘FET、一磁電阻式隨機存取記憶體(MRAM)及一電荷補捉裝置。
  10. 如申請專利範圍第9項所述之內容可定址記憶體陣列，其中若該總電阻值係在該預定數值範圍內，則該比對單元另組態以指示至少一已儲存字元的一記憶體位置。
  11. 如申請專利範圍第8項所述之內容可定址記憶體陣列，其中該等存取電晶體為金屬氧化物半導體場效應電晶體(MOSFET)。
  12. 如申請專利範圍第8項所述之內容可定址記憶體陣列， 其中該等存取電晶體係電性耦接至搜尋線，而使得該複數個存取電晶體係電性耦接至一單一搜尋線。
  13. 如申請專利範圍第12項所述之內容可定址記憶體陣列，其中該接收單元另組態以接收用以儲存於該內容可定址記憶體陣列中的一儲存字元，將該儲存字元的每個位元儲存至一個別記憶體單元。
  14. 如申請專利範圍第13項所述之內容可定址記憶體陣列，其中該偏壓單元另組態以將電壓脈衝施加至該搜尋線中，而使得流經用以儲存該儲存字元之想要的該等記憶體單元的該等存取電晶體之電流脈衝，且將該記憶體元件程式化至想要的該等電阻值。
  15. 如申請專利範圍第8項所述之內容可定址記憶體陣列，其中電性耦接之該等存取電晶體與該等記憶體元件，係電性耦接至位元的該等線與比對線，而使得複數個電性耦接之存取電晶體與記憶體元件，係電性耦接至位元的一單一線與一單一比對線。
  16. 一種記憶體裝置，至少包含：一記憶體元件，其可供設定至一儲存的電阻值，該儲 存的電阻值為與至少二互補二進位數值相關聯的至少二互補電阻值其中之一；一存取電晶體，其包含一共用端可控制一第一端與一第二端間的一電流流動，該第一端係電性耦接至該記憶體元件，且其中，可緩慢地降低位於該共用端之一電流信號，而於該共用端達到一結晶態；一偏壓電路，其係電性耦接至該共用端且係組態以將該存取電晶體偏壓至一有效電阻值，該有效電阻值係與和一搜尋位元相關聯的該電阻值互補；以及一比對電路，其指示一相符之搜尋字元，一比對線的淨電阻值等於SET電阻值乘上SET狀態及RESET狀態間之電阻比值，再加一，且除以該搜尋字元中的位元數目。
  17. 如申請專利範圍第16項所述之記憶體裝置，另包含一比對電路其係電性耦接至該第二端，該比對電路係組態為僅當該存取電晶體之該有效電阻值與該記憶體元件之該儲存的電阻值彼此互補時，指示一搜尋相符。
  18. 如申請專利範圍第17項所述之記憶體裝置，其中該比對電路係另組態以測量流經該記憶體元件與存取電晶體之一搜尋電流是否在一預定數值範圍中。
  19. 如申請專利範圍第17項所述之記憶體裝置，其中該比對電路另組態為，僅當該存取電晶體之該有效電阻值與該記憶體元件之該儲存的電阻值彼此互補時指示該記憶體元件之一位置。
  20. 如申請專利範圍第16項所述之記憶體裝置，其中該記憶體元件包括一相位改變元件、一電阻式記憶體元件、一浮閘FET、一磁電阻式隨機存取記憶體(MRAM)、及一電荷補捉裝置。
  21. 如申請專利範圍第16項所述之記憶體裝置，其中該存取電晶體包括金屬氧化物半導體場效應電晶體(MOSFET)。
  22. 如申請專利範圍第16項所述之記憶體裝置，其中該存取電晶體包括一雙載子接面電晶體(BJT)。
TW098121421A 2008-06-30 2009-06-25 利用相位改變裝置的高密度內容可定址記憶體 TWI497493B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/165,530 US7782646B2 (en) 2008-06-30 2008-06-30 High density content addressable memory using phase change devices

Publications (2)

Publication Number Publication Date
TW201015551A TW201015551A (en) 2010-04-16
TWI497493B true TWI497493B (zh) 2015-08-21

Family

ID=40416948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121421A TWI497493B (zh) 2008-06-30 2009-06-25 利用相位改變裝置的高密度內容可定址記憶體

Country Status (6)

Country Link
US (1) US7782646B2 (zh)
EP (1) EP2141707B1 (zh)
JP (1) JP4848409B2 (zh)
CN (1) CN101620884B (zh)
AT (1) ATE544156T1 (zh)
TW (1) TWI497493B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US8489801B2 (en) * 2009-03-04 2013-07-16 Henry F. Huang Non-volatile memory with hybrid index tag array
US8120937B2 (en) * 2009-03-06 2012-02-21 International Business Machines Corporation Ternary content addressable memory using phase change devices
US7982488B2 (en) * 2009-05-29 2011-07-19 Infineon Technologies Ag Phase-change memory security device
US8908407B1 (en) * 2011-07-30 2014-12-09 Rambus Inc. Content addressable memory (“CAM”)
JP5686698B2 (ja) * 2011-08-05 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
US9214231B2 (en) 2013-01-31 2015-12-15 Hewlett-Packard Development Company, L.P. Crossbar memory to provide content addressable functionality
US9230647B2 (en) 2013-12-27 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line connection for improved RRAM reliability, semiconductor arrangement comprising the same, and manufacture thereof
US9336860B1 (en) 2015-05-20 2016-05-10 International Business Machines Corporation Complementary bipolar SRAM
US9431106B1 (en) 2015-06-09 2016-08-30 Freescale Semiconductor, Inc. Ternary content addressable memory (TCAM) with magnetic tunnel junction (MTJ) devices
CN106409335B (zh) * 2015-07-31 2019-01-08 华为技术有限公司 内容寻址存储单元电路及其搜索和写操作方法、存储器
US9613701B2 (en) 2015-08-24 2017-04-04 Freescale Semiconductor, Inc. Ternary content addressable memory (TCAM) with programmable resistive elements
US10622064B2 (en) 2018-01-25 2020-04-14 University Of Dayton Memristor crossbar configuration
US10741244B1 (en) * 2019-06-21 2020-08-11 Macronix International Co., Ltd. Memory and operating method thereof
TWI741691B (zh) * 2020-07-23 2021-10-01 旺宏電子股份有限公司 三維結構三態內容可定址記憶體
US11289166B2 (en) * 2020-08-04 2022-03-29 Micron Technology, Inc. Acceleration of data queries in memory
US11797531B2 (en) * 2020-08-04 2023-10-24 Micron Technology, Inc. Acceleration of data queries in memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698791A (en) * 1980-01-09 1981-08-08 Nippon Telegr & Teleph Corp <Ntt> Associative memory
EP0905707A2 (de) * 1997-09-29 1999-03-31 Siemens Aktiengesellschaft Assoziativspeicher und Verfahren zu dessen Betrieb
US20050174837A1 (en) * 2004-02-19 2005-08-11 Tohoku Techno Arch Co., Ltd. Logic-in-memory circuit using magnetoresistive element
US20070002608A1 (en) * 2005-06-30 2007-01-04 International Business Machines Corporation Non-volatile content addressable memory using phase-change-material memory elements
EP1865512A2 (en) * 2006-06-09 2007-12-12 Qimonda North America Corp. Memory cell programmed using current from access device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1246350B (it) * 1990-07-11 1994-11-17 Eurand Int Metodo per ottenere una rapida sospensione in acqua di farmaci insolubili
US5260074A (en) * 1992-06-22 1993-11-09 Digestive Care Inc. Compositions of digestive enzymes and salts of bile acids and process for preparation thereof
JPH10242432A (ja) 1997-02-27 1998-09-11 Sony Corp 不揮発性半導体記憶装置
US7201923B1 (en) * 1998-03-23 2007-04-10 General Mills, Inc. Encapsulation of sensitive liquid components into a matrix to obtain discrete shelf-stable particles
JP2004520671A (ja) * 2001-01-30 2004-07-08 メンコール インク． 複合コンテントアドレッサブルメモリ
US6751110B2 (en) * 2002-03-08 2004-06-15 Micron Technology, Inc. Static content addressable memory cell
DE60335465D1 (de) 2003-10-22 2011-02-03 St Microelectronics Srl Über den Inhalt anwählbare Speicherzelle
US7050316B1 (en) 2004-03-09 2006-05-23 Silicon Storage Technology, Inc. Differential non-volatile content addressable memory cell and array using phase changing resistor storage elements
JP4367281B2 (ja) * 2004-08-03 2009-11-18 ソニー株式会社 演算回路
US7499303B2 (en) * 2004-09-24 2009-03-03 Integrated Device Technology, Inc. Binary and ternary non-volatile CAM
US8071089B2 (en) * 2005-11-01 2011-12-06 Bio-Cat, Inc. Composition with a fungal (yeast) lipase and method for treating lipid malabsorption in cystic fibrosis as well as people suffering from pancreatic lipase insufficiency
US7675765B2 (en) 2005-11-03 2010-03-09 Agate Logic, Inc. Phase-change memory (PCM) based universal content-addressable memory (CAM) configured as binary/ternary CAM
KR100900199B1 (ko) 2006-09-19 2009-06-02 삼성전자주식회사 상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠
US20080199448A1 (en) * 2007-02-16 2008-08-21 Ross Mairi R Enzyme composition for improving food digestion
US8221747B2 (en) * 2007-02-20 2012-07-17 Aptalis Pharma Limited Stable pancreatic enzyme compositions
US8658163B2 (en) * 2008-03-13 2014-02-25 Curemark Llc Compositions and use thereof for treating symptoms of preeclampsia

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698791A (en) * 1980-01-09 1981-08-08 Nippon Telegr & Teleph Corp <Ntt> Associative memory
EP0905707A2 (de) * 1997-09-29 1999-03-31 Siemens Aktiengesellschaft Assoziativspeicher und Verfahren zu dessen Betrieb
US20050174837A1 (en) * 2004-02-19 2005-08-11 Tohoku Techno Arch Co., Ltd. Logic-in-memory circuit using magnetoresistive element
US20070002608A1 (en) * 2005-06-30 2007-01-04 International Business Machines Corporation Non-volatile content addressable memory using phase-change-material memory elements
WO2007005067A1 (en) * 2005-06-30 2007-01-11 International Business Machines Corporation Non-volatile content addressable memory using phase-change-material memory elements
EP1865512A2 (en) * 2006-06-09 2007-12-12 Qimonda North America Corp. Memory cell programmed using current from access device

Also Published As

Publication number Publication date
EP2141707B1 (en) 2012-02-01
US7782646B2 (en) 2010-08-24
JP2010015663A (ja) 2010-01-21
CN101620884B (zh) 2013-04-03
CN101620884A (zh) 2010-01-06
TW201015551A (en) 2010-04-16
JP4848409B2 (ja) 2011-12-28
EP2141707A1 (en) 2010-01-06
US20090323384A1 (en) 2009-12-31
ATE544156T1 (de) 2012-02-15

Similar Documents

Publication Publication Date Title
TWI497493B (zh) 利用相位改變裝置的高密度內容可定址記憶體
US8351246B2 (en) Memory cell
US6487113B1 (en) Programming a phase-change memory with slow quench time
CN102779553B (zh) 非易失性存储器件及其感测方法
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
US6813177B2 (en) Method and system to store information
KR101369049B1 (ko) 상변화 디바이스들을 이용하는 3진수 내용 주소화 메모리
EP2907136B1 (en) Drift acceleration in resistance variable memory
US7944740B2 (en) Multi-level cell programming of PCM by varying the reset amplitude
US7646625B2 (en) Conditioning operations for memory cells
US7872889B2 (en) High density ternary content addressable memory
US20110317497A1 (en) Non-volatile memory device
Indaco et al. On the impact of process variability and aging on the reliability of emerging memories (Embedded tutorial)
US7499306B2 (en) Phase-change memory device and method that maintains the resistance of a phase-change material in a set state within a constant resistance range
US11475960B2 (en) Non-volatile memory device with a program driver circuit including a voltage limiter
Zurla et al. Current Tracking Technique Enabling 1-Bit/Cell Storage in Ge-Rich Phase Change Memory
TAKATA et al. Multiple programming method and circuitry for a phase change nonvolatile random access memory (PRAM)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees