KR100900199B1 - 상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠 - Google Patents

상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠 Download PDF

Info

Publication number
KR100900199B1
KR100900199B1 KR1020060090705A KR20060090705A KR100900199B1 KR 100900199 B1 KR100900199 B1 KR 100900199B1 KR 1020060090705 A KR1020060090705 A KR 1020060090705A KR 20060090705 A KR20060090705 A KR 20060090705A KR 100900199 B1 KR100900199 B1 KR 100900199B1
Authority
KR
South Korea
Prior art keywords
phase change
change memory
data
memory device
cam
Prior art date
Application number
KR1020060090705A
Other languages
English (en)
Other versions
KR20080025911A (ko
Inventor
이광진
김두응
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060090705A priority Critical patent/KR100900199B1/ko
Priority to TW096130045A priority patent/TW200828315A/zh
Priority to US11/892,851 priority patent/US7978490B2/en
Priority to CN2007101547735A priority patent/CN101149971B/zh
Publication of KR20080025911A publication Critical patent/KR20080025911A/ko
Application granted granted Critical
Publication of KR100900199B1 publication Critical patent/KR100900199B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 메모리를 이용하는 캠(Content Addressable Memory ; CAM) 셀 및 캠이 개시된다. 본 발명에 따른 캠은 매치라인; 서치라인과 반전 서치라인을 구비하는 서치라인 쌍; 데이터를 저장하는 제1 상변화 메모리 소자; 및 상기 제1 상변화 메모리 소자에 저장된 데이터와 상기 반전 서치라인을 통하여 입력되는 반전 서치 데이터를 비교하는 서치 모드에서, 상기 제1 상변화 메모리 소자에 제1 디벨롭 전류를 인가하는 제1 디벨롭 수단을 구비하는 제1 캠(Content Addressable Memory ; CAM) 셀; 데이터를 저장하는 제2 상변화 메모리 소자; 및 상기 제2 상변화 메모리 소자에 저장된 데이터와 상기 서치라인을 통하여 입력되는 서치 데이터를 비교하는 서치 모드에서, 상기 제2 상변화 메모리 소자에 제2 디벨롭 전류를 인가하는 제2 디벨롭 수단을 구비하는 제2 캠 셀; 상기 반전 서치 데이터와 상기 제1 캠 셀에 저장된 데이터에 응답하여, 상기 매치 라인을 제1전압에 연결시키거나 차단하는 제1비교부 ; 및 상기 서치 데이터와 상기 제2 캠 셀에 저장된 데이터에 응답하여, 상기 매치 라인을 제1전압에 연결시키거나 차단하는 제2비교부를 구비한다.

Description

상변화 메모리를 이용하는 캠(Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠{Content Addressable Memory Cell and Content Addressable Memory using phase random memory}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 상변화 메모리 소자의 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 캠 셀을 구비하는 캠을 나타내는 회로도이다.
도 3(a)는 도 2의 캠의 기입 동작을 설명하는 도면이다.
도 3(b)는 도 2의 캠의 독출 동작을 설명하는 도면이다.
도 3(c)는 도 2의 캠의 서치 동작을 설명하는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 캠 셀을 구비하는 캠을 나타내는 회로도이다.
도 5는 본 발명에 따른 캠에서 여러 캠 셀들이 디벨롭 수단을 공유하는 모습을 나타내는 회로도이다.
본 발명은 캠(Content Addressable Memory ; CAM) 셀 및 캠에 관한 것으로써, 특히 상변화 메모리 소자를 이용하는 캠 셀 및 캠에 관한 것이다.
캠은 외부 데이터를 수신하여 내부에 저장된 데이터와 매치(match)되는지 여부를 판단하기 위하여, 상기 외부 데이터와 내부에 저장된 데이터를 비교하여 비교 결과에 대응되는 어드레스를 출력한다. 캠의 각각의 셀은 비교 로직을 구비한다. 캠으로 입력되는 데이터는 모든 셀들에 저장된 데이터와 비교되고, 출력되는 어드레스는 매치 결과를 나타낸다. 캠은 패턴(pattern)이나 리스트, 이미지 데이터등을 빨리 검색할 필요가 있는 응용분야에 많이 이용된다. 예를 들어, 캠은 서치 엔진(search engine), 룩-업 테이블(look-up table) 등에 널리 이용된다.
일반적인 캠은 DRAM 또는 SRAM에 데이터를 저장하는 방식을 이용하였다. 그런데, DRAM 또는 SRAM을 이용하는 일반적인 캠에 비하여, 좀 더 빠른 데이터 서치 속도를 갖는 캠 구조를 필요로 하게 되었다.
본 발명이 이루고자 하는 기술적 과제는 상변화 메모리 소자를 이용하는 캠을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상변화 메모리 소자를 이용하는 캠 셀을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 캠은, 매치라인; 서치라 인과 반전 서치라인을 구비하는 서치라인 쌍; 데이터를 저장하는 제1 상변화 메모리 소자; 및 상기 제1 상변화 메모리 소자에 저장된 데이터와 상기 반전 서치라인을 통하여 입력되는 반전 서치 데이터를 비교하는 서치 모드에서, 상기 제1 상변화 메모리 소자에 제1 디벨롭 전류를 인가하는 제1 디벨롭 수단을 구비하는 제1 캠(Content Addressable Memory ; CAM) 셀; 데이터를 저장하는 제2 상변화 메모리 소자; 및 상기 제2 상변화 메모리 소자에 저장된 데이터와 상기 서치라인을 통하여 입력되는 서치 데이터를 비교하는 서치 모드에서, 상기 제2 상변화 메모리 소자에 제2 디벨롭 전류를 인가하는 제2 디벨롭 수단을 구비하는 제2 캠 셀; 상기 반전 서치 데이터와 상기 제1 캠 셀에 저장된 데이터에 응답하여, 상기 매치 라인을 제1전압에 연결시키거나 차단하는 제1비교부 ; 및 상기 서치 데이터와 상기 제2 캠 셀에 저장된 데이터에 응답하여, 상기 매치 라인을 제1전압에 연결시키거나 차단하는 제2비교부를 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 캠 셀은 저장된 데이터와 서치라인을 통하여 입력되는 서치 데이터를 비교하는 캠에 포함되는 캠 셀이다. 본 발명에 따른 캠 셀은 상기 데이터를 저장하고, 저장된 데이터의 논리 레벨에 따라 저항값이 달라지는 상변화 메모리 소자; 상기 상변화 메모리 소자로 데이터를 기입하는 동작과 상기 상변화 메모리 소자로부터 데이터를 독출하는 동작을 제어하는 연결 수단; 및 상기 상변화 메모리 소자에 저장된 데이터와 상기 서치 데이터를 비교하는 서치 모드에서, 상기 상변화 메모리 소자로부터 데이터를 독출하는 동작을 제어하는 디벨롭 수단을 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
상변화 메모리(PRAM: Phase Random Access Memory)는 온도 변화에 의한 상 전이에 따라서 저항 값이 변화되는 상변화 물질(Ge-Sb-Te)과 같은 물질을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다.
도 1은 상변화 메모리 소자의 등가 회로도이다.
도 1을 참조하면, 상변화 메모리 소자의 단위 셀(C)은 하나의 상변화 물질(GST)을 구비한다. 단위 셀(C)은 상변화 물질(GST)에 연결되는 하나의 P-N 다이오드(D)를 더 구비할 수 있다. 비트라인(BL)에는 상변화 물질(GST)이 연결되고 상변화 물질(GST)은 다이오드(D)의 P-정션(Junction)에, 워드라인(WL)은 N-정션(Junction)에 연결된다. 상변화 메모리의 셀(C)의 상변화 물질(Ge-Sb-Te)은 온도 및 가열시간에 따라 상변화 물질을 결정화하거나 비결정화 시킴으로써 정보를 저장한다. 상변화 물질의 상 변화를 위해서 일반적으로 900℃이상의 고온이 필요하며 이는 상변화 메모리 셀에 흐르는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻게 된다.
기입 동작을 설명한다. 상 변화 물질에 전류를 흐르게 하여 상 변화 물질을 용융점(Melting Temperature)이상으로 가열한 뒤 급속히 냉각시키면 상 변화 물질이 비결정화(Amorphous) 형태로 정보 "1"를 저장한다. 이러한 상태를 리셋(Reset) 상태라고 한다. 상 변화 물질을 결정화온도(Crystallization Temperature) 이상으로 가열하여 일정 시간동안 유지한 뒤 냉각을 시키면 상 변화 물질이 결정화 형태로 정보 "0"을 저장한다. 이를 셋(Set) 상태라고 한다.
독출 동작은 비트라인과 워드라인을 선택하여 특정 메모리 셀을 선택한 후, 외부에서 전류를 흘려 상 변화 물질의 저항 상태에 따른 전압 변화의 차이로서 "1"과 "0"을 구분한다.
도 2는 본 발명의 일 실시예에 따른 캠 셀을 구비하는 캠을 나타내는 회로도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 캠 셀을 구비하는 캠(200)은 매치라인(ML), 서치라인(SL)과 반전 서치라인(/SL)을 구비하는 서치라인 쌍(SL, /SL), 제1 캠 셀(210), 제2캠 셀(220), 제1비교부(250) 및 제2비교부(260)를 구비한다.
제1 캠 셀(210)은 제1데이터(DATA1)를 저장하는 제1 상변화 메모리 소자(GST1), 제1디벨롭 수단(TR1_DEV)을 구비한다. 제1디벨롭 수단(TR1_DEV)은 제1 상변화 메모리 소자(GST1)에 저장된 제1데이터(DATA1)와 반전 서치라인(/SL)을 통하여 입력되는 반전 서치 데이터(/SD)를 비교하는 서치 모드에서, 제1 상변화 메모리 소자(GST1)에 제1 디벨롭 전류(I1_DEV)를 인가한다. 제2 캠 셀(220)은 제2데이터(DATA2)를 저장하는 제2 상변화 메모리 소자(GST2), 제2디벨롭 수단(TR2_DEV)을 구비한다. 제2디벨롭 수단(TR2_DEV)은 제2 상변화 메모리 소자(GST2)에 저장된 제2데이터(DATA2)와 서치라인(/SL)을 통하여 입력되는 서치 데이터(SD)를 비교하는 서치 모드에서, 제2 상변화 메모리 소자(GST2)에 제2 디벨롭 전류(I2_DEV)를 인가한다.
제1비교부(250)는 반전 서치 데이터(/SD)와 제1 캠 셀(210)의 제1 상변화 메모리 소자(GST1)에 저장된 제1데이터(DATA1)에 응답하여, 매치 라인(ML)을 제1전압(VSS)에 연결시키거나 차단한다. 제2비교부(260)는 서치 데이터(SD)와 제2 캠 셀(220)의 제2 상변화 메모리 소자(GST2)에 저장된 제2데이터(DATA2)에 응답하여, 매치 라인(ML)을 제1전압(VSS)에 연결시키거나 차단한다.
제1 비교부(250)는 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)를 구비할 수 있다. 제1 트랜지스터(TR1)는 반전 서치 데이터(/SD)에 응답하여 턴-온 또는 턴-오프된다. 제2 트랜지스터(TR2)는 제1 상변화 메모리 소자(GST1)에 저장된 제1데이터(DATA1)에 응답하여 턴-온 또는 턴-오프된다. 제2 트랜지스터(TR2)의 문턱 전압은 제1 상변화 메모리 소자(GST1)에 걸릴 수 있는 최소 전압보다 크고 제1 상변화 메모리 소자(GST1)에 걸릴 수 있는 최대 전압보다 작은 것이 바람직하다. 그에 따라, 제2 트랜지스터(TR2)는 제1 상변화 메모리 소자(GST1)에 저장된 제1데이터(DATA1)의 논리 레벨에 따라, 턴-온 또는 턴-오프 될 수 있다.
제2비교부(260)는 제3 트랜지스터(TR3)와 제4 트랜지스터(TR4)를 구비할 수 있다. 제2 비교부(260)는 제1 비교부(250)와 구성 및 동작 면에서 유사하므로, 제2 비교부(260)에 대한 자세한 설명은 생략된다.
제1 디벨롭 수단(TR1_DEV)은 반전 서치 데이터(/SD)의 논리 레벨에 따라 제1 상변화 메모리 소자(GST1)에 제1디벨롭 전류(I1_DEV)를 인가하거나 인가하지 않을 수 있다. 제2 디벨롭 수단(TR2_DEV)은 서치 데이터(SD)의 논리 레벨에 따라 제2 상변화 메모리 소자(GST2)에 제2디벨롭 전류(I2_DEV)를 인가하거나 인가하지 않을 수 있다.
제1 디벨롭 수단(TR1_DEV)은 제1 디벨롭 트랜지스터(TR1_DEV)일 수 있다. 제1 디벨롭 트랜지스터(TR1_DEV)는 반전 서치 데이터(/SD)의 논리 레벨에 따라, 턴-온 또는 턴-오프될 수 있다. 제2 디벨롭 수단(TR2_DEV)은 제2 디벨롭 트랜지스터(TR2_DEV)일 수 있다. 제2 디벨롭 트랜지스터(TR2_DEV)는 서치 데이터(SD)의 논리 레벨에 따라, 턴-온 또는 턴-오프될 수 있다.
제1 및 제2 디벨롭 트랜지스터(TR1_DEV, TR2_DEV)의 턴-온 저항은, 제1 및 제2 상변화 메모리 소자(GST1, GST2)의 최소 저항보다 크고, 제1 및 제2 상변화 메모리 소자(GST1, GST2)의 최대 저항보다 작을 수 있다.
제1 및 제2 디벨롭 수단(TR1_DEV, TR2_DEV)이 출력하는 제1 및 제2 디벨롭 전류(I1_DEV, I2_DEV)는 제1 및 제2 상변화 메모리 소자(GST1, GST2)로부터 데이터를 독출할 수 있는 최소 전류량보다 크고, 제1 및 제2 상변화 메모리 소자(GST1, GST2)의 상태에 영향을 주는 전류량보다 작은 전류량을 가질 수 있다.
제1 및 제2 디벨롭 수단(TR1_DEV, TR2_DEV)은 캠(200)에 포함되는 다른 캠 셀들에 의하여 공유될 수 있다. 이 경우, 제1 및 제2 디벨롭 수단(TR1_DEV, TR2_DEV)은, 서치 모드에서 다른 캠 셀들이 구비하는 상변화 메모리 소자로부터 데 이터를 독출하는 동작을 제어할 수 있다.
제1 캠 셀(210)은 제1 연결 수단(TR1_ACC)을 더 구비할 수 있고, 제2 캠 셀(220)은 제2 연결 수단(TR2_ACC)을 더 구비할 수 있다. 제1 연결 수단(TR1_ACC)은 제1 상변화 메모리 소자(GST1)로 데이터를 기입하는 기입 모드에서, 제1 상변화 메모리 소자(GST1)로 기입 전류를 공급하고, 제1 상변화 메모리 소자(GST1)로부터 데이터를 독출하는 독출 모드에서, 제1 상변화 메모리 소자(GST1)로 독출 전류를 공급한다. 제2 연결 수단(TR2_ACC)은 제2 상변화 메모리 소자(GST2)로 데이터를 기입하는 기입 모드에서, 제2 상변화 메모리 소자(GST2)로 기입 전류를 공급하고, 제2 상변화 메모리 소자(GST2)로부터 데이터를 독출하는 독출 모드에서, 제2 상변화 메모리 소자(GST2)로 독출 전류를 공급한다.
본 발명에 따른 캠(200)은 워드라인(WL) 및 적어도 하나의 비트라인(BL1, BL2)을 더 구비할 수 있다.
본 발명에 따른 캠(200)은 기입 모드에서, 워드라인(WL)을 인에이블하고 비트라인(BL1, BL2)으로 데이터(DATA1, DATA2)를 인가할 수 있다. 제1 및 제2 연결 수단(TR1_ACC, TR2_ACC)은, 워드라인(WL)이 인에이블되는 것에 응답하여 동작하여, 비트라인(BL1, BL2)에 인가된 데이터(DATA1, DATA2)의 논리 레벨에 대응되는 기입 전류를 제1 및 제2 상변화 메모리 소자(GST1, GST2)로 공급할 수 있다.
본 발명에 따른 캠(200)은 독출 모드에서, 워드라인(WL)을 인에이블하고 비트라인(BL1, BL2)으로 독출 전류를 공급할 수 있다. 제1 및 제2 연결 수단(TR1_ACC, TR2_ACC)은, 워드라인(WL)이 인에이블되는 것에 응답하여 동작하여, 제1 및 제2 상변화 메모리 소자(GST1, GST2)로부터 독출되는 데이터를 출력할 수 있다.
워드라인(WL)은 서치 모드에서 인에이블되지 않을 수 있다.
제1 연결 수단(TR1_ACC)은 제1 연결 트랜지스터(TR1_ACC)일 수 있다. 제1 연결 트랜지스터(TR1_ACC)는 워드라인(WL)에 게이트가 연결되고, 비트라인(BL1)에 제1단이 연결되고, 제1 상변화 메모리 소자(GST1)에 제2단이 연결된다. 제2 연결 수단(TR2_ACC)은 제2 연결 트랜지스터(TR2_ACC)일 수 있다. 제2 연결 트랜지스터(TR2_ACC)는 워드라인(WL)에 게이트가 연결되고, 비트라인(BL2)에 제1단이 연결되고, 제2 상변화 메모리 소자(GST2)에 제2단이 연결된다.
제1 및 제2 디벨롭 수단(TR1_DEV, TR2_DEV)은 서치 모드에서, 기입 전류 또는 독출 전류보다 작은 전류량을 가지는 제1 및 제2 디벨롭 전류(I1_DEV, I2_DEV)를 제1 및 제2 상변화 메모리 소자(GST1, GST2)로 공급할 수 있다.
본 발명에 따른 캠(200)은 테너리(ternary) 캠일 수 있다.
도 3(a)는 도 2의 캠의 기입 동작을 설명하는 도면이다.
도 3(a)를 참조하면, 도 2의 캠(200)이 기입 모드로 동작하는 경우, 제1비트라인(BL1)과 제2비트라인(BL2)를 통하여 각각 인가되는 제1데이터(DATA1)와 제2데이터(DATA2)가 (0, 1)이면 캠(200)에 0이 기입되고, 제1데이터(DATA1)와 제2데이터(DATA2)가 (1, 0)이면 캠(200)에 1이 기입된다.
도 3(b)는 도 2의 캠의 독출 동작을 설명하는 도면이다.
도 3(b)를 참조하면, 도 2의 캠(200)이 독출 모드로 동작하는 경우, 상변화 메모리 소자들(GST1, GST2)에 각각 저장되는 제1데이터(DATA1)와 제2데이터(DATA2)가 (0, 1)이면 캠(200)으로부터 0이 독출되고, 제1데이터(DATA1)와 제2데이터(DATA2)가 (1, 0)이면 캠(200)으로부터 1이 독출된다.
도 3(c)는 도 2의 캠의 서치 동작을 설명하는 도면이다.
도 3(c)를 참조하여 도 2의 캠(200)이 서치 모드로 동작하는 경우가 설명된다. 이하에서는 서치 모드 초기에 매치라인(ML)이 논리 하이 레벨로 프리차지되는 것으로 가정하고 설명하였다.
서치 데이터(SD)가 0이면, 제1 캠 셀(210)만 동작하고, 제2 캠 셀(220)은 동작하지 않는다. 예를 들어, 제1 디벨롭 트랜지스터(TR1_DEV)는 턴-온되고 제2 디벨롭 트랜지스터(TR2_DEV)는 턴-오프된다. 그에 따라, 제1 상변화 메모리 소자(GST1)로 제1 디벨롭 전류(I1_DEV)가 공급되고, 제1 상변화 메모리 소자(GST1)에 저장된 제1데이터(DATA1)가 독출된다. 한편, 서치 데이터(SD)가 0이면, 제1트랜지스터(TR1)는 턴-온된다.
여기에서, 제1데이터(DATA1)가 0이면, 제2트랜지스터(TR2)가 턴-오프된다. 즉, 서치 데이터(SD)와 제1데이터(DATA1)가 모두 0이면, 제1트랜지스터(TR1)는 턴-온되고, 제2트랜지스터(TR2)는 턴-오프된다. 그에 따라, 매치라인(ML)은 접지 전압(VSS)에 연결되지 않고, 논리 하이 레벨을 유지한다. 이 경우, 서치 데이터(SD)와 제1데이터(DATA1)가 매치된 것(MATCH)으로 판정된다.
한편, 제1데이터(DATA1)가 1이면, 제2트랜지스터(TR2)가 턴-온된다. 즉, 서치 데이터(SD)가 0이고, 제1데이터(DATA1)가 1이면, 제1트랜지스터(TR1)와 제2트랜 지스터(TR2)는 모두 턴-온된다. 그에 따라, 매치라인(ML)은 접지 전압(VSS)에 연결되어, 논리 로우 레벨이 된다. 이 경우, 서치 데이터(SD)와 제1데이터(DATA1)가 매치되지 않은 것(NO MATCH)으로 판정된다.
서치 데이터(SD)가 1이면, 제2 캠 셀(220)만 동작하고, 제1 캠 셀(210)은 동작하지 않는다. 구체적으로, 제1 디벨롭 트랜지스터(TR1_DEV)는 턴-오프되고 제2 디벨롭 트랜지스터(TR2_DEV)는 턴-온된다. 그에 따라, 제2 상변화 메모리 소자(GST2)로 제2 디벨롭 전류(I2_DEV)가 공급되고, 제2 상변화 메모리 소자(GST2)에 저장된 제2데이터(DATA2)가 독출된다. 한편, 서치 데이터(SD)가 1이면, 제3트랜지스터(TR3)는 턴-온된다.
여기에서, 제2데이터(DATA2)가 0이면, 제4트랜지스터(TR4)가 턴-오프된다. 즉, 서치 데이터(SD)가 1이고, 제2데이터(DATA2)가 0이면, 제3트랜지스터(TR1)는 턴-온되고, 제4트랜지스터(TR4)는 턴-오프된다. 그에 따라, 매치라인(ML)은 접지 전압(VSS)에 연결되지 않고, 논리 하이 레벨을 유지한다. 이 경우, 서치 데이터(SD)와 제2데이터(DATA2)가 매치된 것(MATCH)으로 판정된다.
한편, 제2데이터(DATA2)가 1이면, 제4트랜지스터(TR4)가 턴-온된다. 즉, 서치 데이터(SD)와 제2데이터(DATA2)가 모두 1이면, 제3트랜지스터(TR3)와 제4트랜지스터(TR4)는 모두 턴-온된다. 그에 따라, 매치라인(ML)은 접지 전압(VSS)에 연결되어, 논리 로우 레벨이 된다. 이 경우, 서치 데이터(SD)와 제2데이터(DATA2)가 매치되지 않은 것(NO MATCH)으로 판정된다.
도 4는 본 발명의 다른 실시예에 따른 캠 셀을 구비하는 캠을 나타내는 회로 도이다.
도 4의 캠(400)의 캠 셀들(410, 420)은 디벨롭 수단들을 구비하지 않는 점을 제외하면, 도 2의 캠(200)의 캠 셀들(210, 220)과 구성이 유사하다. 그러므로, 도 4의 캠(400)에 대하여, 도 2의 캠(200)과 다른 부분만이 설명된다.
도 4를 참조하면, 제1캠 셀(410)은 제1 상변화 메모리 소자(GST1) 및 제1 연결 수단(TR1_ACC)을 구비한다.
제1 연결 수단(TR1_ACC)은 제1 상변화 메모리 소자(GST1)로 데이터를 기입하는 기입 모드에서 비트라인(BL1)을 통하여 제1 상변화 메모리 소자(GST1)로 기입 전류를 공급한다. 그리고, 제1 상변화 메모리 소자(GST1)부터 데이터를 독출하는 독출 모드에서, 비트라인(BL1)을 통하여 제1 상변화 메모리 소자(GST1)로 기입 전류 또는 독출 전류를 공급한다.
한편, 제1 연결 수단(TR1_ACC)은 제1 상변화 메모리 소자(GST1)에 저장된 데이터와 서치 데이터를 비교하는 서치 모드에서, 기입 전류 및 독출 전류의 전류량보다 작은 전류량을 가지는 디벨롭 전류를 비트라인(BL1)을 통하여 제1 상변화 메모리 소자(GST1)로 공급한다.
도 2의 캠 셀들(210, 220)이 디벨롭 수단들(TR1_DEV, TR2_DEV)을 통하여 디벨롭 전류를 상변화 메모리 소자들로 공급하는 반면에, 도 4의 캠 셀들(410, 420)은 연결 수단들(TR1_ACC, TR2_ACC) 및 비트라인들(BL1, BL2)을 통하여 디벨롭 전류를 상변화 메모리 소자들로 공급한다.
도 5는 본 발명에 따른 캠에서 여러 캠 셀들이 디벨롭 수단을 공유하는 모습 을 나타내는 회로도이다.
도 5를 참조하면, 디벨롭 수단(예를 들어, TR1_DEV)은 복수개의 상변화 메모리 소자들(GST11, GST21)에 디벨롭 전류(I1_DEV)를 공급한다. 그에 따라, 복수개의 캠 셀들이 모두 디벨롭 수단을 구비할 필요가 없어진다.
한편, 도 5에는 2개의 캠 셀들이 하나의 디벨롭 수단을 공유하는 것으로 도시되어 있으나, 하나의 디벨롭 수단을 공유하는 캠 셀들의 숫자는 2개에 한정되지 않는다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 캠 및 캠 셀은 좀 더 빠른 데이터 서치 속도를 가지는 장점이 있다.

Claims (24)

  1. 매치라인;
    서치라인과 반전 서치라인을 구비하는 서치라인 쌍;
    데이터를 저장하는 제1 상변화 메모리 소자; 및 상기 제1 상변화 메모리 소자에 저장된 데이터와 상기 반전 서치라인을 통하여 입력되는 반전 서치 데이터를 비교하는 서치 모드에서, 상기 제1 상변화 메모리 소자에 제1 디벨롭 전류를 인가하는 제1 디벨롭 수단을 구비하는 제1 캠(Content Addressable Memory ; CAM) 셀;
    데이터를 저장하는 제2 상변화 메모리 소자; 및 상기 제2 상변화 메모리 소자에 저장된 데이터와 상기 서치라인을 통하여 입력되는 서치 데이터를 비교하는 서치 모드에서, 상기 제2 상변화 메모리 소자에 제2 디벨롭 전류를 인가하는 제2 디벨롭 수단을 구비하는 제2 캠 셀;
    상기 반전 서치 데이터와 상기 제1 캠 셀에 저장된 데이터에 응답하여, 상기 매치 라인을 제1전압에 연결시키거나 차단하는 제1비교부 ; 및
    상기 서치 데이터와 상기 제2 캠 셀에 저장된 데이터에 응답하여, 상기 매치 라인을 제1전압에 연결시키거나 차단하는 제2비교부를 구비하는 것을 특징으로 하는 캠.
  2. 제1항에 있어서, 상기 제1 및 제2 디벨롭 수단은,
    상기 반전 서치 데이터 및 서치 데이터의 논리 레벨에 따라 상기 제1 및 제2 상변화 메모리 소자에 제1 및 제2 디벨롭 전류를 인가하거나 인가하지 않는 것을 특징으로 하는 캠.
  3. 제1항에 있어서, 상기 제1 및 제2 디벨롭 수단은,
    상기 반전 서치 데이터 및 서치 데이터의 논리 레벨에 따라, 턴-온 또는 턴-오프되는 제1 및 제2 디벨롭 트랜지스터를 구비하는 것을 특징으로 하는 캠.
  4. 제3항에 있어서, 상기 제1 및 제2 디벨롭 트랜지스터의 턴-온 저항은,
    상기 제1 및 제2 상변화 메모리 소자의 최소 저항보다 크고 상기 제1 및 제2 상변화 메모리 소자의 최대 저항보다 작은 것을 특징으로 하는 캠.
  5. 제1항에 있어서, 상기 제1 및 제2 디벨롭 수단은,
    상기 제1 및 제2 상변화 메모리 소자로부터 데이터를 독출할 수 있는 최소 전류량보다 크고, 상기 제1 및 제2 상변화 메모리 소자의 상태에 영향을 주는 전류량보다 작은 전류량을 가지는 상기 제1 및 제2 디벨롭 전류를 상기 제1 및 제2 상변화 메모리 소자로 공급하는 것을 특징으로 하는 캠.
  6. 제1항에 있어서, 상기 제1 및 제2 디벨롭 수단은,
    상기 캠에 포함되는 다른 캠 셀들에 의하여 공유되고, 서치모드에서 상기 다른 캠 셀들이 구비하는 상변화 메모리 소자로부터 데이터를 독출하는 동작을 제어 하는 것을 특징으로 하는 캠.
  7. 제1항에 있어서, 상기 제1 캠 셀 및 상기 제2 캠 셀은,
    상기 제1 및 제2 상변화 메모리 소자로 데이터를 기입하는 기입 모드에서, 상기 제1 및 제2 상변화 메모리 소자로 기입 전류를 공급하고, 상기 제1 및 제2 상변화 메모리 소자로부터 데이터를 독출하는 독출 모드에서, 상기 제1 및 제2 상변화 메모리 소자로 독출 전류를 공급하는 제1 연결 수단 및 제2 연결 수단을 각각 더 구비하는 것을 특징으로 하는 캠.
  8. 제7항에 있어서,
    워드라인; 및
    적어도 하나의 비트라인을 더 구비하고,
    상기 기입 모드에서, 상기 워드라인을 인에이블하고 상기 비트라인으로 상기 데이터를 인가하고,
    상기 제1 및 제2 연결 수단은, 상기 워드라인이 인에이블되는 것에 응답하여 동작하여, 상기 비트라인에 인가된 데이터의 논리 레벨에 대응되는 기입 전류를 상기 제1 및 제2 상변화 메모리 소자로 공급하며,
    상기 독출 모드에서, 상기 워드라인을 인에이블하고 상기 비트라인으로 상기 독출 전류를 공급하고,
    상기 제1 및 제2 연결 수단은, 상기 워드라인이 인에이블되는 것에 응답하여 동작하여, 상기 제1 및 제2 상변화 메모리 소자로부터 독출되는 데이터를 출력하는 것을 특징으로 하는 캠.
  9. 제8항에 있어서, 상기 워드라인은,
    상기 서치 모드에서, 인에이블되지 않는 것을 특징으로 하는 캠.
  10. 제7항에 있어서, 상기 제1 및 제2 연결 수단은,
    워드라인에 게이트가 연결되고, 비트라인에 제1단이 연결되고, 상기 제1 및 제2 상변화 메모리 소자에 제2단이 각각 연결되는 제1 및 제2 연결 트랜지스터를 각각 구비하는 것을 특징으로 하는 캠.
  11. 제7항에 있어서, 상기 제1 및 제2 디벨롭 수단은,
    상기 서치 모드에서, 상기 기입 전류 또는 상기 독출 전류보다 작은 전류량을 가지는 제1 및 제2 디벨롭 전류를 상기 제1 및 제2 상변화 메모리 소자로 공급하는 것을 특징으로 하는 캠.
  12. 제1항에 있어서, 상기 캠은,
    테너리(Ternary) 캠인 것을 특징으로 하는 캠.
  13. 캠(CAM : Content Addressable Memory)에 포함되는 캠 셀에 있어서,
    데이터를 저장하고, 상기 저장된 데이터의 논리 레벨에 따라 저항값이 달라지는 상변화 메모리 소자;
    상기 상변화 메모리 소자로 상기 데이터를 저장하는 동작과 상기 상변화 메모리 소자로부터 상기 저장된 데이터를 독출하는 동작을 제어하는 연결 수단; 및
    상기 상변화 메모리 소자에 저장된 데이터와 서치 데이터를 비교하는 서치 모드에서, 상기 상변화 메모리 소자로부터 상기 저장된 데이터를 독출하는 동작을 제어하는 디벨롭 수단을 구비하는 것을 특징으로 하는 캠 셀.
  14. 제13항에 있어서, 상기 디벨롭 수단은,
    상기 서치 데이터의 논리 레벨에 따라 상기 상변화 메모리 소자에 전류를 인가하거나 인가하지 않는 것을 특징으로 하는 캠 셀.
  15. 제13항에 있어서, 상기 디벨롭 수단은,
    상기 서치 데이터의 논리 레벨에 따라, 턴-온 또는 턴-오프되는 디벨롭 트랜지스터를 구비하는 것을 특징으로 하는 캠 셀.
  16. 제15항에 있어서, 상기 디벨롭 트랜지스터의 턴-온 저항은,
    상기 상변화 메모리 소자의 최소 저항보다 크고 상기 상변화 메모리 소자의 최대 저항보다 작은 것을 특징으로 하는 캠 셀.
  17. 제13항에 있어서, 상기 디벨롭 수단은,
    상기 상변화 메모리 소자로부터 상기 저장된 데이터를 독출할 수 있는 최소 전류량보다 크고, 상기 상변화 메모리 소자의 상태에 영향을 주는 전류량보다 작은 전류량을 가지는 디벨롭 전류를 상기 상변화 메모리 소자로 공급하는 것을 특징으로 하는 캠 셀.
  18. 제13항에 있어서, 상기 디벨롭 수단은,
    상기 캠에 포함되는 다른 캠 셀들에 의하여 공유되고, 서치 모드에서 상기 다른 캠 셀들이 구비하는 상변화 메모리 소자로부터 상기 저장된 데이터를 독출하는 동작을 제어하는 것을 특징으로 하는 캠 셀.
  19. 제13항에 있어서,
    상기 연결 수단은, 상기 상변화 메모리 소자로 상기 데이터를 저장하는 기입 모드 또는 상기 상변화 메모리 소자로부터 상기 저장된 데이터를 독출하는 독출 모드에서, 상기 상변화 메모리 소자로 기입 전류 또는 독출 전류를 공급하고,
    상기 디벨롭 수단은, 상기 서치 모드에서, 상기 기입 전류 또는 상기 독출 전류보다 작은 전류량을 가지는 디벨롭 전류를 상기 상변화 메모리 소자로 공급하는 것을 특징으로 하는 캠 셀.
  20. 제13항에 있어서, 상기 연결 수단은,
    상기 서치 모드에서 동작하지 않는 것을 특징으로 하는 캠 셀.
  21. 제13항에 있어서, 상기 연결 수단은,
    상기 상변화 메모리 소자로 기입 전류 또는 독출 전류를 공급하는 연결 트랜지스터를 구비하는 것을 특징으로 하는 캠 셀.
  22. 제13항에 있어서, 상기 캠 셀은,
    테너리(Ternary) 캠에 이용되는 것을 특징으로 하는 캠 셀.
  23. 캠(CAM : Content Addressable Memory)에 포함되는 캠 셀에 있어서,
    데이터를 저장하고, 상기 저장된 데이터의 논리 레벨에 따라 저항값이 달라지는 상변화 메모리 소자; 및
    상기 상변화 메모리 소자에 저장된 데이터와 서치 데이터를 비교하는 서치 모드에서, 상기 상변화 메모리 소자로부터 상기 저장된 데이터를 독출하는 동작을 제어하는 디벨롭 수단을 구비하는 것을 특징으로 하는 캠 셀.
  24. 캠(CAM : Content Addressable Memory)에 포함되는 캠 셀에 있어서,
    데이터를 저장하고, 상기 저장된 데이터의 논리 레벨에 따라 저항값이 달라지는 상변화 메모리 소자; 및
    상기 상변화 메모리 소자로 상기 데이터를 저장하는 기입 모드 또는 상기 상변화 메모리 소자로부터 상기 저장된 데이터를 독출하는 독출 모드에서, 상기 상변화 메모리 소자로 기입 전류 또는 독출 전류를 공급하며,
    상기 상변화 메모리 소자에 저장된 데이터와 서치 데이터를 비교하는 서치 모드에서, 상기 기입 전류 및 상기 독출 전류의 전류량보다 작은 전류량을 가지는 디벨롭 전류를 상기 상변화 메모리 소자로 공급하는 연결 수단을 구비하는 것을 특징으로 하는 캠 셀.
KR1020060090705A 2006-09-19 2006-09-19 상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠 KR100900199B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060090705A KR100900199B1 (ko) 2006-09-19 2006-09-19 상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠
TW096130045A TW200828315A (en) 2006-09-19 2007-08-14 Content addressable memory cell and content addressable memory using phase change memory
US11/892,851 US7978490B2 (en) 2006-09-19 2007-08-28 Content addressable memory cell and content addressable memory using phase change memory
CN2007101547735A CN101149971B (zh) 2006-09-19 2007-09-19 使用相变存储器的内容可寻址存储单元和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090705A KR100900199B1 (ko) 2006-09-19 2006-09-19 상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠

Publications (2)

Publication Number Publication Date
KR20080025911A KR20080025911A (ko) 2008-03-24
KR100900199B1 true KR100900199B1 (ko) 2009-06-02

Family

ID=39188384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090705A KR100900199B1 (ko) 2006-09-19 2006-09-19 상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠

Country Status (4)

Country Link
US (1) US7978490B2 (ko)
KR (1) KR100900199B1 (ko)
CN (1) CN101149971B (ko)
TW (1) TW200828315A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782646B2 (en) 2008-06-30 2010-08-24 International Business Machines Corporation High density content addressable memory using phase change devices
US7881089B2 (en) * 2009-02-24 2011-02-01 International Business Machines Corporation Coding techniques for improving the sense margin in content addressable memories
US7872889B2 (en) * 2009-04-21 2011-01-18 International Business Machines Corporation High density ternary content addressable memory
US8943374B2 (en) 2012-07-18 2015-01-27 International Business Machines Corporation Writing scheme for phase change material-content addressable memory
CN104658599B (zh) * 2013-11-20 2018-08-14 瑞昱半导体股份有限公司 内容可寻址存储器
US9443590B2 (en) * 2014-10-13 2016-09-13 Sandisk Technologies Llc Content addressable memory cells, memory arrays and methods of forming the same
US9502114B1 (en) * 2015-11-14 2016-11-22 National Tsing Hua University Non-volatile ternary content-addressable memory with bi-directional voltage divider control and multi-step search

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067097A1 (en) * 2004-09-24 2006-03-30 Chuen-Der Lien Binary and ternary non-volatile CAM
US20070002608A1 (en) * 2005-06-30 2007-01-04 International Business Machines Corporation Non-volatile content addressable memory using phase-change-material memory elements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960013022B1 (ko) * 1991-09-11 1996-09-25 가와사끼 세이데쯔 가부시끼가이샤 반도체 집적회로
US5257220A (en) * 1992-03-13 1993-10-26 Research Foundation Of The State Univ. Of N.Y. Digital data memory unit and memory unit array
US6373738B1 (en) * 2000-11-20 2002-04-16 International Business Machines Corporation Low power CAM match line circuit
KR100435804B1 (ko) * 2002-06-28 2004-06-10 삼성전자주식회사 터너리 내용 주소화 메모리 장치
US6836419B2 (en) * 2002-08-23 2004-12-28 Micron Technology, Inc. Split word line ternary CAM architecture
JP4282319B2 (ja) * 2002-12-13 2009-06-17 株式会社ルネサステクノロジ 半導体記憶装置
JP2004206780A (ja) 2002-12-25 2004-07-22 Sony Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067097A1 (en) * 2004-09-24 2006-03-30 Chuen-Der Lien Binary and ternary non-volatile CAM
US20070002608A1 (en) * 2005-06-30 2007-01-04 International Business Machines Corporation Non-volatile content addressable memory using phase-change-material memory elements

Also Published As

Publication number Publication date
CN101149971A (zh) 2008-03-26
TW200828315A (en) 2008-07-01
US20080068872A1 (en) 2008-03-20
KR20080025911A (ko) 2008-03-24
CN101149971B (zh) 2013-06-26
US7978490B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
KR100900199B1 (ko) 상변화 메모리를 이용하는 캠(ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ ； ＣＡＭ) 셀 및 캠
US7843715B2 (en) Memory cell of a resistive semiconductor memory device, a resistive semiconductor memory device having a three-dimensional stack structure, and related methods
KR100744114B1 (ko) 상 변화 메모리 장치 및 그 워드라인 구동방법
CN108475528B (zh) 写入之前的双分界电压感测
KR20050029013A (ko) 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
US8223529B2 (en) Resistive memory devices, memory systems and methods of controlling input and output operations of the same
US9728253B2 (en) Sense circuit for RRAM
JP2005259341A (ja) 高速動作が可能なｃａｍセル
KR20180046580A (ko) 전자 장치
US20150243356A1 (en) High throughput programming system and method for a phase change non-volatile memory device
CN110277119B (zh) 半导体存储装置
US8374024B2 (en) System for handling data in a semiconductor memory apparatus
KR100825782B1 (ko) 멀티-포트 상변화 메모리 셀 및 상기 멀티-포트 상변화 메모리 셀을 구비하는 멀티-포트 상변화 메모리 장치
US8310874B2 (en) Non-volatile memory device
US7317655B2 (en) Memory cell array biasing method and a semiconductor memory device
CN113889166A (zh) 非易失性存储器和操作非易失性存储器的方法
US10679697B2 (en) Read circuit of storage class memory with a read reference circuit, having same bit line parasitic parameters and same read transmission gate parasitic parameters as memory
US7710767B2 (en) Memory cell array biasing method and a semiconductor memory device
US20100124101A1 (en) Phase-change random access memory device
US11475960B2 (en) Non-volatile memory device with a program driver circuit including a voltage limiter
JP5712681B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee