TWI497289B - 用於改善平臺之回復時間的方法與系統及電腦可讀取媒體 - Google Patents

用於改善平臺之回復時間的方法與系統及電腦可讀取媒體 Download PDF

Info

Publication number
TWI497289B
TWI497289B TW100143336A TW100143336A TWI497289B TW I497289 B TWI497289 B TW I497289B TW 100143336 A TW100143336 A TW 100143336A TW 100143336 A TW100143336 A TW 100143336A TW I497289 B TWI497289 B TW I497289B
Authority
TW
Taiwan
Prior art keywords
platform
memory
hibernation file
status information
additional management
Prior art date
Application number
TW100143336A
Other languages
English (en)
Other versions
TW201229755A (en
Inventor
Michael A Rothman
Palsamy Sakthikumar
Vincent J Zimmer
Mallik Bulusu
Robert C Swanson
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201229755A publication Critical patent/TW201229755A/zh
Application granted granted Critical
Publication of TWI497289B publication Critical patent/TWI497289B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

用於改善平臺之回復時間的方法與系統及電腦可讀取媒體 發明領域
本發明係關於平臺，及更明確言之但非排它地，係關於一種用於改善平臺之回復時間的方法及設備。
 發明背景
隨著大容量儲存裝置技術的進展，輸入/輸出(I/O)資料率變得愈來愈快。更快速的I/O資料率允許平臺具有更快速的啟動時間及回復時間。
若該平臺中有任何組件無法跟上該I/O資料率，則將造成平臺效能上的瓶頸。
依據本發明之一實施例，係特地提出一種方法，其係包含：將一平臺之脈絡儲存入一冬眠檔案；基於該平臺之一操作狀況而決定一第一額外管理時間來壓縮與解壓縮該冬眠檔案；決定一第二額外管理時間來將該冬眠檔案寫入至及讀取自一非依電性記憶體；及回應於該第一額外管理時間係高於該第二額外管理時間之一決定而將該冬眠檔案寫至該非依電性記憶體。
圖式簡單說明
本發明之實施例的特徵及優點從如下主旨之詳細說明部分將變得更為彰顯，附圖中：第1圖顯示依據本發明之一個實施例平臺之電力態之略圖；第2圖顯示依據本發明之一個實施例之資料存取速率表；第3圖顯示依據本發明之一個實施例之演算法之流程圖；及第4圖顯示依據本發明之一個實施例之系統。
 詳細說明
此處描述之本發明之實施例係於附圖中舉例說明但非限制性。為求說明簡單明瞭，圖式中例示說明之元件無需照比例繪製。舉例言之，某些元件的尺寸相較於其它元件維度可誇大以求清晰。又，若屬適宜，各圖間之元件符號重複來指示相對應的或類似的元件。本說明書中述及本發明之「一個實施例」或「一實施例」表示就該實施例所述的特定特徵、結構、或特性係含括於本發明之至少一個實施例。如此，本說明書中各處出現「於一個實施例中」一語並非必要全部皆係指同一個實施例。
本發明之實施例提出一種用於改善平臺之回復時間的方法及設備。於本發明之一個實施例中，在進入平臺之不作用態之前，該平臺之脈絡係經儲存。當該平臺被切換回作用態時，平臺讀取該儲存的脈絡及將該平臺復原至進入不作用態之前的原先狀態。於本發明之一個實施例中，該平臺基於該平臺的操作狀況而決定在將該所儲存的脈絡儲存於非依電性記憶體之前是否應壓縮該所儲存的脈絡。如此允許該平臺選擇該最佳方法來允許該平臺之更快速回復時間。
平臺包括但非限於桌上型電腦、膝上型電腦、小筆電、平板型電腦、筆記型電腦、個人數位助理器(PDA)、伺服器、工作站、小區式電話、行動計算裝置、網際網路設施或任何其它型別之計算裝置。平臺之脈絡包括但非限於快取記憶體狀態資訊、處理器狀態資訊、記憶體狀態資訊、暫存器檔案狀態資訊、裝置狀態資訊、在從該平臺之不作用態回復後需要復原的任何其它資訊。
第1圖例示說明依據本發明之一個實施例平臺之電力態之略圖100。於本發明之一個實施例中，平臺有不同耗電程度來允許不同的平臺使用景況。平台具有作用態100，於該處平臺的全部組件皆為全然可操作。於本發明之一個實施例中，作用態100例示說明無需節電的使用景況。
舉例言之，當平臺係由電池供電時，平臺可藉從作用態100改變成低電力態120而降低其耗電程度。於本發明之一個實施例中，於低電力態120，平臺之一或多個組件被解除作動來減低平台的耗電量。於本發明之另一個實施例中，平臺之一或多個組件係以減低的電力需求量操作。舉例言之，於本發明之一個實施例中，在低電力態120平臺的處理器係以比在作用態110時更慢的時鐘頻率操作。如此允許平臺的耗電量減低。
於本發明之一個實施例中，平臺從作用態110進入不作用態130。不作用態110包括但非限於休眠(sleep)態、待命態、冬眠(hibernate)態等。於本發明之一個實施例中，不作用態130具有多於一態，指示平臺的期望模式。舉例言之，於本發明之一個實施例中，平臺係符合高階組態及電力介面(ACPI)規格(ACPI規格，「高階組態及電力介面規格」，修訂版4.0a，2010年4月5日公布)。於本發明之一個實施例中，當平臺符合ACPI規格時，不作用態110表示系統1-4(S1-4)休眠態。
於本發明之一個實施例中，當不作用態130要求儲存平臺的脈絡時，平臺將該平臺的脈絡儲存於冬眠檔案。於本發明之一個實施例中，平臺具有選擇將冬眠檔案儲存於非依電性記憶體的最佳方法之邏輯，故平臺的回復時間縮短。平臺基於該平臺之操作狀況而決定第一額外管理時間來壓縮與解壓縮該冬眠檔案。平臺決定第二額外管理時間來將該冬眠檔案寫入至及讀取自非依電性記憶體。平臺比較第一額外管理時間與第二額外管理時間來決定在將該冬眠檔案寫至該非依電性記憶體前是否應壓縮該冬眠檔案。
若第一額外管理時間係高於第二額外管理時間，換言之，將該冬眠檔案寫入及讀取自該非依電性記憶體為較快速，則平臺並未對冬眠檔案執行任何壓縮即拷貝或儲存冬眠檔案於非依電性記憶體。若第二額外管理時間係高於第一額外管理時間，換言之，將該冬眠檔案寫入及讀取自該非依電性記憶體為較緩慢，則平臺執行壓縮操作來縮小冬眠檔案的大小及拷貝或儲存已壓縮的冬眠檔案於非依電性記憶體。
於本發明之一個實施例中，平臺之邏輯係體現為韌體，每當接收到進入不作用態130之請求時該韌體係在平臺上執行。於本發明之另一個實施例中，平臺之邏輯係體現為基本輸出入系統(BIOS)韌體。熟諳相關技藝人士將容易瞭解平臺之邏輯可駐在平臺的任何組件而不影響本發明之工作效率。
平臺之電力態的略圖100並非表示限制性，可增減平臺的更多個電力態而不影響本發明之工作效率。
第2圖例示說明依據本發明之一個實施例之資料存取速率表。第2圖例示說明相同資料有效負載於平臺的不同操作條件下壓縮與解壓縮之實例。於本發明之一個實施例中，有效負載表示冬眠檔案。
舉例言之，於本發明之一個實施例中，當平臺作業系統係在閒置模式時，亦即極少或無任何應用程式使用該平臺資源，平臺需要8.883秒來壓縮3072百萬位元組(MB)之資料有效負載。在平臺的相同操作條件下，已壓縮資料有效負載可在3.382秒解壓縮。第2圖也例示說明當平臺作業系統分別係在輕載、中載、及重載時的個別壓縮及解壓縮時間。
相同3072 MB資料有效負載的寫至及讀取自非依電性記憶體，諸如以動態隨機存取記憶體(DRAM)為基礎之固態驅動裝置所需時間為9.332秒。當平臺作業系統分別係在輕載、中載、及重載時，有效負載寫至非依電性記憶體之寫入時間係比壓縮有效負載所需壓縮時間更快速。於平臺之此等操作狀況下，藉將有效負載直接寫至非依電性記憶體而不執行有效負載的壓縮，可改進平臺效能。
當平臺作業系統具有重載時，有效負載自非依電性記憶體的讀取時間係比解壓縮有效負載所需解壓縮時間更快。於平臺之此等操作狀況下，藉從非依電性記憶體直接讀取有效負載而不執行有效負載的解壓縮，可改良平臺效能。
於本發明之一個實施例中，在將冬眠檔案寫入至非依電性記憶體之前，基於比較在目前操作狀況下的壓縮及解壓縮時間二者與非依電性記憶體的寫及讀資料速率，平臺決定冬眠檔案是否須經壓縮。於本發明之另一個實施例中，在將冬眠檔案寫入至非依電性記憶體之前，基於比較在目前操作狀況下的壓縮時間與非依電性記憶體的寫資料速率，平臺決定冬眠檔案是否須經壓縮。於本發明之又另一個實施例中，在將冬眠檔案寫入至非依電性記憶體之前，基於比較在目前操作狀況下的解壓縮時間與非依電性記憶體的讀資料速率，平臺決定冬眠檔案是否須經壓縮。
熟諳技藝人士將瞭解決定在寫至非依電性記憶體之前是否須壓縮冬眠檔案之其它方法可使用而不影響本發明之工作效率。第2圖例示說明時間的量測作為比較但非限制性。於本發明之另一個實施例中，I/O通量(MB/s)係用作為比較的量測單位。熟諳技藝人士將瞭解平臺的其它參數可用作為決定在寫至非依電性記憶體之前是否須壓縮冬眠檔案之方法。可使用此等其它參數而不影響本發明之工作效率且在此處將不再描述。
第3圖例示說明依據本發明之一個實施例之演算法之流程圖300。於步驟305，流程300檢查接收到不作用態變遷請求與否。若否，則流程300返回步驟305。於本發明之一個實施例中，當平臺符合ACPI規格時，步驟305檢查是否宣告休眠致能(SLP_EN)位元。SLP_EN位元指示平臺係要求變遷至S1-S4休眠態中之一者。
若是，則流程300前進至步驟310及檢查期望的不作用態是否要求儲存平臺的脈絡。於本發明之一個實施例中，當平臺符合ACPI規格時，步驟310檢查休眠型別x(SLP_TYPx)位元之設定值。SLP_TYPx位元指示平臺的休眠態之期望型別，亦即是否為S1、S2、S3或S4休眠態。於本發明之一個實施例中，當期望的不作用態係設定為S3或S4休眠態時，要求平臺的脈絡儲存。熟諳相關技藝人士將容易瞭解於本發明之一個實施例中，其它平臺之系統態也可要求平臺的脈絡儲存，此等其它系統態可於步驟310檢查。
於步驟310，若期望的不作用態不要求平臺的脈絡儲存，則流程300返回步驟305。於步驟310，若期望的不作用態確實要求平臺的脈絡儲存，則流程300返回步驟320。於步驟320，流程320基於不作用態的要求而儲存要求之平臺脈絡。舉例言之，於本發明之一個實施例中，當平臺符合ACPI規格且期望的休眠態係設定為S3休眠態時，熟諳相關技藝人士將容易瞭解基於ACPI規格要求儲存哪個平臺。於本發明之一個實施例中，要求的脈絡係儲存入冬眠檔案或平臺的作業系統要求的任何其它適當格式。
於步驟330，流程300決定壓縮及解壓縮所儲存的脈絡所需第一額外管理時間。於本發明之一個實施例中，步驟330，步驟330決定壓縮及解壓縮冬眠檔案所需第一額外管理時間。於步驟340，流程300決定所儲存的脈絡寫入及讀取自非依電性記憶體或儲存裝置所需第二額外管理時間。
第一及第二額外管理時間係以下述單位測量，諸如但非限於時間、以每秒百萬位元組表示的I/O通量、及任何其它適當單位。於本發明之一個實施例中，步驟330及340分別地只測量所儲存的脈絡之壓縮及寫入操作的額外管理時間。於本發明之另一個實施例中，步驟330及340分別地只測量所儲存的脈絡之解壓縮及讀取操作的額外管理時間。於本發明之又另一個實施例中，當非依電性記憶體初始化時於平臺啟動期間，步驟340只執行一次。
於步驟350，流程300檢查第一額外管理時間是否高於第二額外管理時間。若是，亦即所儲存的脈絡寫入及讀取自非依電性記憶體較快速，則流程300前進至步驟360且儲存所儲存的脈絡於非依電性記憶體及流程300結束。若否，亦即所儲存的脈絡寫入及讀取自非依電性記憶體較慢，則流程300前進至步驟370。於步驟370，流程300壓縮所儲存的脈絡且將已壓縮的脈絡儲存於非依電性記憶體，及結束流程300。
第4圖例示說明依據本發明之一個實施例之系統。系統400包括但非限於桌上型電腦、膝上型電腦、小筆電、平板型電腦、筆記型電腦、個人數位助理器(PDA)、伺服器、工作站、小區式電話、行動計算裝置、網際網路設施或任何其它型別之計算裝置。於另一實施例中，用來體現此處揭示之方法的系統400可為單晶片系統(SOC)系統。
處理器410具有處理核心412來執行系統400的指令。處理核心412包括但非限於提取指令的前置提取邏輯、解碼指令的解碼邏輯、執行指令的執行邏輯等。處理器410有個快取記憶體416來快取系統400之指令及/或資料。於本發明之另一個實施例中，快取記憶體416包括但非限於第一層、第二層及第三層快取記憶體或於處理器410內部的任何其它快取記憶體組態。
記憶體控制器中樞器(MCH)414執行功能使得處理器410存取記憶體430且與記憶體430通訊，其包括依電性記憶體432及/或非依電性記憶體434。依電性記憶體432包括但非限於同步動態隨機存取記憶體(SDRAM)、動態隨機存取記憶體(DRAM)、RAMBUS動態隨機存取記憶體(RDRAM)、及/或任何其它型別之隨機存取記憶體裝置。非依電性記憶體434包括但非限於反及型(NAND)快閃記憶體、反或型(NOR)快閃記憶體、相變記憶體(PCM)、唯讀記憶體(ROM)、可電氣抹除可規劃唯讀記憶體(EEPROM)、或任何其它型別之非依電性記憶體裝置。
記憶體430儲存欲由處理器410執行的資訊及指令。當處理器410執行指令中，記憶體430也可儲存暫時性變化或其它中間資訊。晶片組420透過點對點(PtP)介面417及422而連結處理器410。晶片組420使得處理器410可以連結至系統400的其它模組。於本發明之一個實施例中，介面417及422依照PtP通訊協定諸如英特爾(Intel)快速路徑(QuickPath)互連體(QPI)等操作。晶片組420透過介面424連結至顯示裝置440，包括但非限於液晶顯示器(LCD)、陰極射線管(CRT)顯示器、或任何其它視覺顯示形式。
此外，晶片組420透過介面426連結至匯流排450及460，該匯流排互連各個模組474、480、482、484及486。若匯流排速度或通訊協定有任何不匹配，則匯流排450及460可透過匯流排橋接器472而一起互連。晶片組420耦接但非限於非依電性記憶體480、大容量儲存裝置482、鍵盤/滑鼠484及網路介面486。非依電性記憶體480包括但非限於反及型(NAND)快閃固態驅動裝置(SSD)、反或型(NOR)快閃SSD、以動態隨機存取記憶體(DRAM)為基礎之SSD、相變記憶體(PCM) SSD等。
大容量儲存裝置482包括但非限於固態驅動器、硬碟驅動器、通用串列匯流排快閃記憶體驅動器、或任何其它形式之電腦資料儲存媒體。網路介面486係使用任何型別眾所周知之網路介面標準體現，包括但非限於乙太網路介面、通用串列匯流排(USB)介面、周邊組件互連體(PCI)快速介面、無線介面、及/或任何其它適當型別的介面。無線介面係依據但非限於IEEE 802.11標準及其相關家族、家庭插拔AV(HPAV)、超寬帶(UWB)、藍牙、WiMax、或任何形式之無線通訊協定操作。
雖然第4圖顯示的模組係闡釋為系統400內部的分開區塊，但藉若干此等區塊執行的功能可整合於單一半導體電路內部或可使用二或多個分開積體電路體現。舉例言之，雖然快取記憶體416係顯示為處理器410內部的分開區塊，但快取記憶體416可個別地結合入處理核心412。於本發明之另一個實施例中，系統400可包括多於一個處理器/處理核心。於本發明之一個實施例中，系統400之已儲存脈絡或已壓縮脈絡可儲存於非依電性記憶體434、大容量儲存裝置482、及非依電性記憶體480。
雖然描述所揭示主旨之具體實施例，但熟諳相關技藝人士將容易瞭解另可使用多種其它體現所揭示主旨之方法。於前文描述中，已經描述所揭示主旨之多個構面。用於解說目的，陳述特定數目、系統及組態以供徹底瞭解主旨。但熟諳相關技藝人士從本揭示獲益，顯然易知無特定細節可實施本主旨。於其它情況下，眾所周知之特徵結構、組件、或模組被刪除、簡化、組合、或分裂而不遮掩所揭示的主旨。
「可操作」一詞用於此處表示裝置、系統、協定等於裝置或系統係在切斷電源態時可操作或適用於操作其期望功能。所揭示主旨之多個實施例可於硬體、韌體、軟體或其組合體現，且可參考或結合程式代碼描述，諸如指令、函數、程序、資料結構、邏輯、應用程式、設計表示型態、或用以模擬、仿真、及製造所設計的格式，該等格式當由機器存取時結果導致該機器執行工作、界定摘要資料型別或低階硬體脈絡、或產生結果。
圖式中顯示的技術可使用儲存在且執行於一或多個計算裝置諸如通用電腦或計算裝置的代碼及資料體現。此等計算裝置使用機器可讀取媒體，諸如機器可讀取儲存媒體(例如磁碟、光碟、隨機存取記憶體、唯讀記憶體、快閃記憶體裝置、相變記憶體)及機器可讀取通訊媒體(例如電氣、光學、聲學或其它形式之傳播信號，諸如載波、紅外線、數位信號等)儲存與通訊(內部地及透過網路而與其它計算裝置)代碼及資料。
雖然所揭示之主旨已經參照具體實施例描述，但此等描述絕非解譯為限制性意義。熟諳技藝人士顯然易知所揭示主旨有關的具體實施例之各項修改以及該主旨之其它實施例係視為落入於所揭示之主旨範圍內。
100．．．略圖
110．．．作用態
200‧‧‧表
210‧‧‧有效負載描述
220‧‧‧大小
230‧‧‧壓縮時間
240‧‧‧解壓縮時間
260‧‧‧寫入時間
270‧‧‧讀取時間
300‧‧‧流程圖
305‧‧‧接收到不作用態變遷請求？
310‧‧‧脈絡儲存請求？
320‧‧‧儲存要求的脈絡
330‧‧‧決定壓縮及解壓縮所儲存的脈絡所需第一額外管理時間
340‧‧‧決定所儲存的脈絡寫入及讀取自非依電性記憶體所需第二額外管理時間
350‧‧‧第一額外管理時間為較高？
360‧‧‧儲存所儲存的脈絡於非依電性記憶體
370‧‧‧壓縮所儲存的脈絡及儲存已壓縮脈絡於非依電性記憶體
400‧‧‧系統
410‧‧‧處理器
412‧‧‧處理核心
414‧‧‧記憶體控制器中樞器(MCH)
416‧‧‧快取記憶體
417、422‧‧‧點對點(PtP)介面
420‧‧‧晶片組
424、426‧‧‧介面(I/F)
430‧‧‧記憶體
432‧‧‧依電性記憶體
434、480‧‧‧非依電性記憶體
440‧‧‧顯示裝置
450、460‧‧‧匯流排
472‧‧‧匯流排橋接器
474‧‧‧I/O裝置
482‧‧‧大容量儲存裝置
484‧‧‧鍵盤/滑鼠
486‧‧‧網路介面
第1圖顯示依據本發明之一個實施例平臺之電力態之略圖；
第2圖顯示依據本發明之一個實施例之資料存取速率表；
第3圖顯示依據本發明之一個實施例之演算法之流程圖；及
第4圖顯示依據本發明之一個實施例之系統。
300‧‧‧流程圖、流程
305‧‧‧接收到不作用態變遷請求？
310‧‧‧脈絡儲存請求？
320‧‧‧儲存要求的脈絡
330‧‧‧決定壓縮及解壓縮所儲存的脈絡所需第一額外管理時間
340‧‧‧決定所儲存的脈絡寫入及讀取自非依電性記憶體所需第二額外管理時間
350‧‧‧第一額外管理時間為較高？
360‧‧‧儲存所儲存的脈絡於非依電性記憶體
370‧‧‧壓縮所儲存的脈絡及儲存已壓縮脈絡於非依電性記憶體

Claims (21)

  1. 一種方法，其係包含：將一平臺之脈絡儲存入一冬眠檔案；基於該平臺之一操作狀況而決定一第一額外管理時間來壓縮與解壓縮該冬眠檔案；決定一第二額外管理時間來將該冬眠檔案寫入至及讀取自一非依電性記憶體；及回應於該第一額外管理時間係高於該第二額外管理時間之一決定而將該冬眠檔案寫至該非依電性記憶體。
  2. 如申請專利範圍第1項之方法，其係進一步包含：接收一指令來將該平臺切換至一不作用態；及決定該不作用態是否要求儲存該平臺之脈絡；及其中將該平臺之脈絡儲存入該冬眠檔案包含：回應於該不作用態要求儲存該平臺之脈絡之一決定而將該平臺之脈絡儲存入該冬眠檔案。
  3. 如申請專利範圍第1項之方法，其係進一步包含：回應於該第二額外管理時間係高於該第一額外管理時間之一決定，壓縮該冬眠檔案且將該壓縮的冬眠檔案寫至該非依電性記憶體。
  4. 如申請專利範圍第1項之方法，其中該平臺之脈絡包含快取記憶體狀態資訊、處理器狀態資訊、記憶體狀態資訊、暫存器檔案狀態資訊、及裝置狀態資訊中之一或多者。
  5. 如申請專利範圍第2項之方法，其中該平臺係符合高階組態及電力介面(ACPI)規格。
  6. 如申請專利範圍第5項之方法，其中該不作用態為系統3(S3)休眠態或S4休眠態。
  7. 如申請專利範圍第1項之方法，其中該非依電性記憶體包含反及型(NAND)快閃固態驅動裝置(SSD)、反或型(NOR)快閃SSD、以動態隨機存取記憶體(DRAM)為基礎之SSD、相變記憶體(PCM)SSD中之一者。
  8. 一種用於改善平臺之回復時間之系統，其係包含：具有一或多個快取記憶體之一處理器；耦接至該處理器之一主記憶體；耦接至該處理器之一非依電性記憶體；及邏輯執行：接收一狀態變遷請求，其中該狀態變遷請求要求儲存該系統之脈絡；儲存該系統之脈絡；及比較壓縮與解壓縮該儲存的脈絡之一第一決定的輸入/輸出(I/O)通量與將該儲存的脈絡寫至及讀取自該非依電性記憶體之一第二決定的I/O通量。
  9. 如申請專利範圍第8項之系統，其中該邏輯係進一步執行：回應於該第一決定的I/O通量係高於該第二決定的I/O通量之一比較而將該儲存的脈絡儲存於該非依電性 記憶體。
  10. 如申請專利範圍第8項之系統，其中該邏輯係進一步執行：回應於該第二決定的I/O通量係高於該第一決定的I/O通量之一比較而壓縮該儲存的脈絡及將該壓縮的脈絡儲存於該非依電性記憶體。
  11. 如申請專利範圍第8項之系統，其中該接收該狀態變遷請求之邏輯係包含：決定一休眠致能(SLP_EN)位元係經作動；及決定休眠型別(SLP_TYPx)位元係經設定來指示一休眠態要求儲存該系統之脈絡。
  12. 如申請專利範圍第8項之系統，其中該系統之脈絡包含下列中之一或多者：一或多個快取記憶體各自之狀態資訊、處理器之狀態資訊、主記憶體之狀態資訊、及耦接至該系統之一或多個裝置之狀態資訊。
  13. 如申請專利範圍第8項之系統，其中該系統係符合高階組態及電力介面(ACPI)規格。
  14. 如申請專利範圍第8項之系統，其中該非依電性記憶體包含反及型(NAND)快閃固態驅動裝置(SSD)、反或型(NOR)快閃SSD、以動態隨機存取記憶體(DRAM)為基礎之SSD、相變記憶體(PCM)SSD中之一者。
  15. 一種具有指令儲存於其上之電腦可讀取媒體，該等指令在被執行時使得一平臺進行下述方法：將該平臺之脈絡儲存入一冬眠檔案；基於該平臺之一操作狀況而決定一第一額外管理時間來壓縮與解壓縮該冬眠檔案；決定一第二額外管理時間來將該冬眠檔案寫入至及讀取自一非依電性記憶體；及回應於該第一額外管理時間係高於該第二額外管理時間之一決定而將該冬眠檔案寫至該非依電性記憶體。
  16. 如申請專利範圍第15項之媒體，其係進一步包含：接收一指令來將該平臺切換至一不作用態；及決定該不作用態是否要求儲存該平臺之脈絡；及其中將該平臺之脈絡儲存入該冬眠檔案包含：回應於該不作用態要求儲存該平臺之脈絡之一決定而將該平臺之脈絡儲存入該冬眠檔案。
  17. 如申請專利範圍第15項之媒體，其係進一步包含：回應於該第二額外管理時間係高於該第一額外管理時間之一決定，壓縮該冬眠檔案且將該壓縮的冬眠檔案寫至該非依電性記憶體。
  18. 如申請專利範圍第15項之媒體，其中該平臺之脈絡包含快取記憶體狀態資訊、處理器狀態資訊、記憶體狀態資訊、暫存器檔案狀態資訊、及裝置狀態資訊中之一或多者。
  19. 如申請專利範圍第16項之媒體，其中該平臺係符合高階組態及電力介面(ACPI)規格。
  20. 如申請專利範圍第19項之媒體，其中該不作用態為系統3(S3)休眠態或S4休眠態。
  21. 如申請專利範圍第15項之媒體，其中該非依電性記憶體包含反及型(NAND)快閃固態驅動裝置(SSD)、反或型(NOR)快閃SSD、以動態隨機存取記憶體(DRAM)為基礎之SSD、相變記憶體(PCM)SSD中之一者。
TW100143336A 2010-12-22 2011-11-25 用於改善平臺之回復時間的方法與系統及電腦可讀取媒體 TWI497289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/976,514 US8370667B2 (en) 2010-12-22 2010-12-22 System context saving based on compression/decompression time

Publications (2)

Publication Number Publication Date
TW201229755A TW201229755A (en) 2012-07-16
TWI497289B true TWI497289B (zh) 2015-08-21

Family

ID=46314329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143336A TWI497289B (zh) 2010-12-22 2011-11-25 用於改善平臺之回復時間的方法與系統及電腦可讀取媒體

Country Status (7)

Country Link
US (1) US8370667B2 (zh)
EP (1) EP2656201A4 (zh)
JP (1) JP5705996B2 (zh)
KR (1) KR101524961B1 (zh)
CN (1) CN103270488B (zh)
TW (1) TWI497289B (zh)
WO (1) WO2012087457A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8370667B2 (en) 2010-12-22 2013-02-05 Intel Corporation System context saving based on compression/decompression time
US8954017B2 (en) * 2011-08-17 2015-02-10 Broadcom Corporation Clock signal multiplication to reduce noise coupled onto a transmission communication signal of a communications device
CN103838721B (zh) * 2012-11-20 2017-06-27 联想(北京)有限公司 一种信息处理方法及电子设备
KR20150074637A (ko) 2013-12-24 2015-07-02 삼성전자주식회사 단말 장치 및 그 제어 방법
US9934047B2 (en) 2014-03-20 2018-04-03 Intel Corporation Techniques for switching between operating systems
WO2015167455A1 (en) * 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resuming a system using state information
US9632924B2 (en) * 2015-03-02 2017-04-25 Microsoft Technology Licensing, Llc Using memory compression to reduce memory commit charge
WO2016167789A1 (en) * 2015-04-17 2016-10-20 Hewlett Packard Enterprise Development Lp Storing state machine information in a non-volatile memory
WO2018057039A1 (en) * 2016-09-26 2018-03-29 Hewlett-Packard Development Company, L. Update memory management information to boot an electronic device from a reduced power mode
US10394304B2 (en) * 2016-12-07 2019-08-27 Microsoft Technology Licensing, Llc Optimized power transitions based on user or platform conditions
US11243782B2 (en) 2016-12-14 2022-02-08 Microsoft Technology Licensing, Llc Kernel soft reset using non-volatile RAM
KR102528258B1 (ko) * 2018-04-30 2023-05-04 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200034499A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 메모리 장치와 통신하는 데이터 처리 장치 및 방법
US10956158B2 (en) 2019-05-10 2021-03-23 International Business Machines Corporation System and handling of register data in processors
US10817190B1 (en) * 2019-07-15 2020-10-27 Amazon Technologies, Inc. System and method for managing memory compression security
US11113188B2 (en) 2019-08-21 2021-09-07 Microsoft Technology Licensing, Llc Data preservation using memory aperture flush order
KR102195239B1 (ko) * 2019-11-29 2020-12-24 숭실대학교산학협력단 대역폭을 고려한 하둡의 데이터 압축 전송 방법, 이를 수행하기 위한 기록 매체 및 장치
CN114253608A (zh) * 2020-09-25 2022-03-29 龙芯中科技术股份有限公司 系统睡眠后的唤醒方法、装置及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060047986A1 (en) * 2004-08-31 2006-03-02 Tsvika Kurts Method and apparatus for controlling power management state transitions
TW200830908A (en) * 2006-09-29 2008-07-16 Advanced Micro Devices Inc Connection manager responsive to power state
TW200830097A (en) * 2006-09-29 2008-07-16 Intel Corp Method and apparatus for saving power for a computing system by providing instant-on resuming from a hibernation state
TW200834421A (en) * 2006-11-06 2008-08-16 Devicevm Inc Instant-on platform

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393584B1 (en) * 1995-04-26 2002-05-21 International Business Machines Corporation Method and system for efficiently saving the operating state of a data processing system
JP3204251B2 (ja) * 1999-06-30 2001-09-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイバネーション装置及び方法、それを格納した記録媒体並びにそれを適用したコンピュータ
US6848057B2 (en) * 2002-05-28 2005-01-25 Nvidia Corporation Method and apparatus for providing a decoupled power management state
CN1285990C (zh) * 2003-03-12 2006-11-22 联想(北京)有限公司 保存并快速恢复计算机系统工作状态的方法
US7240189B2 (en) 2003-09-24 2007-07-03 Texas Instruments Incorporated Fast resume to normal operation of a computer in a power saving mode
US7523323B2 (en) * 2005-09-15 2009-04-21 Intel Corporation Method and apparatus for quick resumption
US7620784B2 (en) 2006-06-09 2009-11-17 Microsoft Corporation High speed nonvolatile memory device using parallel writing among a plurality of interfaces
US7877592B2 (en) 2006-12-04 2011-01-25 Ntt Docomo, Inc. System and methods for efficient and cooperative operating system switching
US8051426B2 (en) 2007-01-04 2011-11-01 Microsoft Corporation Co-routines native to a virtual execution environment
JP4399020B1 (ja) * 2008-08-26 2010-01-13 株式会社東芝 情報処理装置およびメモリ管理方法
US20100070678A1 (en) * 2008-09-12 2010-03-18 Vmware, Inc. Saving and Restoring State Information for Virtualized Computer Systems
US8145833B1 (en) * 2009-10-30 2012-03-27 CSR Technology Holdings Inc. Compression solution for embedded devices and systems
US8370667B2 (en) 2010-12-22 2013-02-05 Intel Corporation System context saving based on compression/decompression time

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060047986A1 (en) * 2004-08-31 2006-03-02 Tsvika Kurts Method and apparatus for controlling power management state transitions
TW200830908A (en) * 2006-09-29 2008-07-16 Advanced Micro Devices Inc Connection manager responsive to power state
TW200830097A (en) * 2006-09-29 2008-07-16 Intel Corp Method and apparatus for saving power for a computing system by providing instant-on resuming from a hibernation state
TW200834421A (en) * 2006-11-06 2008-08-16 Devicevm Inc Instant-on platform

Also Published As

Publication number Publication date
US8370667B2 (en) 2013-02-05
JP2013546087A (ja) 2013-12-26
US20120166840A1 (en) 2012-06-28
EP2656201A4 (en) 2016-03-16
JP5705996B2 (ja) 2015-04-22
KR20130090911A (ko) 2013-08-14
WO2012087457A1 (en) 2012-06-28
CN103270488A (zh) 2013-08-28
KR101524961B1 (ko) 2015-06-01
EP2656201A1 (en) 2013-10-30
CN103270488B (zh) 2016-11-09
TW201229755A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
TWI497289B (zh) 用於改善平臺之回復時間的方法與系統及電腦可讀取媒體
US9026816B2 (en) Method and system for determining an energy-efficient operating point of a platform
JP5961218B2 (ja) ストレージ・クラスタにおける適応的な電力節約の方法
US9317299B2 (en) Method and device for cold starting android mobile terminal
US8775836B2 (en) Method, apparatus and system to save processor state for efficient transition between processor power states
US9436254B2 (en) Method and apparatus for per core performance states
EP3161622B1 (en) Accelerating boot time zeroing of memory based on non-volatile memory (nvm) technology
US8412878B2 (en) Combined mobile device and solid state disk with a shared memory architecture
US10564986B2 (en) Methods and apparatus to suspend and resume computing systems
CN107430554B (zh) 通过使用数据的可压缩性作为高速缓存插入的标准来提高存储高速缓存性能
US7093149B2 (en) Tiered secondary memory architecture to reduce power consumption in a portable computer system
US9996398B2 (en) Application processor and system on chip
US9632562B2 (en) Systems and methods for reducing volatile memory standby power in a portable computing device
KR102218712B1 (ko) 저장 장치의 어드레스 맵핑 방법 및 저장 장치의 데이터 독출 방법
KR20130103553A (ko) 캐싱된 이미지들을 이용하는 저전력 오디오 디코딩 및 재생
US11086561B2 (en) Integrated circuit memory devices with enhanced buffer memory utilization during read and write operations and methods of operating same
US11922172B2 (en) Configurable reduced memory startup
US9146876B2 (en) Caching method and caching system using dual disks
BR102014004605A2 (pt) circuito integrado e processo em um circuito integrado
US9760145B2 (en) Saving the architectural state of a computing device using sectors
US9270555B2 (en) Power mangement techniques for an input/output (I/O) subsystem
TW200407700A (en) Method to read the battery status by the operating system of portable computer
WO2012087566A2 (en) Method, apparatus and system to save processor state for efficient transition between processor power states

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees