JP5705996B2 - プラットフォームのレジューム時間を改善する方法および装置 - Google Patents

プラットフォームのレジューム時間を改善する方法および装置 Download PDF

Info

Publication number
JP5705996B2
JP5705996B2 JP2013542027A JP2013542027A JP5705996B2 JP 5705996 B2 JP5705996 B2 JP 5705996B2 JP 2013542027 A JP2013542027 A JP 2013542027A JP 2013542027 A JP2013542027 A JP 2013542027A JP 5705996 B2 JP5705996 B2 JP 5705996B2
Authority
JP
Japan
Prior art keywords
platform
context
determining
hibernation file
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013542027A
Other languages
English (en)
Other versions
JP2013546087A (ja
Inventor
ロスマン、マイケル、エー.
サクシクマー、パルサミー
ジマー、ビンセント、ジェイ.
ブルス、マリク
スワンソン、ロバート、シー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2013546087A publication Critical patent/JP2013546087A/ja
Application granted granted Critical
Publication of JP5705996B2 publication Critical patent/JP5705996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer

Description

本発明は、プラットフォームに関する。具体的には、これに限定されるものではないが、プラットフォームのレジューム時間を改善するための方法および装置に関する。
大容量格納デバイスに関して技術革新が進むにつれ、入出力(I/O)データレートは高速化の一途をたどっている。高速I/Oデータレートによって、プラットフォームは、ブートアップ時間およびレジューム時間を短縮することが可能となる。
プラットフォームに含まれるコンポーネントのうちこのような高速I/Oデータレートに対応できないものがあれば、プラットフォームの性能のボトルネックとなる可能性がある。
本発明の実施形態の特徴および利点は、以下に記載する主題の詳細な説明から明らかになるであろう。図面は以下の通りである。
本発明の一実施形態に係るプラットフォームの電力状態を説明するための図である。 本発明の一実施形態に係るデータアクセスレートを示す表である。 本発明の一実施形態に係るアルゴリズムを説明するためのフローチャートである。 本発明の一実施形態に係るシステムを示す図である。
本明細書で説明する本発明の実施形態は、添付図面において本発明を制限するものではなく一例として図示されている。図示を簡潔かつ分かりやすいものとするべく、図中に図示した構成要素は必ずしも実寸に即したものではない。例えば、一部の構成要素の寸法は、分かりやすいように、他の構成要素に比べて強調している場合がある。さらに、適切と考えられる場合には、同様または対応する構成要素を示すべく、同じ参照番号を複数の図面にわたって繰り返し利用する。明細書中において本発明の「一実施形態」または「ある実施形態」という場合、当該実施形態に関連付けて説明している特定の特徴、構造または特性が本発明の少なくとも1つの実施形態に含まれることを意味する。このため、明細書中に「一実施形態において」という表現が繰り返し用いられても、必ずしも全てが同じ実施形態を意味するものではない。
本発明の実施形態は、プラットフォームのレジューム時間を改善する方法および装置を提供する。本発明の一実施形態において、プラットフォームのコンテキストは、プラットフォームが非アクティブ状態に移行する前に、保存される。プラットフォームは、アクティブ状態に戻ると、保存されたコンテキストを読み出して、非アクティブ状態に移行する前の元の状態にプラットフォームを復元する。本発明の一実施形態によると、プラットフォームは、プラットフォームの動作条件に基づいて、不揮発性メモリにコンテキストを格納する前に、保存するコンテキストを圧縮するか否かを判断する。これによって、プラットフォームは、プラットフォームのレジューム時間を高速化することができる最適な方法を選択することができるようになる。
プラットフォームとは、これらに限定されないが、デスクトップコンピュータ、ラップトップコンピュータ、ネットブック、タブレットコンピュータ、ノートブックコンピュータ、携帯情報端末(PDA)、サーバ、ワークステーション、セルラー式電話、モバイルコンピューティングデバイス、インターネットアプライアンス、または、任意のその他の種類のコンピューティングデバイスを含む。プラットフォームのコンテキストとは、これらに限定されないが、キャッシュメモリ状態情報、プロセッサ状態情報、メモリ状態情報、レジスタファイル状態情報、デバイス状態情報、および、プラットフォームの非アクティブ状態からレジュームした後に復元する必要がある任意のその他の情報を含む。
図1は、本発明の一実施形態に係るプラットフォームの電力状態を説明するための概略図100である。本発明の一実施形態によると、プラットフォームは、プラットフォームのさまざまな利用シナリオに対応するべく、複数の異なる電力消費レベルが定義されている。プラットフォームは、プラットフォームのコンポーネントが全て、完全に動作可能な状態であるアクティブ状態100が定義されている。本発明の一実施形態によると、アクティブ状態100は、電力を節約する必要が全くない利用シナリオを意味する。
例えば、プラットフォームが電池から電力供給を受けている場合、プラットフォームは、アクティブ状態100から低電力状態120へと移行することによって電力消費レベルを低くすることができる。本発明の一実施形態によると、低電力状態120では、プラットフォームの1以上のコンポーネントがディセーブルされて、プラットフォームの消費電力を低減している。本発明の別の実施形態によると、プラットフォームの1以上のコンポーネントは、低電力要件で動作している。例えば、本発明の一実施形態によると、プラットフォームのプロセッサは、低電力状態120において、アクティブ状態110の場合よりも遅いクロック周波数で動作している。これによって、プラットフォームの消費電力が低減され得る。
本発明の一実施形態によると、プラットフォームは、アクティブ状態110から非アクティブ状態130へ移行する。非アクティブ状態110とは、これらに限定されないが、スリープ状態、スタンドバイ状態、ハイバーネート状態等を含む。本発明の一実施形態によると、非アクティブ状態130は、プラットフォームの所望のモードを示す複数の状態が定義されている。例えば、本発明の一実施形態によると、プラットフォームは、アドバンスド・コンフィグレーション・アンド・パワー・インターフェース(ACPI)仕様(ACPI仕様、「アドバンスド・コンフィグレーション・アンド・パワー・インターフェース仕様」、改訂版4.0a、2010年4月5日公開)に準拠している。本発明の一実施形態において、プラットフォームがACPI仕様に準拠している場合、非アクティブ状態110は、システム1−4(S1−S4)のスリープ状態を意味する。
本発明の一実施形態によると、非アクティブ状態130がプラットフォームのコンテキストの保存を要求する場合、プラットフォームは、プラットフォームのコンテキストをハイバネーションファイルに保存する。本発明の一実施形態によると、プラットフォームは、ハイバネーションファイルを不揮発性メモリに格納して、プラットフォームのレジューム時間を低減する最適な方法を選択するロジックを備える。プラットフォームは、プラットフォームの動作条件に基づいて、ハイバネーションファイルを圧縮および復元するための第1のオーバーヘッド時間を決定する。プラットフォームは、不揮発性メモリに対してハイバネーションファイルを読み書きするための第2のオーバーヘッド時間を決定する。プラットフォームは、第1のオーバーヘッド時間を第2のオーバーヘッド時間と比較して、ハイバネーションファイルを不揮発性メモリに書き込む前に圧縮すべきか否かを判断する。
第1のオーバーヘッド時間が第2のオーバーヘッド時間よりも長い場合、つまり、不揮発性メモリに対してハイバネーションファイルを読み書きする方が早い場合、プラットフォームはハイバネーションファイルに圧縮を実行せず、ハイバネーションファイルを不揮発性メモリに複製または格納する。第2のオーバーヘッド時間が第1のオーバーヘッド時間よりも長い場合、つまり、不揮発性メモリに対してハイバネーションファイルを読み書きする方が遅い場合、プラットフォームはハイバネーションファイルのサイズを小さくするべく圧縮処理を実行して、圧縮されたハイバネーションファイルを不揮発性メモリに複製または格納する。
本発明の一実施形態によると、プラットフォームのロジックは、非アクティブ状態130に移行するよう求める要求を受信すると常に、プラットフォームで実行されるファームウェアとして実装される。本発明の別の実施形態によると、プラットフォームのロジックは、ベーシックI/Oシステム(BIOS)ファームウェアとして実装される。当業者であれば、プラットフォームのロジックは本発明の実施に影響を与えることなくプラットフォームの任意のコンポーネントに設け得ることに容易に想到するであろう。
プラットフォームの電力状態の概略図100は本発明を限定することを意図してはおらず、本発明の実施に影響を与えることなく、プラットフォームの電力状態を増減することができる。
図2は、本発明の一実施形態に係るデータアクセスレートを示す表である。図2は、プラットフォームの動作条件を変化させて圧縮および復元した同一データペイロードの一例を示す図である。当該ペイロードは、本発明の一実施形態において、ハイバネーションファイルを表す。
例えば、本発明の一実施形態において、プラットフォームのオペレーティングシステムがアイドルモードである場合、つまり、プラットフォームのリソースを利用しているアプリケーションが非常に少数かまたは全く無い場合、プラットフォームが3072メガバイト(MB)のデータペイロードを圧縮するためには8.883秒必要である。圧縮されたデータペイロードは、プラットフォームの動作条件が同じである場合、3.382秒で復元され得る。図2はさらに、プラットフォームのオペレーティングシステムの負荷が軽い場合、中程度である場合、重い場合に必要な圧縮時間および復元時間をそれぞれ図示している。
同じ3072MBのデータペイロードをダイナミックランダムアクセスメモリ(DRAM)をベースとするソリッドステートドライブ等の不揮発性メモリに対して読み書きするために必要な時間は、9.332秒である。プラットフォームのオペレーティングシステムの負荷が軽い、中程度、および、重い場合に、不揮発性メモリに対するペイロードの書き込み時間は、ペイロードを圧縮するために必要な圧縮時間よりも高速である。これらのプラットフォームの動作条件では、プラットフォームの性能は、ペイロードの圧縮を実行することなくペイロードを直接不揮発性メモリに書き込むことによって、改善され得る。
プラットフォームのオペレーティングシステムの負荷が重い場合には、不揮発性メモリからのペイロードの読み出し時間は、ペイロードを復元するために必要な復元時間よりも高速である。このプラットフォームの動作条件では、プラットフォームの性能は、ペイロードの復元を実行することなくペイロードを不揮発性メモリから直接読み出すことによって、改善され得る。
本発明の一実施形態によると、プラットフォームは、現在の動作条件での圧縮時間および復元時間と、不揮発性メモリの書込データレートおよび読出データレートとを比較することによって、ハイバネーションファイルを不揮発性メモリに書き込む前に圧縮すべきか否かを判断する。本発明の別の実施形態では、プラットフォームは、現在の動作条件での圧縮時間と不揮発性メモリの書込データレートとを比較することによって、ハイバネーションファイルを不揮発性メモリに書き込む前に圧縮すべきか否かを判断する。本発明のさらに別の実施形態では、プラットフォームは、現在の動作条件での復元時間と不揮発性メモリの読出データレートとを比較することによって、ハイバネーションファイルを不揮発性メモリに書き込む前に圧縮すべきか否かを判断する。
当業者であれば、本発明の実施に影響を与えることなく、不揮発性メモリに書き込む前にハイバネーションファイルを圧縮すべきか否かを判断する方法として他の方法も利用可能であることに想到するであろう。図2は、比較対象として時間測定結果を用いたが、これに限定されることを意味するものではない。本発明の別の実施形態では、比較対象の測定値としてI/Oスループット(MB/s)を利用する。当業者であれば、不揮発性メモリに書き込む前にハイバネーションファイルを圧縮すべきか否かを判断する方法としてプラットフォームの他のパラメータも利用できることに想到するであろう。これらの他のパラメータは、本発明の実施に影響を与えることなく利用することが可能であり、本明細書では説明を省略する。
図3は、本発明の一実施形態に係るアルゴリズムを説明するためのフローチャート300である。ステップ305において、フロー300は、非アクティブ状態移行要求を受信したか否かを確認する。受信していない場合、フロー300はステップ305に戻る。本発明の一実施形態において、プラットフォームがACPI仕様に準拠している場合、ステップ305はスリープイネーブル(SLP_EN)ビットがアサートされているか否かを確認する。SLP_ENビットは、プラットフォームがS1からS4のスリープ状態のうちいずれか1つに移行するように要求されていることを示す。
受信している場合、フロー300はステップ310に進み、所望の非アクティブ状態ではプラットフォームのコンテキストの保存を必要としているか否かを確認する。本発明の一実施形態によると、プラットフォームがACPI仕様に準拠している場合、ステップ310は、スリープタイプx(SLP_TYPx)ビットの設定内容を確認する。SLP_TYPxビットは、所望の種類のスリープ状態、つまり、プラットフォームのS1スリープ状態か、S2スリープ状態か、S3スリープ状態か、または、S4スリープ状態かを示す。本発明の一実施形態によると、所望の非アクティブ状態がS3スリープ状態またはS4スリープ状態と設定されている場合、プラットフォームのコンテキストの保存が要求される。当業者であれば、本発明の一実施形態において、プラットフォームの他のシステム状態でもプラットフォームのコンテキストの保存を必要とし、こういった他のシステム状態はステップ310において確認し得ることに容易に想到するであろう。
ステップ310において所望の非アクティブ状態がプラットフォームのコンテキストの保存を必要としないと判断される場合、フロー300はステップ305に戻る。ステップ310において所望の非アクティブ状態がプラットフォームのコンテキストの保存を必要とすると判断される場合、フロー300はステップ320に進む。ステップ320において、フロー320は、非アクティブ状態の要件に基づき、要求されたプラットフォームのコンテキストを保存する。例えば、本発明の一実施形態によると、プラットフォームがACPI仕様に準拠しており、所望のスリープ状態がS4スリープ状態に設定されている場合、当業者であれば、ACPI仕様に基づき、保存する必要があるプラットフォームの情報が何であるかを容易に理解するであろう。本発明の一実施形態において、プラットフォームのオペレーティングシステムの要求に応じて、要求されたコンテキストをハイバネーションファイルまたは任意のその他の適切なフォーマットに保存する。
ステップ330において、フロー300は、保存されたコンテキストを圧縮および復元するために必要な第1のオーバーヘッドを決定する。本発明の一実施形態によると、ステップ330は、ハイバネーションファイルを圧縮および復元するために必要な第1のオーバーヘッドを決定する。ステップ340において、フロー300は、不揮発性メモリまたはストレージデバイスに対して、保存されたコンテキストを読み書きするために必要な第2のオーバーヘッドを決定する。
第1および第2のオーバーヘッドは、これらに限定されないが、時間、毎秒メガバイトを単位とするI/Oスループット、および、任意のその他の適切な単位等の単位で測定される。本発明の一実施形態によると、ステップ330およびステップ340は、保存されたコンテキストの圧縮および書込のオーバーヘッドのみを測定する。本発明の別の実施形態によると、ステップ330および340は、保存されたコンテキストの復元および読出のオーバーヘッドのみを測定する。本発明のさらに別の実施形態によると、ステップ340は、不揮発性メモリを初期化する場合に、プラットフォームのブートアップ時に1回のみ実行される。
ステップ350において、フロー300は、第1のオーバーヘッドが第2のオーバーヘッドよりも長いか否かを確認する。第1のオーバーヘッドの方が長い場合、つまり、保存したコンテキストを不揮発性メモリに対して読み書きする方が早い場合、フロー300はステップ360に進み、保存したコンテキストを不揮発性メモリに格納して、フロー300は終了する。第1のオーバーヘッドの方が短い場合、つまり、保存したコンテキストを不揮発性メモリに対して読み書きする方が遅い場合、フロー300はステップ370に進む。ステップ370において、フロー300は、保存されたコンテキストを圧縮して、圧縮したコンテキストを不揮発性メモリに格納して、フロー300は終了する。
図4は、本発明の一実施形態に係るシステムを示す図である。システム400とは、これらに限定されないが、デスクトップコンピュータ、ラップトップコンピュータ、ネットブック、ノートブックコンピュータ、携帯情報端末(PDA)、サーバ、ワークステーション、セルラー式電話、モバイルコンピューティングデバイス、インターネットアプライアンス、または、任意のその他の種類のコンピューティングデバイスを含む。別の実施形態では、本明細書で開示している方法を実装するシステム400は、システムオンチップ(SOC)システムであってよい。
プロセッサ410は、システム400の命令を実行するプロセッシングコア412を備える。プロセッシングコア412とは、これらに限定されないが、命令をフェッチするプリフェッチロジック、命令を復号する復号ロジック、命令を実行する実行ロジック等を含む。プロセッサ410は、システム400のデータおよび/または命令をキャッシュするキャッシュメモリ416を有する。本発明の別の実施形態によると、キャッシュメモリ416とは、これらに限定されないが、レベル1、レベル2およびレベル3のキャッシュメモリまたはプロセッサ410内のキャッシュメモリの任意のその他の構成を含む。
メモリコントロールハブ(MCH)414は、揮発性メモリ432および/または不揮発性メモリ434を含むメモリ430との間でアクセスおよび通信をプロセッサ410が実行できるようにする機能を持つ。揮発性メモリ432とは、これらに限定されないが、シンクロナスダイナミックランダムアクセスメモリ(SDRAM)、ダイナミックランダムアクセスメモリ(DRAM)、RAMBUSダイナミックランダムアクセスメモリ(RDRAM)、および/または、任意のその他の種類のランダムアクセスメモリデバイスを含む。不揮発性メモリ434とは、これらに限定されないが、NANDフラッシュメモリ、NORフラッシュメモリ、相変化メモリ(PCM)、リードオンリーメモリ(ROM)、電気的消去可能プログラム可能リードオンリーメモリ(EEPROM)、または、任意のその他の種類の不揮発性メモリデバイスを含む。
メモリ430は、情報およびプロセッサ410が実行すべき命令を格納している。メモリ430はさらに、一時的な変数またはその他の中間情報を、プロセッサ410が命令を実行している間、格納するとしてよい。チップセット420は、ポイント・ツー・ポイント(PtP)インターフェース417および422を介して、プロセッサ410と接続されている。チップセット420によって、プロセッサ410はシステム400内の他のモジュールと接続可能になる。本発明の一実施形態によると、インターフェース417および422は、Intel(登録商標)社のQuickPathインターコネクト(QPI)等のPtP通信プロトコルに応じて動作する。チップセット420は、これらに限定されないが、液晶ディスプレイ(LCD)、陰極線管(CRT)ディスプレイ、または、任意のその他の形態の視覚表示デバイスを含む表示デバイス440に、インターフェース424を介して接続されている。
また、チップセット420は、インターフェース426を介して、1以上のバス450および460に接続され、バス450および460は、さまざまなモジュール474、480、482、484および486を相互接続している。バス450および460は、バス速度または通信プロトコルが不一致の場合、バスブリッジ472を介して相互接続されるとしてよい。チップセット420は、これらに限定されないが、不揮発性メモリ480、大容量格納デバイス482、キーボード/マウス484、および、ネットワークインターフェース486に結合されている。不揮発性メモリ480とは、これらに限定されないが、NANDフラッシュソリッドステートドライブ(SSD)、NORフラッシュSSD、ダイナミックランダムアクセスメモリ(DRAM)ベースのSSD、相変化メモリ(PCM)SSD等を含む。
大容量格納デバイス482とは、これらに限定されないが、ソリッドステートドライブ、ハードディスクドライブ、ユニバーサルシリアルバスフラッシュメモリドライブ、または、任意のその他の形態のコンピュータデータ格納媒体を含む。ネットワークインターフェース486は、これらに限定されないが、イーサネット(登録商標)インターフェース、ユニバーサルシリアルバス(USB)インターフェース、ペリフェラルコンポーネントインターコネクト(PCI)エクスプレスインターフェース、無線インターフェースおよび/または任意のその他の適切な種類のインターフェースを含む任意の種類の公知のネットワークインターフェース規格を用いて実現される。無線インターフェースは、これらに限定されないが、IEEE802.11規格および関連する規格、HomePlug AV(HPAV)、超広帯域(UWB)、Bluetooth(登録商標)、WiMAX、または、任意の形態の無線通信プロトコルに応じて動作する。
図4に示すモジュールはシステム400内の複数の別箇のブロックとして図示しているが、これらのブロックの一部が実行する機能は、一の半導体回路内に集積化されるとしてもよいし、または、2以上の別箇の集積回路を用いて実現するとしてもよい。例えば、キャッシュメモリ416がプロセッサ410内の一の独立したブロックとして図示されているが、キャッシュメモリ416をプロセッサコア412内に組み込むことも可能である。システム400は、本発明の別の実施形態では、複数のプロセッサ/プロッセッシングコアを備えるとしてよい。本発明の一実施形態によると、システム400の保存されたコンテキストまたは圧縮されたコンテキストは、不揮発性メモリ434、大容量格納デバイス482、および、不揮発性メモリ480に格納することができる。
開示した主題の実施形態例を説明しているが、当業者であれば、開示した主題を実現する方法として上記以外にも多くの方法が利用され得ることに容易に想到するであろう。前述の説明では、開示した主題のさまざまな側面を説明した。説明のために、具体的な数、システムおよび構成を記載して主題を深く理解していただけるようにした。しかし、本開示を参照すれば、記載した具体的且つ詳細な内容を利用しなくても主題を実施し得ることは当業者には明らかである。また、公知の特徴、コンポーネントまたはモジュールは、開示した主題をあいまいにしないよう、省略、簡略化、統合または分割した。
「〜ように動作可能」という表現は、本明細書で用いられる場合、デバイス、システム、プロトコル等が、電力供給がオフの状態である時には、所望の機能を実行するように動作することが可能な状態であるか、または、そのように動作するように調整されていることを意味する。開示した主題のさまざまな実施形態は、ハードウェア、ファームウェア、ソフトウェアまたはこれらの組み合わせで実現するとしてよい。開示した主題のさまざまな実施形態はまた、マシンがアクセスすると当該マシンがタスクを実行し、抽象データ型または低レベルハードウェアコンテキストを定義するか、結果を生成する命令、関数、プロシージャ、データ構造、ロジック、アプリケーションプログラム、設計表現またはシミュレーションフォーマット、エミュレーション、および、設計の製造等のプログラムコードを参照しつつ、または、これらと組み合わせて、説明しているとしてよい。
図示した技術は、汎用コンピュータまたはコンピューティングデバイス等の1以上のコンピューティングデバイスで格納および実行されるコードおよびデータを用いて実現することができる。このようなコンピューティングデバイスは、機械可読格納媒体(例えば、磁気ディスク、光ディスク、ランダムアクセスメモリ、リードオンリーメモリ、フラッシュメモリデバイス、相変化メモリ)、および、機械可読通信媒体(例えば、電気信号、光信号、音信号またはその他の形態の伝搬信号、例えば、搬送波、赤外信号、デジタル信号等)等の機械可読媒体を用いて、コードおよびデータの格納および通信(内部で、そして、ネットワークを介して他のコンピューティングデバイスとの間で)を実行する。
実施形態例を参照しつつ開示した主題を説明したが、本明細書は限定的な意味で解釈されるべきではない。開示した主題が関連する技術分野の当業者には明らかであるが、実施形態例のさまざまな変形例は、主題の他の実施形態と同様に、開示した主題の範囲内に含まれるものとする。
[項目1]
プラットフォームのコンテキストをハイバネーションファイルに保存する段階と、
前記プラットフォームの動作条件に基づいて、前記ハイバネーションファイルを圧縮および復元するための第1のオーバーヘッド時間を決定する段階と、
前記ハイバネーションファイルを不揮発性メモリに対して読み書きするための第2のオーバーヘッド時間を決定する段階と、
前記第1のオーバーヘッド時間が前記第2のオーバーヘッド時間よりも長いと判断することに応じて、前記ハイバネーションファイルを前記不揮発性メモリに書き込む段階とを備える方法。
[項目2]
前記プラットフォームを非アクティブ状態に切り替えるよう求める指示を受信する段階と、
前記非アクティブ状態が前記プラットフォームのコンテキストの保存を要求しているか否かを判断する段階と、をさらに備え、
前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する段階は、
前記非アクティブ状態が前記プラットフォームの前記コンテキストの保存を要求していると判断することに応じて、前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する段階を有する項目1に記載の方法。
[項目3]
前記第2のオーバーヘッド時間が前記第1のオーバーヘッド時間より長いと判断することに応じて、前記ハイバネーションファイルを圧縮して、圧縮した前記ハイバネーションファイルを前記不揮発性メモリに書き込む段階をさらに備える項目1または2に記載の方法。
[項目4]
前記プラットフォームの前記コンテキストは、キャッシュメモリ状態情報、プロセッサ状態情報、メモリ状態情報、レジスタファイル状態情報、および、デバイス状態情報のうち1以上を含む項目1から3のいずれか一項に記載の方法。
[項目5]
前記プラットフォームは、アドバンスド・コンフィグレーション・アンド・パワー・インターフェース(ACPI)仕様に準拠している項目2から4のいずれか一項に記載の方法。
[項目6]
前記非アクティブ状態は、システム3(S3)スリープ状態またはS4スリープ状態である項目5に記載の方法。
[項目7]
前記不揮発性メモリは、NANDフラッシュソリッドステートドライブ(SSD)、NORフラッシュSSD、ダイナミックランダムアクセスメモリ(DRAM)ベースSSD、相変化メモリ(PCM)SSDのうち1つを含む項目1から6のいずれか一項に記載の方法。
[項目8]
1以上のキャッシュメモリを有するプロセッサと、
前記プロセッサに結合されているメインメモリと、
前記プロセッサに結合されている不揮発性メモリと、
ロジックとを備える装置であって、
前記ロジックは、
前記装置のシステムコンテキストの保存を求める状態移行要求を受信し、
前記装置の前記システムコンテキストを保存し、
保存された前記システムコンテキストを圧縮および復元する場合について決定された第1の入出力(I/O)スループットと、前記保存されたシステムコンテキストを前記不揮発性メモリに対して読み書きする場合について決定された第2のI/Oスループットとを比較する装置。
[項目9]
前記ロジックはさらに、前記第1のI/Oスループットが前記第2のI/Oスループットよりも高いという比較の結果に応じて、前記保存されたシステムコンテキストを前記不揮発性メモリに格納する項目8に記載の装置。
[項目10]
前記ロジックはさらに、前記第2のI/Oスループットが前記第1のI/Oスループットよりも長いという比較の結果に応じて、前記保存されたシステムコンテキストを圧縮して、圧縮された前記システムコンテキストを前記不揮発性メモリに格納する項目8または9に記載の装置。
[項目11]
前記ロジックが前記状態移行要求を受信することは、
スリープイネーブル(SLP_EN)ビットがアクティブ化されていると判断することと、
前記装置の前記システムコンテキストの保存を要求するスリープ状態を示すようにスリープタイプ(SLP_TYPx)ビットが設定されていると判断することとを含む項目8から10のうちいずれか一項に記載の装置。
[項目12]
前記装置の前記システムコンテキストは、前記1以上のキャッシュメモリのそれぞれの状態情報、前記プロセッサの状態情報、前記メインメモリの状態情報、および、前記装置に結合されている1以上のデバイスの状態情報のうち1以上を含む項目8から11のうちいずれか一項に記載の装置。
[項目13]
前記装置は、アドバンスド・コンフィグレーション・アンド・パワー・インターフェース(ACPI)仕様に準拠している項目8から12のいずれか一項に記載の装置。
[項目14]
前記不揮発性メモリは、NANDフラッシュソリッドステートドライブ(SSD)、NORフラッシュSSD、ダイナミックランダムアクセスメモリ(DRAM)ベースSSD、相変化メモリ(PCM)SSDのうち1つを含む項目8から13のうちいずれか一項に記載の装置。
[項目15]
プラットフォームに、
前記プラットフォームのコンテキストをハイバネーションファイルに保存する手順と、
前記プラットフォームの動作条件に基づいて、前記ハイバネーションファイルを圧縮および復元するための第1のオーバーヘッド時間を決定する手順と、
前記ハイバネーションファイルを不揮発性メモリに対して読み書きするための第2のオーバーヘッド時間を決定する手順と、
前記第1のオーバーヘッド時間が前記第2のオーバーヘッド時間よりも長いと判断することに応じて、前記ハイバネーションファイルを前記不揮発性メモリに書き込む手順とを実行させるプログラム。
[項目16]
前記プラットフォームにさらに、
前記プラットフォームを非アクティブ状態に切り替えるよう求める指示を受信する手順と、
前記非アクティブ状態が前記プラットフォームのコンテキストの保存を要求しているか否かを判断する手順と、を実行させ、
前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する手順は、
前記非アクティブ状態が前記プラットフォームの前記コンテキストの保存を要求していると判断することに応じて、前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する手順を有する項目15に記載のプログラム。
[項目17]
前記プラットフォームにさらに、前記第2のオーバーヘッド時間が前記第1のオーバーヘッド時間より長いと判断することに応じて、前記ハイバネーションファイルを圧縮して、圧縮した前記ハイバネーションファイルを前記不揮発性メモリに書き込む手順を実行させる項目15または16に記載のプログラム。
[項目18]
前記プラットフォームの前記コンテキストは、キャッシュメモリ状態情報、プロセッサ状態情報、メモリ状態情報、レジスタファイル状態情報、および、デバイス状態情報のうち1以上を含む項目15から17のいずれか一項に記載のプログラム。
[項目19]
前記プラットフォームは、アドバンスド・コンフィグレーション・アンド・パワー・インターフェース(ACPI)仕様に準拠している項目16から18のいずれか一項に記載のプログラム。
[項目20]
前記非アクティブ状態は、システム3(S3)スリープ状態またはS4スリープ状態である項目19に記載のプログラム。
[項目21]
前記不揮発性メモリは、NANDフラッシュソリッドステートドライブ(SSD)、NORフラッシュSSD、ダイナミックランダムアクセスメモリ(DRAM)ベースSSD、相変化メモリ(PCM)SSDのうち1つを含む項目15から20のいずれか一項に記載のプログラム。

Claims (26)

  1. プラットフォームのコンテキストをハイバネーションファイルに保存する段階と、
    前記プラットフォームの動作条件に基づいて、前記ハイバネーションファイルを圧縮および復元するための第1のオーバーヘッド時間を決定する段階と、
    前記ハイバネーションファイルを不揮発性メモリに対して読み書きするための第2のオーバーヘッド時間を決定する段階と、
    前記第1のオーバーヘッド時間が前記第2のオーバーヘッド時間よりも長いと判断することに応じて、前記ハイバネーションファイルを前記不揮発性メモリに書き込む段階と
    を備える方法。
  2. 前記プラットフォームを非アクティブ状態に切り替えるよう求める指示を受信する段階と、
    前記非アクティブ状態が前記プラットフォームのコンテキストの保存を要求しているか否かを判断する段階と、
    をさらに備え、
    前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する段階は、
    前記非アクティブ状態が前記プラットフォームの前記コンテキストの保存を要求していると判断することに応じて、前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する段階を有する請求項1に記載の方法。
  3. 前記プラットフォームの動作条件に基づいて、前記第1のオーバーヘッド時間を決定する段階は、前記ハイバネーションファイルが圧縮される時点の前記プラットフォームの動作条件に基づいて、前記第1のオーバーヘッド時間を決定する段階を含む請求項1または2に記載の方法。
  4. 前記プラットフォームの前記コンテキストは、キャッシュメモリ状態情報、プロセッサ状態情報、メモリ状態情報、レジスタファイル状態情報、および、デバイス状態情報のうち1以上を含む請求項1から3のいずれか一項に記載の方法。
  5. 前記プラットフォームは、アドバンスド・コンフィグレーション・アンド・パワー・インターフェース(ACPI)仕様に準拠している請求項2に記載の方法。
  6. 前記非アクティブ状態は、システム3(S3)スリープ状態またはS4スリープ状態である請求項5に記載の方法。
  7. 前記不揮発性メモリは、NANDフラッシュソリッドステートドライブ(SSD)、NORフラッシュSSD、ダイナミックランダムアクセスメモリ(DRAM)ベースSSD、相変化メモリ(PCM)SSDのうち1つを含む
    請求項1から6のいずれか一項に記載の方法。
  8. 1以上のキャッシュメモリを有するプロセッサと、
    前記プロセッサに結合されているメインメモリと、
    前記プロセッサに結合されている不揮発性メモリと、
    ロジックと
    を備える装置であって、
    前記ロジックは、
    前記装置のシステムコンテキストの保存を求める状態移行要求を受信し、
    前記装置の前記システムコンテキストを保存し、
    保存された前記システムコンテキストを圧縮および復元する場合について決定された第1の入出力(I/O)スループットと、前記保存されたシステムコンテキストを前記不揮発性メモリに対して読み書きする場合について決定された第2のI/Oスループットとを比較し、
    決定された前記第1のI/Oスループットが決定された前記第2のI/Oスループットよりも高いという比較の結果に応じて、前記保存されたシステムコンテキストを前記不揮発性メモリに格納する装置。
  9. 前記ロジックはさらに、決定された前記第2のI/Oスループットが決定された前記第1のI/Oスループットよりも高いという比較の結果に応じて、前記保存されたシステムコンテキストを圧縮して、圧縮された前記システムコンテキストを前記不揮発性メモリに格納する請求項8に記載の装置。
  10. 前記ロジックが前記状態移行要求を受信することは、
    スリープイネーブル(SLP_EN)ビットがアクティブ化されていると判断することと、
    前記装置の前記システムコンテキストの保存を要求するスリープ状態を示すようにスリープタイプ(SLP_TYPx)ビットが設定されていると判断することと
    を含む請求項8または9に記載の装置。
  11. 前記装置の前記システムコンテキストは、前記1以上のキャッシュメモリのそれぞれの状態情報、前記プロセッサの状態情報、前記メインメモリの状態情報、および、前記装置に結合されている1以上のデバイスの状態情報のうち1以上を含む請求項8から10のうちいずれか一項に記載の装置。
  12. 前記保存されたシステムコンテキストを圧縮および復元する場合について決定された第1の入出力(I/O)スループットは、前記保存されたシステムコンテキストが圧縮される時点の前記装置の動作条件に基づいて決定される請求項8から11のいずれか一項に記載の装置。
  13. 前記不揮発性メモリは、NANDフラッシュソリッドステートドライブ(SSD)、NORフラッシュSSD、ダイナミックランダムアクセスメモリ(DRAM)ベースSSD、相変化メモリ(PCM)SSDのうち1つを含む請求項8から12のうちいずれか一項に記載の装置。
  14. プラットフォームに、
    前記プラットフォームのコンテキストをハイバネーションファイルに保存する手順と、
    前記プラットフォームの動作条件に基づいて、前記ハイバネーションファイルを圧縮および復元するための第1のオーバーヘッド時間を決定する手順と、
    前記ハイバネーションファイルを不揮発性メモリに対して読み書きするための第2のオーバーヘッド時間を決定する手順と、
    前記第1のオーバーヘッド時間が前記第2のオーバーヘッド時間よりも長いと判断することに応じて、前記ハイバネーションファイルを前記不揮発性メモリに書き込む手順と
    を実行させるプログラム。
  15. 前記プラットフォームにさらに、
    前記プラットフォームを非アクティブ状態に切り替えるよう求める指示を受信する手順と、
    前記非アクティブ状態が前記プラットフォームのコンテキストの保存を要求しているか否かを判断する手順と、
    を実行させ、
    前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する手順は、
    前記非アクティブ状態が前記プラットフォームの前記コンテキストの保存を要求していると判断することに応じて、前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する手順を有する
    請求項14に記載のプログラム。
  16. 前記プラットフォームにさらに、前記第2のオーバーヘッド時間が前記第1のオーバーヘッド時間より長いと判断することに応じて、前記ハイバネーションファイルを圧縮して、圧縮した前記ハイバネーションファイルを前記不揮発性メモリに書き込む手順を実行させる請求項14または15に記載のプログラム。
  17. 前記プラットフォームの前記コンテキストは、キャッシュメモリ状態情報、プロセッサ状態情報、メモリ状態情報、レジスタファイル状態情報、および、デバイス状態情報のうち1以上を含む請求項14から16のいずれか一項に記載のプログラム。
  18. 前記プラットフォームは、アドバンスド・コンフィグレーション・アンド・パワー・インターフェース(ACPI)仕様に準拠している請求項15に記載のプログラム。
  19. 前記非アクティブ状態は、システム3(S3)スリープ状態またはS4スリープ状態である請求項18に記載のプログラム。
  20. 前記プラットフォームの動作条件に基づいて、前記第1のオーバーヘッド時間を決定する手順は、前記ハイバネーションファイルが圧縮される時点の前記プラットフォームの動作条件に基づいて、前記第1のオーバーヘッド時間を決定する手順を含む請求項14から19のいずれか一項に記載のプログラム。
  21. プラットフォームのコンテキストをハイバネーションファイルに保存する段階と、
    前記プラットフォームの動作条件に基づいて、前記ハイバネーションファイルを圧縮するための第1のオーバーヘッド時間を決定する段階と、
    前記ハイバネーションファイルを不揮発性メモリに対して書き込みするための第2のオーバーヘッド時間を決定する段階と、
    前記第1のオーバーヘッド時間が前記第2のオーバーヘッド時間よりも長いと判断することに応じて、前記ハイバネーションファイルを前記不揮発性メモリに書き込む段階と
    を備える方法。
  22. 前記プラットフォームを非アクティブ状態に切り替えるよう求める指示を受信する段階と、
    前記非アクティブ状態が前記プラットフォームのコンテキストの保存を要求しているか否かを判断する段階と、
    をさらに備え、
    前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する段階は、
    前記非アクティブ状態が前記プラットフォームの前記コンテキストの保存を要求していると判断することに応じて、前記プラットフォームの前記コンテキストを前記ハイバネーションファイルに保存する段階を有する請求項21に記載の方法。
  23. 1以上のキャッシュメモリを有するプロセッサと、
    前記プロセッサに結合されているメインメモリと、
    前記プロセッサに結合されている不揮発性メモリと、
    ロジックと
    を備える装置であって、
    前記ロジックは、
    前記装置のシステムコンテキストの保存を求める状態移行要求を受信し、
    前記装置の前記システムコンテキストを保存し、
    保存された前記システムコンテキストを圧縮する場合について決定された第1の入出力(I/O)スループットと、前記保存されたシステムコンテキストを前記不揮発性メモリに対して書き込みする場合について決定された第2のI/Oスループットとを比較し、
    決定された前記第1のI/Oスループットが決定された前記第2のI/Oスループットよりも高いという比較の結果に応じて、前記保存されたシステムコンテキストを前記不揮発性メモリに格納する装置。
  24. 前記ロジックはさらに、決定された前記第2のI/Oスループットが決定された前記第1のI/Oスループットよりも高いという比較の結果に応じて、前記保存されたシステムコンテキストを圧縮して、圧縮された前記システムコンテキストを前記不揮発性メモリに格納する請求項23に記載の装置。
  25. プラットフォームに、
    前記プラットフォームのコンテキストをハイバネーションファイルに保存する手順と、
    前記プラットフォームの動作条件に基づいて、前記ハイバネーションファイルを圧縮するための第1のオーバーヘッド時間を決定する手順と、
    前記ハイバネーションファイルを不揮発性メモリに対して書き込みするための第2のオーバーヘッド時間を決定する手順と、
    前記第1のオーバーヘッド時間が前記第2のオーバーヘッド時間よりも長いと判断することに応じて、前記ハイバネーションファイルを前記不揮発性メモリに書き込む手順と
    を実行させるプログラム。
  26. 前記プラットフォームの前記コンテキストは、キャッシュメモリ状態情報、プロセッサ状態情報、メモリ状態情報、レジスタファイル状態情報、および、デバイス状態情報のうち1以上を含む請求項25に記載のプログラム。
JP2013542027A 2010-12-22 2011-11-16 プラットフォームのレジューム時間を改善する方法および装置 Expired - Fee Related JP5705996B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/976,514 US8370667B2 (en) 2010-12-22 2010-12-22 System context saving based on compression/decompression time
US12/976,514 2010-12-22
PCT/US2011/061049 WO2012087457A1 (en) 2010-12-22 2011-11-16 Method and apparatus for improving the resume time of a platform

Publications (2)

Publication Number Publication Date
JP2013546087A JP2013546087A (ja) 2013-12-26
JP5705996B2 true JP5705996B2 (ja) 2015-04-22

Family

ID=46314329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013542027A Expired - Fee Related JP5705996B2 (ja) 2010-12-22 2011-11-16 プラットフォームのレジューム時間を改善する方法および装置

Country Status (7)

Country Link
US (1) US8370667B2 (ja)
EP (1) EP2656201A4 (ja)
JP (1) JP5705996B2 (ja)
KR (1) KR101524961B1 (ja)
CN (1) CN103270488B (ja)
TW (1) TWI497289B (ja)
WO (1) WO2012087457A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8370667B2 (en) 2010-12-22 2013-02-05 Intel Corporation System context saving based on compression/decompression time
US8954017B2 (en) * 2011-08-17 2015-02-10 Broadcom Corporation Clock signal multiplication to reduce noise coupled onto a transmission communication signal of a communications device
CN103838721B (zh) * 2012-11-20 2017-06-27 联想(北京)有限公司 一种信息处理方法及电子设备
KR20150074637A (ko) * 2013-12-24 2015-07-02 삼성전자주식회사 단말 장치 및 그 제어 방법
US9934047B2 (en) 2014-03-20 2018-04-03 Intel Corporation Techniques for switching between operating systems
US10572269B2 (en) 2014-04-29 2020-02-25 Hewlett-Packard Development Company, L.P. Resuming a system using state information
US9632924B2 (en) * 2015-03-02 2017-04-25 Microsoft Technology Licensing, Llc Using memory compression to reduce memory commit charge
WO2016167789A1 (en) * 2015-04-17 2016-10-20 Hewlett Packard Enterprise Development Lp Storing state machine information in a non-volatile memory
US10936045B2 (en) * 2016-09-26 2021-03-02 Hewlett-Packard Development Company, L.P. Update memory management information to boot an electronic device from a reduced power mode
US10394304B2 (en) * 2016-12-07 2019-08-27 Microsoft Technology Licensing, Llc Optimized power transitions based on user or platform conditions
US11243782B2 (en) 2016-12-14 2022-02-08 Microsoft Technology Licensing, Llc Kernel soft reset using non-volatile RAM
KR102528258B1 (ko) * 2018-04-30 2023-05-04 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200034499A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 메모리 장치와 통신하는 데이터 처리 장치 및 방법
US10956158B2 (en) 2019-05-10 2021-03-23 International Business Machines Corporation System and handling of register data in processors
US10817190B1 (en) 2019-07-15 2020-10-27 Amazon Technologies, Inc. System and method for managing memory compression security
US11113188B2 (en) 2019-08-21 2021-09-07 Microsoft Technology Licensing, Llc Data preservation using memory aperture flush order
KR102195239B1 (ko) * 2019-11-29 2020-12-24 숭실대학교산학협력단 대역폭을 고려한 하둡의 데이터 압축 전송 방법, 이를 수행하기 위한 기록 매체 및 장치
CN114253608A (zh) * 2020-09-25 2022-03-29 龙芯中科技术股份有限公司 系统睡眠后的唤醒方法、装置及设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393584B1 (en) * 1995-04-26 2002-05-21 International Business Machines Corporation Method and system for efficiently saving the operating state of a data processing system
JP3204251B2 (ja) * 1999-06-30 2001-09-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイバネーション装置及び方法、それを格納した記録媒体並びにそれを適用したコンピュータ
US6848057B2 (en) * 2002-05-28 2005-01-25 Nvidia Corporation Method and apparatus for providing a decoupled power management state
CN1285990C (zh) * 2003-03-12 2006-11-22 联想(北京)有限公司 保存并快速恢复计算机系统工作状态的方法
US7240189B2 (en) 2003-09-24 2007-07-03 Texas Instruments Incorporated Fast resume to normal operation of a computer in a power saving mode
US7363523B2 (en) * 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions
US7523323B2 (en) * 2005-09-15 2009-04-21 Intel Corporation Method and apparatus for quick resumption
US7620784B2 (en) 2006-06-09 2009-11-17 Microsoft Corporation High speed nonvolatile memory device using parallel writing among a plurality of interfaces
US20080080457A1 (en) * 2006-09-29 2008-04-03 Cole Terry L Connection manager responsive to power state
US20080082752A1 (en) * 2006-09-29 2008-04-03 Ram Chary Method and apparatus for saving power for a computing system by providing instant-on resuming from a hibernation state
WO2008073618A2 (en) * 2006-11-06 2008-06-19 Devicevm, Inc. Instant on platform
US7877592B2 (en) 2006-12-04 2011-01-25 Ntt Docomo, Inc. System and methods for efficient and cooperative operating system switching
US8051426B2 (en) 2007-01-04 2011-11-01 Microsoft Corporation Co-routines native to a virtual execution environment
JP4399020B1 (ja) * 2008-08-26 2010-01-13 株式会社東芝 情報処理装置およびメモリ管理方法
US20100070678A1 (en) * 2008-09-12 2010-03-18 Vmware, Inc. Saving and Restoring State Information for Virtualized Computer Systems
US8145833B1 (en) * 2009-10-30 2012-03-27 CSR Technology Holdings Inc. Compression solution for embedded devices and systems
US8370667B2 (en) 2010-12-22 2013-02-05 Intel Corporation System context saving based on compression/decompression time

Also Published As

Publication number Publication date
TW201229755A (en) 2012-07-16
TWI497289B (zh) 2015-08-21
EP2656201A4 (en) 2016-03-16
CN103270488B (zh) 2016-11-09
US20120166840A1 (en) 2012-06-28
EP2656201A1 (en) 2013-10-30
KR20130090911A (ko) 2013-08-14
US8370667B2 (en) 2013-02-05
JP2013546087A (ja) 2013-12-26
CN103270488A (zh) 2013-08-28
KR101524961B1 (ko) 2015-06-01
WO2012087457A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
JP5705996B2 (ja) プラットフォームのレジューム時間を改善する方法および装置
US8185758B2 (en) Method and system for determining an energy-efficient operating point of a platform
US11099760B2 (en) Background data refresh using a system timestamp in storage devices
US9158351B2 (en) Dynamic power limit sharing in a platform
US9690353B2 (en) System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
US9530461B2 (en) Architectures and techniques for providing low-power storage mechanisms
US10564986B2 (en) Methods and apparatus to suspend and resume computing systems
EP3161622B1 (en) Accelerating boot time zeroing of memory based on non-volatile memory (nvm) technology
JP6276470B2 (ja) ポータブルコンピューティングデバイスの揮発性メモリのスタンバイ電力を低減するためのシステムおよび方法
US10990153B2 (en) Application processor and system on chip
US7093149B2 (en) Tiered secondary memory architecture to reduce power consumption in a portable computer system
CN107122316B (zh) 一种soc备电方法以及soc
US9798369B2 (en) Indicating critical battery status in mobile devices
CN105556461A (zh) 用于预os镜像重写以提供跨架构支持、安全性自省和性能优化的技术
US10394310B2 (en) System and method for sleeping states using non-volatile memory components
US20150134999A1 (en) Method and apparatus for atomic frequency and voltage changes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5705996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees