TWI493713B - 半導體結構與其製造方法 - Google Patents

Description

半導體結構與其製造方法

本發明是有關於一半導體結構，特別是針對半導體記憶體結構。

在半導體記憶體結構中，記憶包的區域一般具有兩種圖案特徵。一個是面積較大且為矩形的閘極圖案，此類圖案一般是用來作為GSL(Ground Select Line)或是SSL(String Select Line)。另外一種圖案特徵包含有複數個陣列分佈的閘極線條，這些細小的閘極線條一般是介於大閘極圖案間並且用來作為字元線(word line)。

大閘極圖案主要是用來控制所選的閘極線條陣列的開關，在製作記憶體的過程中，大閘極圖案與閘極線條之間的距離極為重要。一般而言，大閘極圖案與閘極線條是在不同的製程階段完成的，因此兩種特徵圖案的距離取決於不同階段之間對準的精確度。很不幸地，在半導體製程中，不同層的對準偏差是無法避免的。因此，兩種特徵圖案的相對距離將會依不同階段對準偏差的位移方向改變而不對稱，有些大閘極圖案會較靠近閘極線條，而當距離小於所設計的預定值，則記憶體的功能會下降，如產生熱載子現象，進而破壞記憶體。

因此，大閘極圖案(如SSL或GSL)與其最接近的閘極線條的距離需要加以固定，且此距離不應受製程的變異而產 生影響。

本發明的目的是要提供數個實施例。

一實施例為一具有一閘極層的半導體結構，所述的閘極層包含一第二部份與一具有一閘極線的第一部份。第二部份包含至少一附加物在其一邊上，此附加物沿第二部份的縱向突出，並且縱向平行於第二部份。閘極線與第二部份的軸向平行並且其長度與第二部份長度相等。

一實施例為一具有一閘極層的半導體結構，所述的閘極層包含至少兩個第二部份。每一第二部份包含至少一附加物在一邊上，而且附加物沿第二部份的縱向突出。閘極層也包含一第一部份介於第二部份之間，並且第一部份縱向平行於第二部份，第一部份包含複數個細小的閘極線且以陣列方式排列，每一閘極線的長度與第二部份的縱向長度相等。

根據本發明的一些實施例，有一方法用來製造一半導體結構包含提供一閘極層，一第一披覆層與一第二披覆層，其中所述的第二披覆層在閘極層上，且第一披覆層在第二披覆層上。在第一披覆層形成一第一圖案包含一大間距區與一小間距區，形成一間隔層用來填滿小間距區中的溝渠。藉著選擇性蝕刻，將第一披覆層移除以形成複數個大間距間隔柱與複數個小間距間隔柱。所述方法進一步包含一步驟將間隔柱與一光阻合併的圖案轉移到閘極層上，將 閘極層劃為一大面積的第二部份閘極圖案與一具有複數個閘極線的第一部份閘極圖案。

以下所述的為本發明中所例述的實施例與所附圖示，以各種例示的方式針對本發明做更充分的闡述。所提出的各種例示應整體觀之而不應該斷章取義或以此對本發明所欲保護的範圍加以限縮，所揭露的內容是可供熟悉此領域的技藝人士完整了解。在說明書中所用的"或"字為一連接用語，可是為"和/或"。另外，冠詞"一"可視為單數或複數。"上方"或"之上"一詞可代表一元件直接或間接地位於其他元件的上方。

圖1用來表示一位於一半導體記憶體元件中一部份的一半導體結構，所述的半導體結構的閘極層具有一第一部份110，此閘極層也有一第二部份120具有較大的尺寸且與第一部份110有一為d 的距離。第一部份110可具有複數個閘極線115，所述的閘極線115可以陣列分佈並且彼此是以p 為間距，每一閘極線115可用來提供一非揮發性記憶體晶胞中個別電極的控制。所述的半導體結構可用來代表一記憶體元件中的記憶區。第二部份120可選擇性地作為GSL或SSL。在此也可有一個以上的第一部份110且每一第一部份110間被第二部份120所隔開。

第二部份120一般來說是不規則形的且具有兩個彼此垂直的主軸a1 與a2 ，較佳的情況為，a1 短於a2 。短軸a1 的長 度在本說明書中稱為第二部份120的寬度，而長軸a2 的長度在本說明書中稱為第二部份120的長度。長軸a2 的軸向在本說明書中稱為第二部份120的縱向。第二部份120進一步在一短邊(短軸平行方向)有一附加物125，在本實施例中，第二部份120有兩個附加物125，彼此位於相對的短邊上，每一個附加物125具有寬度W 且沿著第二部份120的縱向突出。閘極線115與第二部份120的縱向平行，且每一閘極線115具有相同的寬度t 。第二部份120的寬度W _a1 大於閘極線115的寬度t ，且閘極線115與第二部份120的寬度W _a1 等長。第二部份120的寬度與附加物125的寬度的差值大於閘極線115的寬度t 。在一實施例中，第二部份120的寬度W _a1 與該附加物的寬度W 的差值為閘極線寬t 的整數倍，也就是說W _a1 -W =t ,2t ,3t ...等。在另一實施例中，第二部份120的寬度W _a1 與該附加物的寬度W 的差值為閘極線寬t 的兩倍，也就是說W _a1 -W =2t 。

圖2描述的是本發明的另一實施例，與圖1類似的是都是用來代表一半導體記憶體結構的閘極層的一部份，其差異在於有一複製的第二部份120’位於第一部份110的另一側，陣列形式排列的第一部份110介於第二部份120與120’之間。第二部份120’與另一第二部份120的形狀及大小彼此相同，更特別的是，每一第二部份(120或120’)與其最接近的閘極線115間的距離d 都是相同的。

圖3A-3I是以剖面圖來描述製作如圖2所示的半導體結構的流程圖。參考圖3A，一閘極層200可形成於一基板，如矽基板上(圖未示)，閘極層200可以為如多晶矽，非晶矽或 任一種的金屬矽化物(如鎢、鈦、鉻等)。在此是以單層來加以描述，但也可為一複合疊層。一第二披覆層220可形成在閘極層200上。第二披覆層220可為一二氧化矽。一第一披覆層210可形成在第二披覆層220上且第一披覆層210可為一多晶矽、一氮化矽或一二氧化矽。披覆層亦可稱為硬遮罩層，因為其可在蝕刻時用來遮蔽下方的層次。

圖3B用來描述所述的半導體結構在一光阻圖案20形成於第一披覆層210上方的情形。光阻圖案20具有一大間距區21與一小間距區22。在大間距區21中，光阻的寬度較小間距區22中來得窄。在小間距區22中的溝渠寬度g2 為被設定為比如圖1與2中的閘極線寬t 來得大。在圖3B中所例示的實施例，g2 大約為閘極線寬t 的兩倍。在大間距區21中的溝渠寬度g1 比小間距區22中的溝渠寬度g2 為大且較佳的情形為閘極線寬t 的兩倍以上。

參考圖3C，藉著非等向性蝕刻將光阻圖案20的形狀與特徵轉換到第一披覆層210上，再進行去光阻以得到圖示的結構。第一披覆層210依照光阻圖案20的分佈包含了一大間距區211以及至少一小間距區212，每一間距區中的溝渠寬度與光阻圖案20所定義的相同。

圖3D所繪示的是在第一披覆層210上形成一具有厚度t (亦為閘極線寬)的間隔層30，該厚度乃是根據所欲形成的閘極線115的寬度來加以決定，且較佳的情形是如圖1與2中所示的閘極線115寬度相同。形成間隔層30的一個主要考量的因素為沉積形狀的一致性，間隔層30應該依照第一披覆 層210的形狀在不同方向進行等速率的成長，也就是說，在溝渠底部的間隔層30的生長速率應該與溝渠側壁及頂部的生長速率相同。在此實施例中，小間距區212中的溝渠所具有的寬度g2 需小於或等於兩倍的閘極線寬度t ，因此在溝渠中側向生長的間隔層30可進一步將溝渠填滿，而不會看到缝隙的存在。在大間距區211中，由於間距g1 較間隔層30的厚度t 的兩倍為大，因此只會在側壁、底部和頂部生成而不會填滿溝渠，並進而形成複數個在大間距區211中的凹陷215。

在利用一全面非等向性蝕刻將部分的間隔層30去除後可得到如圖3E中所示的結構，蝕刻欲移除的厚度較佳選擇是在間隔層30的厚度t 左右。在全面蝕刻時，位於溝渠頂端與底部(大間距區211的溝渠底部)的間隔層30由於會先暴露在電漿蝕刻下，所以當蝕刻移除厚度t 的間隔層30後，只剩下側壁生成的間隔層30會保留住，所以留下的間隔層30的分佈情形會根據第一披覆層210的圖案而做調整。

用來作為間隔層30的材料必須與第一披覆層210之間有高度的濕蝕刻選擇性，也就是說對於一特定的濕蝕刻溶液而言，間隔層30與第一披覆層210之間的蝕刻速率需有顯著的差異。例如，如果第一披覆層210為二氧化矽，則可以氮化矽作為間隔層30的材料，因此當選擇氟化氫為蝕刻溶液時，將會有極大的速率差異。

圖3F用來表示在選擇性蝕刻後的半導體結構，第一披覆層210已完全被移除，複數個間隔柱形成在第二披覆層 220上。所留下的間隔柱可依其尺寸大小分為兩類(大間距間隔柱32與小間距間隔柱34)，大間距間隔柱32的寬度是由圖3B中的溝渠寬度g2 來決定。在本實施例中，由於溝渠寬度g2 是閘極線寬t 的兩倍，因此，大間距間隔柱32的寬度是2t 。小間距間隔柱34的寬度是由間隔層30的厚度t 來決定。

圖3G至3H用來描述如何準備一蝕刻遮罩，以用來製作如圖2所示的半導體結構。首先將一圖案化的光阻40形成於大間距間隔柱32上進而形成較大的遮蔽區。光阻40與大間距間隔柱32合併形成一個面積較大的覆蓋區，提供下方第二披覆層220蝕刻時的保護。將光阻40的位置擺放在大間距間隔柱32的邊界之內，進而精確地控制覆蓋區的大小對於此步驟而言是極為關鍵的，如果光阻40的位置無法限定在大間距間隔柱32之內，則覆蓋區的面積將會有所變動。

一般而言，上光阻40時所產生的對準位移會因為黃光機台的極限而無法避免的，因此要將光阻40擺放在大間距間隔柱32之間的中央位置並不容易達成。而在本實施例中，由於具有較寬的大間距間隔柱32，因此對於偏移的容忍度可以比傳統的製程從t 增加到2t 。對於製造閘極線寬為t 所需的製程技術而言，要將對準的誤差控制在2t 之內並不困難。因此，覆蓋區的面積將可以精確地被控制，所以大間距間隔柱32與其最接近的小間距間隔柱34之間的距離d 可固定不變。

間隔柱與光阻40整體合併觀之的上視圖如圖4所示，較佳的設計為，光阻40的長度比大間距間隔柱32的長度來得 長。整體所形成的形狀與特徵，透過非等向性蝕刻轉移到第二披覆層220上，如圖3H所示，。

一部分的第二披覆層220移除後形成了一個作為閘極層200蝕刻時的硬遮罩，在此要提出來的是，藉由結合光阻40與大間距間隔柱32，一較大的寬度W _a1 圖案也轉移到閘極層200上，而且進一步地，形成了至少一個如圖5所示的附加物515，所述的附加物的寬度W 正好是光阻40的寬度。

圖31表示的是藉由一非等向性蝕刻將第二披覆層220的圖案轉移到閘極層200上。圖2是定義完成的閘極層圖案的上視圖，其中第一部份110具有複數個閘極線115且第二部份120與120'具有至少兩個大的閘極圖案。

綜上所述，由於間隔柱寬度加倍後可容許更大的誤差，因此，即使在圖案轉移的過程中產生了不可避免的對準偏移，從第二部份120到閘極線115之間的距離依然可保持固定不變。

本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。

20‧‧‧光阻

21‧‧‧大間距區

22‧‧‧小間距區

30‧‧‧間隔層

32‧‧‧大間距間隔柱

34‧‧‧小間距間隔柱

110‧‧‧第一部份

115‧‧‧閘極線

120‧‧‧第二部份

120'‧‧‧第二部份

125‧‧‧附加物

200‧‧‧閘極層

210‧‧‧第一披覆層

211‧‧‧大間距區

212‧‧‧小間距區

215‧‧‧凹陷區

220‧‧‧第二披覆層

515‧‧‧附加物

圖1顯示一實施例中一半導體結構的閘極層圖案的俯視圖； 圖2顯示一實施例中一半導體結構的閘極層圖案的俯視圖；圖3A-3I顯示根據本發明所述製造一半導體結構閘極層的剖面圖；圖4為圖3G的俯視圖；圖5為圖3H的俯視圖；

110‧‧‧第一部份

115‧‧‧閘極線

120‧‧‧第二部份

125‧‧‧附加物

Claims (10)

1. 一具有一閘極層的半導體結構，其中該閘極層包含：一第二部份的一邊上具有一附加物，其中該附加物沿該第二部份的縱向方向突出，該第二部份以及該附加物具有相同的高度；以及一第一部份包含一閘極線縱向平行於該第二部份，其中閘極線的長度與該第二部份的縱向長度等長。
2. 一具有一閘極層的半導體結構，該閘極層包含：至少兩個第二部份，每一第二部份至少有一邊上包含一附加物，其中該附加物沿該第二部份的縱向方向突出，該第二部份以及該附加物具有相同的高度；以及一第一部份位於該些第二部份之間，且縱向平行於該第二部份，其中該第一部份包含等間距且以陣列排列的複數個閘極線，每一閘極線的長度等於該第二部份的縱向長度。
3. 如申請專利範圍第2項所述之半導體結構，其中每一該第二部份具有相同的形狀與尺寸。
4. 如申請專利範圍第2項所述之半導體結構，其中每一第二部份與其所對應最接近的閘極線的距離相同。
5. 如申請專利範圍第2項所述之半導體結構，其中每一第二部份包含兩個附加物且該些附加物分別位於該第二部份的相對兩側，並沿該第二部分的縱向方向突出。
6. 如申請專利範圍第2項所述之半導體結構，其中該第二部份的寬度大於該閘極線的寬度。
7. 如申請專利範圍第2項所述之半導體結構，其中該第二部份的寬度與該附加物的寬度的差為該閘極線寬度的整數倍。
8. 如申請專利範圍第2項所述之半導體結構，其中該第二部份為一GSL或一SSL。
9. 一製造一半導體結構閘極層的方法，該方法包含：提供一閘極層，一第一披覆層與一第二披覆層，其中該第二披覆層在該閘極層上，該第一披覆層在該第二披覆層上；在第一披覆層上形成一第一圖案，該圖案包含一大間距區與一小間距區；形成一間隔層於該第一披覆層上；以選擇性蝕刻移除第一披覆層以形成複數個大間隔柱與複數個小間隔柱；提供一光阻於該些大間隔柱上；以及將該些間隔柱與該光阻的特徵與形狀一併傳遞至該閘 極層以形成一具有细閘極線的第一部份與具有大閘極圖案的第二部分。
10. 如申請專利範圍第9項所述之製造方法，其中該第二部分包含至少一附加物。