TWI493684B - 靜電放電保護裝置 - Google Patents

Description

靜電放電保護裝置

本發明是有關於一種靜電放電保護裝置，且特別是有關於一種具有修改型橫向矽控整流器的靜電放電保護裝置。

靜電放電(electrostatic discharge，ESD)往往是造成積體電路發生靜電過度應力(electrostatic overstress)或是永久性損毀的主要原因，因此積體電路中都會加入靜電放電保護裝置的設計，以藉此防止靜電放電的損害。近年來，修改型橫向矽控整流器(Modified Lateral SCR，簡稱MLSCR)已成為靜電放電保護裝置在設計上的基礎元件。然而，修改型橫向矽控整流器在操作上也存在著必須克服的幾個缺點。

舉例來說，修改型橫向矽控整流器的觸發電壓(trigger voltage)與保持電壓(holding voltage)往往會過高與過低。此外，修改型橫向矽控整流器容易發生閂鎖效應(latch-up effect)。再者，在多個修改型橫向矽控整流器的操控上，多個修改型橫向矽控整流器往往無法同時導通，進而造成不均勻導通(non-uniform turn-on)的現象。此外，觸發電壓的高低也將影響修改型橫向矽控整流器的導通速度。

因此，各家廠商無不致力於改善上述問題，以藉此提高靜電放電保護裝置的防護能力。

本發明提供一種靜電放電保護裝置，利用電壓控制電路提供由修改型橫向矽控整流器的控制端至第一配線的電流路徑，以藉此提升修改型橫向矽控整流器的導通速度。

本發明提供一種靜電放電保護裝置，利用電壓控制電路提供由修改型橫向矽控整流器的控制端至第二配線的電流路徑，以避免不均勻導通現象的產生。

本發明提出一種靜電放電保護裝置，包括修改型橫向矽控整流器與電壓控制電路。修改型橫向矽控整流器具有第一端、第二端與連接第一P+型摻雜區的控制端，其中第一端與第二端分別電性連接第一配線與第二配線。電壓控制電路電性連接第一配線、第二配線與控制端。當靜電脈衝出現在第一配線時，電壓控制電路供應由第一配線至控制端的電流路徑。

在本發明之一實施例中，當輸入訊號供應至第一配線時，上述之電壓控制電路接收電源電壓，並依據電源電壓停止供應電流路徑。

在本發明之一實施例中，上述之電壓控制電路包括控制單元與切換單元。控制單元電性連接第一配線與第二配線，並具有一輸入端。當靜電脈衝出現在第一配線時，控制單元的輸入端浮接，且控制單元響應於靜電脈衝而產生第一控制訊號。當輸入訊號供應至第一配線時，控制單元的輸入端接收電源電壓，並產生第二控制訊號。切換單元電性連接第一配線與控制端。此外，切換單元依據第一控 制訊號供應電流路徑，並依據第二控制訊號停止供應電流路徑。

本發明提出一種靜電放電保護裝置，包括修改型橫向矽控整流器與電壓控制電路。修改型橫向矽控整流器具有第一端、第二端與連接第一N+型摻雜區的控制端，且第一端與第二端分別電性連接第一配線與第二配線。電壓控制電路電性連接第一配線、第二配線與控制端。當靜電脈衝出現在第一配線時，電壓控制電路供應由第二配線至控制端的電流路徑。

基於上述，本發明是利用電壓控制電路來提供由修改型橫向矽控整流器的控制端至第一配線或是第二配線的電流路徑，並藉此提高修改型橫向矽控整流器的觸發電壓。如此一來，將可避免不均勻導通現象的產生，並可提升修改型橫向矽控整流器的導通速度。另一方面，當電壓控制電路無法提供電流路徑時，修改型橫向矽控整流器的觸發電壓將隨之提升。如此一來，將可避免修改型橫向矽控整流器產生閂鎖效應。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明入下。

圖1A為依據本發明之一實施例之靜電放電保護裝置的示意圖。參照圖1A，靜電放電保護裝置100包括電壓控 制電路110與修改型橫向矽控整流器(Modified Lateral SCR，簡稱MLSCR)120。其中，修改型橫向矽控整流器120具有第一端TM11、第二端TM12以及控制端TM13。此外，圖1B為依據本發明之一實施例之修改型橫向矽控整流器的佈局剖面圖。

請參照圖1B，修改型橫向矽控整流器120包括P型基底121、N型井區122、P+型摻雜區123、P+型摻雜區124、N+型摻雜區125、P+型摻雜區126以及N+型摻雜區127。其中，N型井區122配置於P型基底121內。P+型摻雜區123與N+型摻雜區127配置於N型井區122內，並電性連接第一端TM11。P+型摻雜區124部分配置於N型井區122內，並電性連接控制端TM13。N+型摻雜區125與P+型摻雜區126皆配置於P型基底121內，並電性連接第二端TM12。

就佈局結構來看，P+型摻雜區123、N型井區122以及P型基底121將形成縱向的PNP電晶體，且N型井區122、P型基底121與N+型摻雜區125將形成橫向的NPN電晶體，且N型井區122與P型基底121將形成反向的二極體。換言之，P+型摻雜區123、N型井區122、P型基底121與N+型摻雜區125將形成一PNPN半導體結構，亦即修改型橫向矽控整流器120的主體結構。此外，為了降低修改型橫向矽控整流器120的崩潰電壓(breakdown voltage)，額外在PNPN半導體結構中設置了P+型摻雜區124。在此，為了說明方便起見，圖1A僅繪示出用以代表 PNPN半導體結構的P+型摻雜區123、N型井區122、P型基底121與N+型摻雜區125，以及額外所設置的P+型摻雜區124。

請繼續參照圖1A。修改型橫向矽控整流器120的第一端TM11電性連接第一配線130，且修改型橫向矽控整流器120的第二端TM12電性連接第二配線140。電壓控制電路110電性連接第一配線130、第二配線140以及修改型橫向矽控整流器120的控制端TM13。

在實際應用上，靜電放電保護裝置100主要是用以導引來自焊墊101的靜電脈衝，以避免靜電脈衝對積體電路(未繪示出)造成損害。在此，當靜電放電事件發生時，靜電脈衝將由焊墊101進入並出現在第一配線130上。此時，電壓控制電路110將提供由第一配線130至修改型橫向矽控整流器120之控制端TM13的電流路徑PT1。藉此，來自第一配線130的電流將流入P+型摻雜區124，進而提升P型基底121的電壓位準。如此一來，將促使P型基底121與N+型摻雜區125偏壓在順向偏壓下，進而降低修改型橫向矽控整流器120的觸發電壓(trigger voltage)。藉此，修改型橫向矽控整流器120將可以快速的導通，進而將靜電脈衝導引至第二配線140。

此外，當積體電路正常運作時，輸入訊號將透過焊墊101供應至第一配線130。此時，電壓控制電路110將接收電源電壓VD1，並依據電源電壓VD1停止供應電流路徑PT1。隨著電流路徑PT1的消失，修改型橫向矽控整流器 120的觸發電壓將拉升至較高的電壓位準，進而確保橫向矽控整流器120處在不導通的狀態。

舉例來說，圖2為依據本發明之一實施例之修改型橫向矽控整流器的特性曲線圖，其中曲線220為在供應電流路徑PT1下修改型橫向矽控整流器120之電壓對電流的特性曲線，而曲線210則為在不供應電流路徑PT1下修改型橫向矽控整流器120之電壓對電流的特性曲線。如曲線220所示，當電流路徑PT1被供應時，觸發電壓被下拉至大約6.3伏特(V)。此外，如曲線210所示，當電流路徑PT1不被供應時，觸發電壓被拉升至大約16.2伏特。

換言之，當靜電脈衝出現在第一配線130時，電壓控制電路110將提供電流路徑PT1，以藉此降低修改型橫向矽控整流器120的觸發電壓。此時，隨著觸發電壓的降低，將可避免不均勻導通(non-uniform turn-on)的現象產生，並可提升修改型橫向矽控整流器120的導通速度。另一方面，當輸入訊號供應至第一配線130時，亦即當積體電路正常運作時，電壓控制電路110將停止供應電流路徑PT1，以藉此提高修改型橫向矽控整流器120的觸發電壓。此時，隨著觸發電壓的提高，將可避免修改型橫向矽控整流器120因應外部雜訊或是瞬間過電壓而導通，進而避免修改型橫向矽控整流器120產生閂鎖效應。

為了致使本領域具有通常知識者能更了解本發明，以下將針對電壓控制電路110的細部結構進行說明。圖3為依據本發明之一實施例之電壓控制電路的電路示意圖。參 照圖3，電壓控制電路110包括控制單元310與切換單元320。其中，控制單元310具有一輸入端IN3，且控制單元310電性連接第一配線130與第二配線140。切換單元320電性連接第一配線130與修改型橫向矽控整流器120的控制端TM13。

更進一步來看，控制單元310包括P型電晶體MP31~MP32以及N型電晶體MN31~MN34，且切換單元320由一P型電晶體MP33所構成。其中，P型電晶體MP31~MP32的源極電性連接第一配線130。P型電晶體MP32的閘極電性連接P型電晶體MP31的汲極，且P型電晶體MP32的汲極電性連接切換單元320與P型電晶體MP31的閘極。N型電晶體MN31的汲極電性連接P型電晶體MP31的汲極，且N型電晶體MN31的閘極電性連接第一配線130。N型電晶體MN32的汲極電性連接N型電晶體MN31的源極，N型電晶體MN32的閘極為控制單元310的輸入端IN3，且N型電晶體MN32的源極電性連接第二配線140。

N型電晶體MN33的汲極電性連接P型電晶體MP32的汲極，且N型電晶體MN33的閘極電性連接第一配線130。N型電晶體MN34的汲極電性連接N型電晶體MN33的源極，N型電晶體MN34的閘極電性連接P型電晶體MP31的汲極，且N型電晶體MN34的源極電性連接第二配線140。P型電晶體MP33的源極電性連接第一配線130，P型電晶體M33的閘極接收第一控制訊號SC31或是 第二控制訊號SC32，且P型電晶體MP33的汲極電性連接修改型橫向矽控整流器120的控制端TM13。

在操作上，當靜電脈衝出現在第一配線130時，控制單元310的輸入端IN3為浮接，故此時的N型電晶體MN32不導通。另一方面，靜電脈衝將透過寄生電容耦合至N型電晶體MN34的閘極，進而導通N型電晶體MN34。此外，此時N型電晶體MN33的閘極將接收到靜電脈衝而處在導通的狀態。隨著N型電晶體MN33與N型電晶體MN34的導通，將致使節點ND31的電壓下拉至低電壓位準(例如：接地位準)，進而導通P型電晶體MP31。

此外，隨著P型電晶體MP31的導通，P型電晶體MP32將閂鎖在不導通的狀態。再者，由於節點ND31的電壓下拉至低電壓位準，故此時的控制單元310將可產生低位準訊號，亦即第一控制訊號SC31。藉此，切換單元320中的P型電晶體MP33將響應於第一控制訊號SC31(亦即低位準訊號)而導通其兩端，進而形成電流路徑PT1。

另一方面，當輸入訊號供應至第一配線130時，亦即當積體電路正常運作時，控制單元310的輸入端IN3將可接收到電源電壓VD1，故此時的N型電晶體MN32將導通。此外，N型電晶體MN31的閘極將接收到輸入訊號，進而致使N型電晶體MN31導通。隨著N型電晶體MN31與N型電晶體MN32的導通，N型電晶體MN34的閘極與P型電晶體MP32的閘極將接收到低準位訊號，故此時的N型電晶體MN34處在不導通的狀態，而P型電晶體MP32 則處在導通的狀態。

此外，隨著P型電晶體MP32的導通，P型電晶體MP31將閂鎖在不導通的狀態。另一方面，節點ND31的電壓將隨著P型電晶體MP32的導通而上拉至近似於輸入訊號的高電壓位準。因此，此時的控制單元310將可產生高位準訊號，亦即第二控制訊號SC32。藉此，切換單元320中的P型電晶體MP33將響應於第二控制訊號SC32(亦即高位準訊號)而斷開其兩端，進而無法形成電流路徑PT1。

換言之，當靜電脈衝出現在第一配線130時，控制單元310的輸入端IN3為浮接。此時，控制單元310將響應於靜電脈衝而產生第一控制訊號SC31，進而致使切換單元320依據第一控制訊號供應電流路徑PT1。相對地，當輸入訊號供應至第一配線130時，亦即當積體電路正常運作時，控制單元310的輸入端IN3將可接收電源電壓VD1。此時，控制單元310將依據電源電壓VD1產生第二控制訊號SC32，進而致使切換單元320依據第二控制訊號SC32停止供應電流路徑PT1。

雖然圖3實施例列舉了電壓控制電路110的實施型態，但其並非用以限定本發明。舉例來說，圖4與圖5分別為依據本發明之另一實施例之電壓控制電路的電路示意圖，其中圖3至圖5中功能與結構相同或相似的元件將以相同的元件符號與名稱來表示。

請參照圖4，電壓控制電路110-1包括控制單元310與切換單元320-1。其中，電壓控制電路110-1中的控制單 元310，以及圖3之電壓控制電路110中的控制單元310，兩者的電路結構與運作皆相同，故在此不予贅述。

本實施例與圖3實施例主要的不同之處在於：本實施例之切換單元320-1包括反相器410、反相器420與P型電晶體MP33。在此，反相器410的輸入端接收第一控制訊號SC31或是第二控制訊號SC32。反相器420的輸入端電性連接反相器410的輸出端。P型電晶體MP33的源極電性連接第一配線130，P型電晶體MP33的閘極電性連接反相器420的輸出端，且P型電晶體MP33的汲極電性連接修改型橫向矽控整流器120的控制端TM13。

在操作上，當靜電脈衝出現在第一配線130時，控制單元310將產生第一控制訊號SC31(例如：低位準訊號)至反相器410的輸入端。此時，第一控制訊號SC31將透過反相器410與反相器420而進行兩次的反相處理，因此傳送到P型電晶體MP33之閘極的訊號依舊是低位準訊號。藉此，P型電晶體MP33將依據低位準訊號而導通其兩端，進而形成電流路徑PT1。

當輸入訊號供應至第一配線130時，亦即當積體電路正常運作時，控制單元310將產生第二控制訊號SC32(例如：高位準訊號)至反相器410的輸入端。相似地，第二控制訊號SC32將透過反相器410與反相器420而進行兩次的反相處理，因此傳送到P型電晶體MP33之閘極的訊號依舊是高位準訊號。據此，P型電晶體MP33將依據高位準訊號而斷開其兩端，進而無法形成電流路徑PT1。

請參照圖5，電壓控制電路110-2包括控制單元310-1與切換單元320。其中，電壓控制電路110-2中的切換單元320，以及圖3之電壓控制電路110中的切換單元320，兩者的電路結構與運作皆相同，故在此不予贅述。

本實施例與圖3實施例主要的不同之處在於：控制單元310-1包括P型電晶體MP31~MP32、N型電晶體MN31~MN34、反相器510以及反相器520。其中，P型電晶體MP31~MP32的源極電性連接第一配線130，且P型電晶體MP32的閘極電性連接P型電晶體MP31的汲極。反相器510的輸入端電性連接P型電晶體MP32的汲極。反相器520的輸入端電性連接反相器510的輸出端，且反相器520的輸出端電性連接P型電晶體MP31的閘極。至於N型電晶體MN31~MN34的耦接架構與圖3實施例相似，故在此不予贅述。

在操作上，當靜電脈衝出現在第一配線130時，N型電晶體MN31、N型電晶體MN33與N型電晶體MN34將響應於靜電脈衝而導通，且N型電晶體MN32將因應輸入端IN3的浮接而不導通。藉此，節點ND31的電壓將下拉至低電壓位準(例如：接地位準)，進而致使控制單元310產生低位準訊號，亦即第一控制訊號SC31。另一方面，低位準訊號將透過反相器510與反相器520而進行兩次的反相處理，因此傳送到P型電晶體MP31之閘極的訊號依舊是低位準訊號。藉此，P型電晶體MP31將依據低位準訊號而導通其兩端，而P型電晶體MP32則會被閂鎖在不導通 的狀態。

當輸入訊號供應至第一配線130時，亦即當積體電路正常運作時，N型電晶體MN32將依據電源電壓VD1而導通，且N型電晶體MN31與MN33將依據來自焊墊101的輸入訊號而導通。藉此，P型電晶體MP32的閘極與N型電晶體MN34的閘極將可接收到來自第二配線140的低準位訊號，進而致使P型電晶體MP32導通，且N型電晶體MN34不導通。此外，節點ND31的電壓將隨著P型電晶體MP32的導通而上拉至近似於輸入訊號的高電壓位準，故此時的控制單元310將可產生高位準訊號，亦即第二控制訊號SC32。此外，高位準訊號將透過反相器510與反相器520而進行兩次的反相處理，因此傳送到P型電晶體MP31之閘極的訊號依舊是高位準訊號。藉此，P型電晶體MP31將依據高位準訊號而閂鎖在不導通的狀態。

圖6A為依據本發明之另一實施例之靜電放電保護裝置的示意圖。參照圖6A，靜電放電保護裝置600包括電壓控制電路610與修改型橫向矽控整流器620。其中，修改型橫向矽控整流器620具有第一端TM61、第二端TM62以及控制端TM63。此外，圖6B為依據本發明之另一實施例之修改型橫向矽控整流器的佈局剖面圖。

請參照圖6B，修改型橫向矽控整流器620包括P型基底621、N型井區622、P+型摻雜區623、N+型摻雜區624、N+型摻雜區625、P+型摻雜區626以及N+型摻雜區627。其中，N型井區622配置於P型基底621內。P+型 摻雜區623與N+型摻雜區627配置於N型井區622內，並電性連接第一端TM61。N+型摻雜區624部分配置於N型井區622內，並電性連接控制端TM63。N+型摻雜區625與P+型摻雜區626皆配置於P型基底621內，並電性連接第二端TM62。

就佈局結構來看，P+型摻雜區623、N型井區622以及P型基底621將形成縱向的PNP電晶體，且N型井區622、P型基底621與N+型摻雜區625將形成橫向的NPN電晶體，且N型井區622與P型基底621將形成反向的二極體。換言之，P+型摻雜區623、N型井區622、P型基底621與N+型摻雜區625將形成一PNPN半導體結構，亦即修改型橫向矽控整流器620的主體結構。此外，為了降低修改型橫向矽控整流器620的崩潰電壓，額外在PNPN半導體結構中設置了N+型摻雜區624。在此，為了說明方便起見，圖6A僅繪示出用以代表PNPN半導體結構的P+型摻雜區623、N型井區622、P型基底621與N+型摻雜區625，以及額外所設置的N+型摻雜區624。

請繼續參照圖6A。修改型橫向矽控整流器620的第一端TM61電性連接第一配線630，且修改型橫向矽控整流器620的第二端TM62電性連接第二配線640。電壓控制電路610電性連接第一配線630、第二配線640以及修改型橫向矽控整流器620的控制端TM63。

在實際應用上，靜電放電保護裝置600主要是用以導引來自焊墊601的靜電脈衝，以避免靜電脈衝對積體電路 (未繪示出)造成損害。在此，當靜電放電事件發生時，靜電脈衝將由焊墊601進入並出現在第一配線630上。此時，電壓控制電路110將提供由第二配線640至修改型橫向矽控整流器620之控制端TM63的電流路徑PT6。藉此，來自N+型摻雜區624的電流將可透過電流路徑PT6流向第二配線640，進而降低N+型摻雜區624與N型井區622的電壓位準。如此一來，將促使P+型摻雜區623與N型井區622偏壓在順向偏壓下，進而降低修改型橫向矽控整流器620的觸發電壓。藉此，修改型橫向矽控整流器620將可以快速的導通，進而將靜電脈衝導引至第二配線640。

此外，當積體電路正常運作時，輸入訊號將透過焊墊601供應至第一配線630。此時，電壓控制電路610將接收電源電壓VD6，並依據電源電壓VD6停止供應電流路徑PT6。隨著電流路徑PT6的消失，修改型橫向矽控整流器620的觸發電壓將拉升至較高的電壓位準，進而確保橫向矽控整流器620處在不導通的狀態。

換言之，當靜電脈衝出現在第一配線630時，電壓控制電路610將提供電流路徑PT6，以藉此降低修改型橫向矽控整流器620的觸發電壓。另一方面，當輸入訊號供應至第一配線630時，亦即當積體電路正常運作時，電壓控制電路610將停止供應電流路徑PT6，以藉此提高修改型橫向矽控整流器620的觸發電壓。為了致使本領域具有通常知識者能更了解本發明，以下將針對電壓控制電路610的細部結構進行說明。

圖7為依據本發明之又一實施例之電壓控制電路的電路示意圖。參照圖7，電壓控制電路610包括控制單元710與切換單元720。控制單元710具有一輸入端IN7，並包括P型電晶體MP71~MP72以及N型電晶體MN71~MN74。

在此，P型電晶體MP71~MP72以及N型電晶體MN71~MN74的耦接架構，與圖3實施例中P型電晶體MP31~MP32以及N型電晶體MN31~MN34的耦接架構相似，故在此不予贅述。切換單元720包括反相器721與N型電晶體MN75。其中，反相器721的輸入端接收第一控制訊號SC71或是第二控制訊號SC72。N型電晶體MN75的汲極電性連接控制端TM63，N型電晶體MN75的閘極電性連接反相器721的輸出端，且N型電晶體MN75的源極電性連接第二配線640。

在操作上，圖7中的控制單元710與圖3中的控制單元310，兩者電路架構相同。因此，與圖3實施例相似地，當靜電脈衝出現在第一配線630時，控制單元710將可產生低位準訊號，亦即第一控制訊號SC71。當輸入訊號供應至第一配線630時，亦即當積體電路正常運作時，控制單元310將可產生高位準訊號，亦即第二控制訊號SC32。至於圖7中控制單元310的細部運作，在此則不予贅述。

當切換單元720接收到第一控制訊號SC71(低位準訊號)時，反相器721會對第一控制訊號SC71進行反相操作，並據以產生一高位準訊號至N型電晶體MN75的閘極。藉此，N型電晶體MN75將導通其兩端，進而形成電 流路徑PT6。相對地，當切換單元720接收到第二控制訊號SC72(高位準訊號)時，反相器721將據以產生一低位準訊號。藉此，N型電晶體MN75將無法導通其兩端，進而無法形成電流路徑PT6。

雖然圖7實施例列舉了電壓控制電路610的實施型態，但其並非用以限定本發明。舉例來說，圖8為依據本發明之再一實施例之電壓控制電路的電路示意圖，其中圖7與圖8中功能與結構相同或相似的元件將以相同的元件符號與名稱來表示。

請參照圖8，電壓控制電路610-1包括控制單元710與切換單元720-1。其中，圖7與圖8中的控制單元710，兩者的電路結構與運作皆相同，故在此不予贅述。此外，與圖7的切換單元720相較之下，圖8中的切換單元720-1更多出了兩反相器810與820。其中，反相器810與820串接在控制單元710與反相器721的輸入端之間。藉此，控制單元710所輸出的第一控制訊號SC71或是第二控制訊號SC72都會經過兩次的反相操作後再傳送至反相器721。換言之，反相器721與反相器820所接收的訊號是相同的，因此圖8中反相器721與N型電晶體MN75的運作將與圖7實施例相同。

綜上所述，本發明是利用電壓控制電路來提供由修改型橫向矽控整流器的控制端至第一配線或是第二配線的電流路徑，並藉此提高修改型橫向矽控整流器的觸發電壓。藉此，隨著觸發電壓的降低，將可避免不均勻導通現象的 產生，並可提升修改型橫向矽控整流器的導通速度。另一方面，當電壓控制電路無法提供電流路徑時，修改型橫向矽控整流器的觸發電壓將隨之提升。藉此，隨著觸發電壓的提高，將可避免修改型橫向矽控整流器因應外部雜訊或是瞬間過電壓而導通，進而避免修改型橫向矽控整流器產生閂鎖效應。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、600‧‧‧靜電放電保護裝置

101、601‧‧‧焊墊

110、110-1、110-2、610、610-1‧‧‧電壓控制電路

120、620‧‧‧修改型橫向矽控整流器

TM11、TM61‧‧‧第一端

TM12、TM62‧‧‧第二端

TM13、TM63‧‧‧控制端

121、621‧‧‧P型基底

122、622‧‧‧N型井區

123、124、126、623、626‧‧‧P+型摻雜區

125、127、624、625、627‧‧‧N+型摻雜區

130、630‧‧‧第一配線

140、640‧‧‧第二配線

PT1、PT6‧‧‧電流路徑

VD1、VD6‧‧‧電源電壓

210、220‧‧‧曲線

310、310-1、710‧‧‧控制單元

IN3、IN7‧‧‧輸入端

320、320-1、720、720-1‧‧‧切換單元

MP31~MP33、MP71、MP72‧‧‧P型電晶體

MN31~MN34、MN71~MN75‧‧‧N型電晶體

SC31、SC71‧‧‧第一控制訊號

SC32、SC72‧‧‧第二控制訊號

ND31‧‧‧節點

410、420、510、520、721、810、820‧‧‧反相器

圖1A為依據本發明之一實施例之靜電放電保護裝置的示意圖。

圖1B為依據本發明之一實施例之修改型橫向矽控整流器的佈局剖面圖。

圖2為依據本發明之一實施例之修改型橫向矽控整流器的特性曲線圖。

圖3為依據本發明之一實施例之電壓控制電路的電路示意圖。

圖4與圖5分別為依據本發明之另一實施例之電壓控制電路的電路示意圖。

圖6A為依據本發明之另一實施例之靜電放電保護裝置的示意圖。

圖6B為依據本發明之另一實施例之修改型橫向矽控整流器的佈局剖面圖。

圖7為依據本發明之又一實施例之電壓控制電路的電路示意圖。

圖8為依據本發明之再一實施例之電壓控制電路的電路示意圖。

100‧‧‧靜電放電保護裝置

101‧‧‧焊墊

110‧‧‧電壓控制電路

120‧‧‧修改型橫向矽控整流器

TM11‧‧‧第一端

TM12‧‧‧第二端

TM13‧‧‧控制端

121‧‧‧P型基底

122‧‧‧N型井區

123、124‧‧‧P+型摻雜區

125‧‧‧N+型摻雜區

130‧‧‧第一配線

140‧‧‧第二配線

PT1‧‧‧電流路徑

VD1‧‧‧電源電壓

Claims (8)

1. 一種靜電放電保護裝置，包括：一修改型橫向矽控整流器，具有一第一端、一第二端與連接一第一P+型摻雜區的一控制端，其中該第一端與該第二端分別電性連接一第一配線與一第二配線；以及一電壓控制電路，電性連接該第一配線、該第二配線與該控制端，其中當一靜電脈衝出現在該第一配線時，該電壓控制電路供應由該第一配線至該控制端的一電流路徑，當一輸入訊號供應至該第一配線時，該電壓控制電路接收一電源電壓，並依據該電源電壓停止供應該電流路徑，其中該電壓控制電路包括：一控制單元，電性連接該第一配線與該第二配線，並具有一輸入端，其中當該靜電脈衝出現在該第一配線時，該控制單元的輸入端浮接，且該控制單元響應於該靜電脈衝而產生一第一控制訊號，當該輸入訊號供應至該第一配線時，該控制單元的輸入端接收該電源電壓，並產生一第二控制訊號；以及一切換單元，電性連接該第一配線與該控制端，其中該切換單元依據該第一控制訊號供應該電流路徑，並依據該第二控制訊號停止供應該電流路徑，其中該切換單元由一第一P型電晶體所構成，該第一P型電晶體的源極電性連接該第一配線，該第一P型電晶體的閘極接收該第一控制訊號或是該第二控制訊號，該第一P型電晶體的汲極電性連接該控制端。
2. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該控制單元包括：一第二P型電晶體，其源極電性連接該第一配線；一第三P型電晶體，其源極電性連接該第一配線，該第三P型電晶體的閘極電性連接該第二P型電晶體的汲極，該第三P型電晶體的汲極電性連接該切換單元與該第二P型電晶體的閘極；一第一N型電晶體，其汲極電性連接該第二P型電晶體的汲極，該第一N型電晶體的閘極電性連接該第一配線；一第二N型電晶體，其汲極電性連接該第一N型電晶體的源極，該第二N型電晶體的閘極為該控制單元的輸入端，該第二N型電晶體的源極電性連接該第二配線；一第三N型電晶體，其汲極電性連接該第三P型電晶體的汲極，該第三N型電晶體的閘極電性連接該第一配線；以及一第四N型電晶體，其汲極電性連接該第三N型電晶體的源極，該第四N型電晶體的閘極電性連接該第二P型電晶體的汲極，該第四N型電晶體的源極電性連接該第二配線。
3. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該控制單元包括：一第二P型電晶體，其源極電性連接該第一配線；一第三P型電晶體，其源極電性連接該第一配線，該第三P型電晶體的閘極電性連接該第二P型電晶體的汲 極；一第一反相器，其輸入端電性連接該第三P型電晶體的汲極；一第二反相器，其輸入端電性連接該第一反相器的輸出端，該第二反相器的輸出端電性連接該第二P型電晶體的閘極；一第一N型電晶體，其汲極電性連接該第二P型電晶體的汲極，該第一N型電晶體的閘極電性連接該第一配線；一第二N型電晶體，其汲極電性連接該第一N型電晶體的源極，該第二N型電晶體的閘極為該控制單元的輸入端，該第二N型電晶體的源極電性連接該第二配線；一第三N型電晶體，其汲極電性連接該第三P型電晶體的汲極，該第三N型電晶體的閘極電性連接該第一配線；以及一第四N型電晶體，其汲極電性連接該第三N型電晶體的源極，該第四N型電晶體的閘極電性連接該第二P型電晶體的汲極，該第四N型電晶體的源極電性連接該第二配線。
4. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該修改型橫向矽控整流器包括：一P型基底；一N型井區，配置於該P型基底內，其中該第一P+型摻雜區部分配置於該N型井區內；一第二P+型摻雜區，配置於該N型井區內，並電性 連接該第一端；一第一N+型摻雜區，配置於該P型基底內，並電性連接該第二端；以及一第三P+型摻雜區，配置於該P型基底內，並電性連接該第二端。
5. 一種靜電放電保護裝置，包括：一修改型橫向矽控整流器，具有一第一端、一第二端與連接一第一N+型摻雜區的一控制端，其中該第一端與該第二端分別電性連接一第一配線與一第二配線；以及一電壓控制電路，電性連接該第一配線、該第二配線與該控制端，其中當一靜電脈衝出現在該第一配線時，該電壓控制電路供應由該第二配線至該控制端的一電流路徑，當一輸入訊號供應至該第一配線時，該電壓控制電路接收一電源電壓，並依據該電源電壓停止供應該電流路徑，其中該電壓控制電路包括：一控制單元，電性連接該第一配線與該第二配線，並具有一輸入端，其中當該靜電脈衝出現在該第一配線時，該控制單元的輸入端浮接，且該控制單元響應於該靜電脈衝而產生一第一控制訊號，當該輸入訊號供應至該第一配線時，該控制單元的輸入端接收該電源電壓，並產生一第二控制訊號；以及一切換單元，具有該電流路徑，並電性連接該第二配線與該控制端，其中該切換單元依據該第一控制訊號供應該電流路徑，並依據該第二控制訊號停止供應該電流 路徑，其中該切換單元包括一第一反相器與一第一N型電晶體，該第一反相器的輸入端接收該第一控制訊號或是該第二控制訊號，該第一N型電晶體的汲極電性連接該控制端，該第一N型電晶體的閘極電性連接該第一反相器的輸出端，該第一N型電晶體的源極電性連接該第二配線。
6. 如申請專利範圍第5項所述之靜電放電保護裝置，其中該控制單元包括：一第一P型電晶體，其源極電性連接該第一配線；一第二P型電晶體，其源極電性連接該第一配線，該第二P型電晶體的閘極電性連接該第一P型電晶體的汲極，該第二P型電晶體的汲極電性連接該切換單元與該第一P型電晶體的閘極；一第二N型電晶體，其汲極電性連接該第一P型電晶體的汲極，該第二N型電晶體的閘極電性連接該第一配線；一第三N型電晶體，其汲極電性連接該第二N型電晶體的源極，該第三N型電晶體的閘極為該控制單元的輸入端，該第三N型電晶體的源極電性連接該第二配線；一第四N型電晶體，其汲極電性連接該第二P型電晶體的汲極，該第四N型電晶體的閘極電性連接該第一配線；以及一第五N型電晶體，其汲極電性連接該第四N型電晶體的源極，該第五N型電晶體的閘極電性連接該第一P型電晶體的汲極，該第五N型電晶體的源極電性連接該第二配線。
7. 如申請專利範圍第5項所述之靜電放電保護裝置，其中該修改型橫向矽控整流器包括：一P型基底；一N型井區，配置於該P型基底內，其中該第一N+型摻雜區部分配置於該N型井區內；一第一P+型摻雜區，配置於該N型井區內，並電性連接該第一端；一第二N+型摻雜區，配置於該P型基底內，並電性連接該第二端；以及一第二P+型摻雜區，配置於該P型基底內，並電性連接該第二端。
8. 一種靜電放電保護裝置，包括：一修改型橫向矽控整流器，具有一第一端、一第二端與連接一第一P+型摻雜區的一控制端，其中該第一端與該第二端分別電性連接一第一配線與一第二配線；以及一電壓控制電路，電性連接該第一配線、該第二配線與該控制端，其中當一靜電脈衝出現在該第一配線時，該電壓控制電路供應由該第一配線至該控制端的一電流路徑，當一輸入訊號供應至該第一配線時，該電壓控制電路接收一電源電壓，並依據該電源電壓停止供應該電流路徑，其中該電壓控制電路包括：一控制單元，電性連接該第一配線與該第二配線，並具有一輸入端，其中當該靜電脈衝出現在該第一配線時，該控制單元的輸入端浮接，且該控制單元響應於該 靜電脈衝而產生一第一控制訊號，當該輸入訊號供應至該第一配線時，該控制單元的輸入端接收該電源電壓，並產生一第二控制訊號；以及一切換單元，電性連接該第一配線與該控制端，其中該切換單元依據該第一控制訊號供應該電流路徑，並依據該第二控制訊號停止供應該電流路徑，其中該切換單元包括一第一反相器、一第二反相器與一P型電晶體，該第一反相器的輸入端接收該第一控制訊號或是該第二控制訊號，該第二反相器的輸入端電性連接該第一反相器的輸出端，該P型電晶體的源極電性連接該第一配線，該P型電晶體的閘極電性連接該第二反相器的輸出端，該P型電晶體的汲極電性連接該控制端。