TWI493664B - 包括鑽石層之裝置 - Google Patents

包括鑽石層之裝置 Download PDF

Info

Publication number
TWI493664B
TWI493664B TW101139947A TW101139947A TWI493664B TW I493664 B TWI493664 B TW I493664B TW 101139947 A TW101139947 A TW 101139947A TW 101139947 A TW101139947 A TW 101139947A TW I493664 B TWI493664 B TW I493664B
Authority
TW
Taiwan
Prior art keywords
layer
diamond
waveguide
patterned structure
component
Prior art date
Application number
TW101139947A
Other languages
English (en)
Other versions
TW201324704A (zh
Inventor
Di Liang
Raymond G Beausoleil
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201324704A publication Critical patent/TW201324704A/zh
Application granted granted Critical
Publication of TWI493664B publication Critical patent/TWI493664B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Description

包括鑽石層之裝置
本發明係有關一種包括鑽石層之裝置。
 發明背景
絕緣體上矽(Silicon(Si)-on-insulator,SOI)是一種標準的矽基裝置平台(Si-based device platform)，包含一可為一種氧化物[亦即一埋入氧化物(buried oxide,BOX)，諸如SiO2 ]層的絕緣體層。但是，SiO2 具有極差的傳熱性(thermal conductivity)(大約為1.3 W/m/℃)，而阻礙熱消散並造成裝置生熱(device heating)以及下降的性能和/或可靠性。
依據本發明之一實施例，係特地提出一種裝置，其包括：一基體層；一被耦合至該基體層的鑽石層；以及一元件層，它包含藉由該鑽石層而與該基體層分隔開的一圖案化結構，其中該鑽石層會順應該圖案化結構。
100、200、300、400、500A、500C、600A~B‧‧‧裝置
104、204、304、404、504A~D、604A、604B、704C、704D、704J‧‧‧鑽石層
102、202、302、402、502A~D、602A~B、701F、702F‧‧‧基體層
106、206、306、406、506A~C、706A~C、706G~J‧‧‧元件層
707B‧‧‧被封裝的元件層
108、208、308、408、508A、508C、508D、708B、708C、708G~J‧‧‧圖案化結構
508B‧‧‧圖案化結構、光柵
210‧‧‧組件、頂部部分
310、410、510A、510C、710I‧‧‧組件
212、312、412、512A~D、712D、712E、712F‧‧‧中間材料層
230、330、530A、530C、730I‧‧‧光學模態區域
222‧‧‧波導側向尺寸
220‧‧‧組件側向尺寸
540A~D、740H~J‧‧‧絕緣圖案化結構
542A~C、642A~B、742A~C、742G1、742H、742J‧‧‧介電質
643A、643B‧‧‧上方的介電質
560A、560B、560D、760B、760C、760J‧‧‧金屬層
544C、544D、744J‧‧‧氣隙
650A‧‧‧鑽石奈米線波導
701A、701‧‧‧基體
703F‧‧‧基體圖案化
圖1是依據一實施例之一包含有一鑽石層的裝置之一截面側視圖。
圖2是依據一實施例之一包含有數個組件、一中間材料層以及一鑽石層的裝置之一截面側視圖。
圖3是依據一實施例之一包含有一鑽石層以及一不對稱元件層的裝置之一截面側視圖。
圖4是依據一實施例之一包含有一鑽石層以及一不對稱元件層的裝置之一截面側視圖。
圖5A是依據一實施例之一包含有一絕緣圖案化結構以及一鑽石層的裝置之一截面側視圖。
圖5B是依據一實施例之一包含有一絕緣圖案化結構以及一鑽石層的裝置之一截面側視圖。
圖5C是依據一實施例之一包含有一絕緣圖案化結構以及一鑽石層的裝置之一截面側視圖。
圖5D是依據一實施例之一包含有一絕緣圖案化結構以及一鑽石層的裝置之一截面側視圖。
圖6A是依據一實施例之一包含有一鑽石層的裝置之一截面側視圖。
圖6B是依據一實施例之一包含有一鑽石層的裝置之一截面側視圖。
圖7A-7J是依據一實施例之一包含有一鑽石層的裝置之一製造方法的截面側視圖。
本案的實施例將參照隨文檢附的圖式作一詳述。在該等圖式中，相似的參考號碼將意指相同的或功能相似的元件。
 詳細說明
一裝置平台可包含一鑽石層以達增強的性能。一鑽石上矽(silicon-on-diamond,SOD)，或其他的鑽石上半導體(semiconductor-on-diamond)[例如砷化鎵(gallium arsenide,GaAs)]裝置平台可被用於電子以及光子裝置，例如高階微處理器、用於光學互連的雷射光源(laser light source for optical interconnect)以及其他裝置。鑽石層可提供極佳的散熱能力，且可提供傳熱性以將熱傳輸至一元件層(device layer)之外，舉例來說。
圖1是依據一實施例之一包含有一鑽石層104的裝置100之一截面側視圖。該鑽石層104被耦合至一基體層102以及一元件層106。該元件層106可為一諸如矽(Si)的半導體，且可使用Smart CutTM 或其他技術而得自於一諸如裸矽基體(bare Si substrate)或SOI基體的半導體晶圓。該基體層102可有如一操作基體(handle substrate)被獲得。該鑽石層104可被拋光以將基體層102耦合至該鑽石層104。在一實施例中，該基體層102可為被直接地結合至該鑽石層104的晶圓。
該元件層106可為一諸如Si、砷化鎵(gallium arsenide,GaAs)等等之類的半導體，包含用以提供一高指數波導元件(high-index waveguide device)的材料。該元件層106可得自於一諸如裸矽基體或SOI基體的半導體晶圓。該元件層106可使用Smart CutTM 或其他技術來獲得，包含拋光去除或以其他方式移除一原料晶圓(source wafer)的(某些)部分。
該元件層106可包含一圖案化結構(patterned structure)108。例如，該圖案化結構108可包含元件電路、一波導器和/或其他結構。至少一部分的該圖案化結構108 可向下延伸至該鑽石層104內。該圖案化結構108可藉由圖案化/蝕刻(patterning/etching)該元件層106之一非所欲的部分而被生成。在一實施例中，該圖案化結構108可為一諸如一波導器的光學元件和/或一諸如元件電路的電子元件。該圖案化結構108可含有其他形貌體(feature)，包含一絕緣體上矽(SOI)封裝的部分(silicon-on-insulator(SOI)encapsulated portion)和/或一沉積金屬層，因為該圖案化結構108不限於胚料矽(blank silicon)並且可含有不同的區域以及不同的結構。
該鑽石層104可順應該元件層106的該圖案化結構108。在一實施例中，鑽石可使用化學蒸氣沉積法(Chemical Vapor Deposition,CVD)或其他方法而被毯覆性地沉積(blank deposited)在該圖案化結構108上，而致使該鑽石層104順應該圖案化結構108的各種不同的表面。一順應的鑽石層104可填滿該元件層106的該圖案化結構108之一整體拓樸結構(entire topography)，包含該圖案化結構108的側壁。
該鑽石層104可含有一單晶或多晶結構(single-crystal or polycrystalline structure)。單晶鑽石(single-crystal diamond)具有非常高的傳熱性，是價格高的，而且不易以大型尺寸得到，這有可能限制一單晶鑽石晶圓的成本效益尺寸(cost-effective size)和/或增高這樣的鑽石基元件(diamond-based device)的成本。多晶鑽石(polycrystalline diamond,poly diamond)具有較單晶鑽石為 低的傳熱性，但是價格較低且易於將產量規模放大(scale up)。
該鑽石層104可提供高達2400瓦特/公尺/°K絕對溫度(Watts per meter per degree Kelvin,W/m/K)的傳熱性。該鑽石層104可被夾置在該元件層106以及該基體層102之間，以便為該元件層106提供熱傳導。裝置熱，例如來自該元件層106的熱，可經由該鑽石層104快速地消散至該基體層102。
元件層106的一個上方部分可藉由選擇性地移除該元件層106之一部分而被獲得。在一實施例中，元件層106可從一SOI晶圓來形成，藉此，一矽部分(silicon portion)以及一個氧化物部分(oxide portion)(例如一埋入氧化物(BOX)層)可從該SOI晶圓被移除而留下一供獲得該元件層106的矽層。再者，該原料SOI晶圓的該BOX層在它的移除之前可被用作為一遮蔽層(masking layer)。任選其一地，元件層106可藉由一“智慧切割(Smart-cut)”技術而從一矽晶圓來形成，該技術將該元件層106從它的母矽晶圓分裂出來，因而該母矽晶圓可被重複使用。元件層106的一個上方部分可以被製作以供耦合至一可與該元件層106相互作用的組件(component)，或是已經處在一要被耦合至該組件的狀態。
圖2是依據一實施例之一包含有數個組件210、一中間材料層212以及一鑽石層204的裝置200之一截面側視圖。
裝置200可包含一位在SOD元件(SOD device)上 的III-V族混合層(hybrid III-V)。組件210之一個部分可包含諸如磷酸銦(indium phosphate)的III-V族層(group III-V layer)。裝置200可包含：具有共振器幾何結構(resonator geometry)以及混合型光偵測器(hybrid photodetector)的混合型雷射以及調變器(hybrid laser and modulator)，該等混合型雷射以及調變器可被使用作為一用於含有光子資料連結(photonic data link)的光子積體電路(photonic integrated circuit,PIC)的晶片上光源(on-chip light source)，且可被使用於分波多工(wavelength division multiplexing,WDM)、增刪濾波器/路由器(add-drop filter/router)、開關(switch)、感測器、調變器、緩衝器以及晶片上光學互連應用(on-chip optical interconnect application)；諸如多工器以及其他波導組件的被動組件(passive component)；以及諸如雷射、光偵測器和調變器的主動組件(active component)。
與元件層206相關聯的圖案化結構208可被耦合至組件210，例如根據光耦合(optical coupling)，以提供一光學模態區域(optical mode region)230。一與該圖案化結構208相關聯的波導側向尺寸(waveguide lateral dimension)222可提供一單一側向混合模態(single lateral hybrid mode)的波導。一組件側向尺寸(component lateral dimension)220可比該波導側向尺寸為寬，因為組件210可能與製造容差(tolerance)以及裝置串聯電阻的考量有關聯。藉由生成一為窄的波導或其他的圖案化結構208，要達成一用於裝置200的操作的單一混合模態(single hybrid mode)是有可能的，即令該組件210[例如一III-V族環波導(III-V ring waveguide)]具有一對於一單一模態體系(single-mode regime)而言反而會是過寬的組件側向尺寸(component lateral dimension)220。
更特別地，波導模態(waveguide mode)可視一波導的寬度而定，而一波導可為一單一模態波導或一多模態波導(multimode waveguide)。單一模態可能與一窄波導相關聯，而使得它的寬度窄到足以支撐基本模態(fundamental mode)。但是，一頂部部分/組件210可能與增大的寬度相關聯以便解決其他跟該組件210有關的考量。舉例而言，一組件側向尺寸220可促進該組件210相對於該圖案化結構208的對準(alignment)，幫助避免一太寬的組件210由於一位在該組件210內的量子井活性區域(quantum-well active region)以及被蝕刻的側壁(etched sidewall)太靠近該光學模態區域230所致的電氣性問題，以及其他諸如電氣洩漏的電氣性能問題。該圖案化結構208可獨立於該組件210而被提供，例如藉由在鑽石層204的沉積之前圖案化(patterning)該元件層206。因此，對於一諸如裝置200的SOD平台而言，一與一波導(或其他的圖案化結構208)相關聯的側向尺寸222可比該組件側向尺寸220為窄。因此，不需要去縮小該組件210或招致相關聯的尺寸問題(incur associated size issue)，一混合光學模態區域(hybrid optical mode region)230會被該波導側向尺寸222影響而提供一單一模態的效益。
基於材料電阻係正比於該材料的長度並且反比 於該材料的截面積，一較寬的組件側向尺寸220會是有利的。對於組件210而言，電荷載體(charge carrier)可從一頂部區域(top region)被注入。如果組件側向尺寸220(例如一共振環的環寬度)是較寬的，它的截面可能較大，而它的電阻較低，降低熱並進一步防止單一模態操作。
一中間材料層212可被提供以將該鑽石層204耦合至該基體層202。在一實施例中，該中間材料層212可被沉積於鑽石層204上。該中間材料層212可相容於拋光，例如用以增進對於諸如該基體層202的其他層的結合。該中間材料層212可含有的材料諸如鋁金屬、銅金屬、鋁的氧化物、鈹的氧化物、多晶矽(polysilicon)以及其他可撐過一互補金屬氧化物半導體製造環境的CMOS相容材料，具有良好的傳熱性，且可被容易地拋光[例如，可相容於化學機械平坦化或拋光(chemical-mechanical planarization or polishing,CMP)]。更特別地，該中間材料層212可具有一傳熱性高於比被使用於一CMOS環境中的透明絕緣體，諸如氧化物(SiO2 )、不同形式的玻璃(different types of glasses)、諸如石英的晶體(包含不定形晶體)以及廣泛的一類被使用於反射鏡基底(mirror substrate)的絕緣體，舉例來說。該中間材料層212可被形成為一極薄之層，且該中間材料層212可被省略，其中該鑽石層204可被有效地拋光以供結合至該基體層202。
圖3是依據一實施例之一包含有一鑽石層304以及一不對稱元件層(asymmetric device layer)306的裝置300 之一截面側視圖。一基體層302被耦合至一中間材料層312，該中間材料層312被耦合至順應該元件層306的該鑽石層304。一組件310被耦合至該元件層306。
組件310以及元件層306可有如一微環調變器(microring modulator)來作用，舉例而言。一不對稱元件層306，諸如一波導，可提供一特定的結構，其中該圖案化結構308之一下端部分，例如一面向該鑽石層304的部分，不同於一被耦合至該組件310的上方部分。在當中電荷載體被注入或耗竭，例如，以引發一模態指數的變化(change in a modal index)以及調變的損失(loss for modulation)、開關(switching)或衰減應用(attenuation application)的實例中，元件層306的不對稱結構基於一電荷載體通道(charge carrier path)332會是特別有利的。
電荷載體通道332於電荷載體和光學模態區域330之間可提供增強的重疊(enhanced overlap)。例如，基於該光學模態區域330的位置，憑藉與該元件層306以及該電荷載體通道332相關聯的不對稱性，電荷載體可流動跨越該光學模態區域330的中心。例如，該元件層306可從一雙側被蝕刻的晶圓而被結構化(structured)，俾以提供不對稱性質(asymmetric property)而不需要在該鑽石層304的頂部增量地建立該元件層306。因此，從一原料晶圓來獲得該元件層306提供製造上的效率、產率(yield)、可靠性以及其他的利益。
與一不對稱波導元件層306相互作用的載體可被 誘導從一角落流動跨越該波導至另一角落，與該波導有效率地相互作用，這可包含通經該光學模態區域330的中心。該元件層306的厚度不是均一的，且可大於或小於一波導的厚度。因此，相對於一對稱波導，該不對稱元件層306可減少或消除被注入的電荷載體會以一它們會避免與該波導的整個區域相互作用的方式來流入或離開(flow into or away from)一波導的可能性。
圖4是依據一實施例之一包含有一鑽石層404以及一不對稱元件層406的裝置400之一截面側視圖。基體層402、中間材料層412、鑽石層404、元件層406以及組件410可被耦合在一起。
組件410可於裝置400產生有如一位在SOD微環雷射、調變器或光偵測器上的III-V族混合層(hybrid III-V)的作用。從該元件層406經由該鑽石層404(以及當被包含時，經由該中間材料層412)至該基體層402的熱消散可避免熱相關的問題[諸如位於與組件410相關聯的微環元件(microring device)之內的共振波長漂移(resonance wavelength drifting)]。
因此，一不對稱元件層406，諸如一不對稱波導，可被併入至一混合型矽晶微環雷射、調變器或光偵測器(hybrid silicon microring laser,modulator or photodetector)之內。該圖案化結構408(例如波導)之一側向尺寸可提供一單一側向混合模態(single lateral hybrid mode)。要達成一供微環波導結構(microring waveguide structure)之用的單一混 合模態(single hybrid mode)是有可能的，即令該組件410[例如一III-V族環波導(III-V ring waveguide)]仍然要比某個由於定尺寸(sizing)之故而可能反而被限制在一單一模態體系(single-mode regime)內操作者為寬。
圖5A是依據一實施例之一包含有一絕緣圖案化結構(insulated patterned structure)以及一鑽石層504A的裝置500A之一截面側視圖。一基體層502A經由一中間材料層512A耦合至該鑽石層504A。該鑽石層504A被耦合至該元件層506A。組件510A被耦合至該元件層506A並且與一光學模態區域530A相關聯。該元件層506A被圖案化以一圖案化結構508A以及絕緣圖案化結構540A。該鑽石層504A順應該元件層506A的圖案化，包含順應該圖案化結構508A以及該絕緣圖案化結構540A。
裝置500A是一混合型裝置(hybrid device)，包含與鑽石相關聯的區域(例如SOD)以及與一絕緣體相關聯的區域(例如SOI)。該等與鑽石相關聯的區域會快速地將裝置熱消散至該基體層502A。某些其他的元件/組件，諸如那些被用來製造功能性光子積體電路者，可能與產生和/或蒙受裝置熱沒有關聯。具有此等特性的範例元件/組件可包含被動波導(passive waveguide)和/或光柵耦合器(grating coupler)。其他的元件可使用熱來調諧它們的性能[例如，濾波器、矽晶調變器(silicon modulator)]，而因此可藉由避免熱消散至該鑽石層504A而從熱得到利益。該等不怕熱(immune to heat)和/或利用熱調諧(thermal tuning)的元件可 被提供以作為該絕緣圖案化結構540A，而使得被注入的外部熱(injected external heat)可影響那些元件，而非經由該鑽石層504A消散(消耗)離開(dissipating(wasting)away)至該基體層502A。
一介電質(dielectric)542A，諸如一埋入氧化物，可提供一局部化SOI區域(localized SOI region)，而使得下層的鑽石(underlying diamond)對位在該介電質542A之上的絕緣圖案化結構540A具有少許的熱以及其他效應。因此，一多樣化平台(versatile platform)可被提供以一SOD區域(或其他的鑽石上半導體區域)以達與該圖案化結構508A相關聯的良好熱消散，還有一局部化SOI區域(絕緣圖案化結構540A)以供具有熱調諧(thermal tuning)或熱免疫力(thermal immunity)的元件之用。該多樣化平台可契合不同的需求並且可包含被整合在它之上的光子和電子元件。
熱氧化(thermal oxidation)可被用來提供該介電質542A。例如，該元件層506A的一個部分可在該圖案化結構508A的形成之前被氧化，而形成一個SOI絕緣圖案化結構540A位在該鑽石層504A的頂部。任選其一地，介電質542A可在該圖案化結構508A的形成之前藉由外部介電質沉積(external dielectric deposition)而被形成。該絕緣圖案化結構540A可藉由使用一種氧化物介電質的選擇性封裝(selective encapsulation)而被形成，例如使用SiO2 的矽封裝(encapsulation of Si)。
一位在一鑽石基質(diamond substrate)的頂部上 的SOI結構讓元件能夠利用熱調諧去有效率地吸收該熱而無散失至該鑽石層504A以及該基體層502A。一組合式SOI和SOD裝置(combination SOIand SOD device)，類似於裝置500A，可提供元件設計上的自由度以容許加熱對之是一負面(heating is a negative)的元件以及加熱對之是一正面(heating is a positive)和/或無關要緊[其中該絕緣圖案化結構540A可提供一熱隔離的局部環境(thermally isolated local environment)]的元件的同時存在。與熱調諧相關聯的元件可包含調變器、增刪器(add-dropper)以及其他的元件。裝置500A可包含混合型裝置，諸如混合型光子積體電路(Photonic Integrated Circuit,PIC)架構、混合型雷射、混合型或Si光偵測器(hybrid or Siphotodetector)、混合型或Si調變器、表面光柵(surface grating)、被動Si波導組件(passive Si waveguide component)、開關以及其他的元件，它們可全部位在相同的晶片上。具有嚴重的裝置熱的元件可能與一SOD波導結構有關聯，諸如圖案化結構508A。利用熱調諧的元件(例如環調變器、增刪器等等)和/或不會蒙受裝置熱的元件[例如表面光柵耦合器(surface grating coupler)]可被提供以作為一局部化絕緣圖案化結構540A(例如SOI區域)被形成在被毯覆性地沉積的鑽石層504A的頂部上。
該絕緣圖案化結構540A可包含一金屬層560A。該金屬層560A可能與裡面置放有一表面光柵的區域(亦即位在絕緣圖案化結構540A之下的區域)有關聯。在一實施例中，一被動波導區域金屬層560A可被省略以避免光的金屬 吸收(metal absorption of light)。
該金屬層560A可將光反射回至一表面光柵耦合器區域內的表面(例如絕緣圖案化結構540A)。一個氧化物介電質542A可被移除以接納(accommodate)金屬層560A。鑽石在那些與該絕緣圖案化結構540A相關聯的局部化區域(localized region)(包含那些具有一金屬層560A的區域)內是不被需要的。但是，該鑽石層504A位在那些局部化區域內的一個區域不需要被移除，因而實現有效率的裝置製造。
圖5B是依據一實施例之一包含有一絕緣圖案化結構540B以及一鑽石層504B的裝置之一截面側視圖，根據如圖5A中所指明的圖5A之一截面側視圖。該絕緣圖案化結構540B可被耦合至該鑽石層504B、中間材料層512B(可被包含或省略，如同其他的實施例一樣)以及基體層502B。該絕緣圖案化結構540B可為部分的元件層506B，且可包含金屬層560B、介電質542B以及圖案化結構508B。
入射光可穿越圖案化結構508B。不論光損耗(optical loss)是增加或減少端視位於該圖案化結構508B和金屬層560B之間的該介電質542B之一厚度而定。在一實施例中，若該介電質是1 μm或更厚，那麼透過該金屬層560B的光吸收(absorption of light)可為可忽略的。若508B包含一週期性圖案化結構(periodically patterned structure)[例如光柵(grating)]，它可向上與向下產生一同時的光反射。就向上的反射(upward reflection)被偏好的狀況而言，向下的部分(downward part)可透過該金屬層560B被再次地向上反 射。金屬反射器可提供一高反射率(reflectivity)以避免消耗原本被向下反射的光。介電質可為較厚的或較薄的，且可基於一介於該圖案化結構508B之一材料(例如矽)和該介電質542B之一材料(例如SiO2 )之間的折射率對比(index contrast)來作選擇。此光反射根據介電質之一厚度而與入射光之一特定相位關係相關聯。該介電質542B的厚度是要提供一自由度(freedom)以調整一位於介電質542B內的光反射之相位，而使得原本被反射的向上部分(originally reflected upward part)以及從該金屬反射器反彈的光(light bouncing back from the metal reflector)可建設性地或破壞性地產生干擾。
一來自兩個部分的光反射可為異相(out of phase)或同相(in phase)，俾以增強(enhance)或取消(cancel)位於一方向內之光。例如，相位抵銷(phase cancellation)可提供一種形式的隔離(isolation)給一整合有相位抵銷的裝置的部分。藉由選擇介電質542B之合適的初始厚度，一相位關係可在透過該光柵508B被向上反射的光以及穿越該介電質542B向下(going down)並接而形成一向上(going up)的光反射的入射光之間被調整。例如，來自該金屬層560B的光反射與從該光柵508B反射而出(reflecting off)的光可為同相[例如建設性干擾(constructive interference)]，這可徹底地提高光柵發射效率(grating emission efficiency)。其他的相位關係是可能的，包含建設性和/或破壞性干擾以影響光柵發射效率。一干涉元件(interferometric device)可利用該絕緣圖案化結構540B來提供不同的通道(path)之相對的相位(relative phase)，該等不同的通道被規定要在那個元件的輸 出處提供一特別的相位/振幅。各種不同的元件[例如干涉儀(interferometer)]可被提供以提供相位調整(例如0度、90度、180度等等之類的相位調整)，而干涉儀/元件可包含馬赫-岑得干涉儀(Mach-Zehnder interferometer)以測定來自一同調光源的兩個準直光束(collimated beam)之間的相對相移(relative phase shift)。
圖5C是依據一實施例之一包含有一絕緣圖案化結構540C以及一鑽石層504C的裝置500C之一截面側視圖。一基體層502C可經由一中間材料層512C被耦合至該鑽石層504C。該鑽石層504C可被耦合至一元件層506C。組件510C可被耦合至該元件層506C並且與一光學模態區域530C相關聯。該元件層506C可被圖案化以一圖案化結構508C以及絕緣圖案化結構540C。該鑽石層504C可順應該元件層506C的圖案化，包含順應該圖案化結構508C以及該絕緣圖案化結構540C。
該絕緣圖案化結構540C的介電質542C可包含一氣隙544C，它可藉由選擇性地移除至少一部分的介電質542C而被提供。氣隙544C可被提供在絕緣圖案化結構540C的圖案化部分的下方。該氣隙544C可提供熱隔離(thermal isolation)以及波導，因此被用來生成該氣隙544C的該介電質542C的初始氧化物(initial oxide)可以比在具有一不帶有一氣隙544C的氧化物介電質542C的實例之中者為薄。例如，相對於1-3μm的厚度且其中光傳輸(light passage)是經由介電質542C，氣隙544C可能為大約500nm是與通經氣隙 544C的光傳輸有關聯。
圖5D是依據一實施例之一包含有一絕緣圖案化結構540D以及一鑽石層504D的裝置之一截面側視圖，根據如圖5C中所指明的圖5C之一截面側視圖。該絕緣圖案化結構540D被耦合至該鑽石層504D，中間材料層512D(當被包含之時)以及基體層502D。該絕緣圖案化結構540D可為部分的元件層，且可包含一金屬層560D、氣隙544D以及圖案化結構508D。相較於使用另一種型式的介電質來替代該氣隙544D，該氣隙544D可提供有關光學性能(光反射、建設性/破壞性干擾等等)以及其他的性能標準(performance criteria)(例如熱)之額外的選擇。
圖6A是依據一實施例之一包含有一鑽石層604A的裝置600A之一截面側視圖。因為該鑽石層604A是要順應圖案化結構，該鑽石層604A本身可提供波導或其他的性能提升結構/形貌體(performance enhancing structure/feature)。
CVD鑽石技術可被施用以形成鑽石-核波導(diamond-core waveguide)[例如供量子元件應用(quantum device application)之用]，包含諸如鑽石槽(diamond slot)、鑽石肋(diamond rib)、反向鑽石肋(inverted diamond rib)、鑽石奈米線(diamond nanowire)、反向鑽石奈米線(inverted diamond nanowire)以及條狀波導(stripe waveguide)的波導之形成。在一實施例中，介電質642A，例如一由SiO2 所構成之層[CVD的熱(thermal of CVD)]，可被形成在一基體層602A(例如一個純Si晶圓)之上。一凹槽(trench)可被蝕刻於 介電質642A內。在毯覆性沉積CVD鑽石層604A於該介電質642A的上方之後，該鑽石層604A之一表面可被拋光。一上方的介電質643A(例如，另一個由SiO2 所構成之層)可被沉積在該鑽石層604A之上以當作如圖6A中所示的反向鑽石肋(inverted diamond rib)波導的頂披覆層(top cladding)，它亦可代表其他的波導(包含一被例示為650A的鑽石奈米線波導)。裝置600A可以被稱為一SOD第二型裝置(SOD type II device)，其中一波導被形成而使得一凹槽被填滿以鑽石而且該鑽石提供裝置功能性(device functionality)。因此，該鑽石波導可提供良好的排熱(heat extraction)。
此處所述的波導亦可包含條狀[亦即溝道(channel)]波導，它可代表一肋狀波導(rib waveguide)之一極限(extreme)，其中一肋厚度(rib thickness)趨近於零，而使得核心層於一無光被導引傳播的區域內實際上是被移除的。一條狀波導亦可被提供，具有一三角形截面(triangular cross-section)。
圖6B是依據一實施例之一包含有一鑽石層604B的裝置600B之一截面側視圖。一介電質642B被耦合至基體層602B。該鑽石層604B被耦合至該介電質642B，而接著一波導結構被形成，並且一上方的介電質643B被耦合至該鑽石層604B。
圖6A和6B中的鑽石波導結構可允許與該(等)鑽石層內部的氮晶格空位中心(nitrogen vacancy center)的強力光學模態相互作用(strong optical mode interaction)，因而 增進包含鑽石層的光學量子元件(optical quantum device)的效率。範例製程(example process)可被使用以便以一更有效率的方式來提供該等結構而無需一用以將磷化鎵(Gallium Phosphide,GaP)薄膜轉移至要為波導核心材料的鑽石之上的步驟。
圖7A-7J是依據一實施例之一包含有一鑽石層的裝置之一製造方法的截面側視圖。在圖7A中，一絕緣體上矽(SOI)基體701A被顯示，雖然一由胚料矽或其他半導體構成的晶圓可被使用。該SOI基體701A可包含一由介電質742A所構成之層，將該SOI基體701A分成該基體之一上方層以及該基體之一下方部分。該基體的上方層可被使用作為作為一元件層706A。就一由胚料材料所構成的晶圓(a wafer of blank material)而言，胚料離子佈植(blank ion implantation)可被使用以製備該基體701A來供隨後的根據一離子佈植層(ion implantation layer)(圖未示出)的分隔(separation)[例如，使用一Smart CutTM 或其他諸如分裂(splitting)等等之類的方法]。
圖7B顯示元件層706B，它包含圖案化結構708B的形成以及介電質742B的形成以提供被封裝的元件層(encapsulated device layer)707B。例如，圖案化結構708B可為一波導，而介電質742B可根據熱氧化被提供以封裝一部分的元件層706B。與該被封裝的元件層707B相關聯的該介電質742B之一厚度可被變化，端視所欲的光學特性以及其他因素而定。金屬層760B可如所顯示的被形成在該介電 質742B的頂部上，俾以提供與該被封裝的元件層707B有關聯的反射率(reflectance)。金屬層760B可根據選擇性金屬沉積而被形成。金屬層760B在，例如有表面光柵被置放之處，可被包含，以及在，例如有形成一被動波導區域並防止光的金屬吸收之處，可被省略。因此，裝置製造可涉及在施加更多的層之前圖案化一SOI晶圓。元件層706B可被暴露於其他的圖案化/技術(patterning/technique)，包含離子佈植以選擇性地影響包含有圖案化結構708B的部分以及他處的該元件層706B。一第二氧化物封裝形成(oxide encapsulation formation)(圖未示出)可被形成在該金屬層760B的頂部之上，因而封裝該金屬層760B。封裝該金屬層760B可防止一鑽石層[例如CVD鑽石反應器(CVD diamond reactor)]的金屬汙染(metal contamination)，以及允許一更廣泛的各式各樣類型的金屬供用於該金屬層760B，包含非CMOS相容金屬(non-CMOS compatible metal)(例如金、銀)以及具有優越的光學鏡像性質(optical mirroring property)的金屬。
圖7C顯示位在元件層706C的頂部之上的鑽石層704C的形成。該鑽石層704C可使用CVD或其他允許該鑽石層704C去順應該元件層706C的圖案化(包含順應圖案化結構708C、介電質742C和/或金屬層760C)的方法而形成，亦即鑽石層會經由金屬反射器來順應於介電質。
圖7D顯示位在鑽石層704D的頂部之上的中間材料層712D的形成。該中間材料層712D可填滿鑽石層704D內的任何不平整(irregularity)，並且可呈一薄層被施加俾以防止增高熱阻抗(thermal impedance)。任選其一地，該鑽石層 704D可被拋光平整(polished smooth)，而使得該中間材料層712D可被省略。該中間材料層712D可具有高傳熱性，可相容於CMOS製程，以及可被容易地拋光以提供一結合表面。
圖7E顯示該中間材料層712E的拋光。該中間材料層712E可使用CMP或其他的技術被拋光。於是，該中間材料層712E被製備以供結合，而它的厚度可被縮減以降低熱阻抗以及提供其他的利益。
圖7F顯示該中間材料層712F至一基體層702F的結合。舉例來說，該基體層702F可為一矽操作晶圓(silicon handle wafer)。該SOI基體701F已被倒轉，而使得該中間材料層712F是面朝向下方的(facing down)。該基體層702F可包含基體圖案化(substrate patterning)703F(例如一系列的凹槽或其他的圖案化)，雖然該基體圖案化703F在範例裝置中可被省略，且可被用來提供額外的光學和/或機械性增強。
圖7G顯示該SOI基體之一部分的移除，包含最上面的由矽以及介電質所構成之層的移除，暴露元件層706G以作為裝置平台之一上方層。該層可依據Smart CutTM 或其他的技術被移除，例如藉由在該基體之一胚料離子佈植層(圖未示出)處進行分裂。於是，圖案化結構708G以及介電質742G被置放在裝置平台的頂部處，以介電質742G來封裝該元件層706G之一部分。
圖7H顯示元件層706H的圖案化以形成被介電質742H封裝的絕緣圖案化結構740H。再者，雖然未被特別地 例示於圖7H中，該元件層706H之一頂部表面被暴露以供進一步的圖案化，包含當中有一不對稱的圖案化結構708H藉由圖案化一不同於一下方部分的上方部分而被形成的實例。元件層706H可被暴露予其他的圖案化/技術，包含離子佈植。
圖7I顯示對應於圖案化結構708I之被耦合至元件層706I的組件710I。該組件710I可為被結合至該元件層706I的晶圓。該組件710I亦可根據將III-V族層置於該元件層706I之上的III-V族磊晶轉移(III-V epitaxial transfer)[例如組件層與元件層706I之混合整合(hybrid integration)]而被製造成位在該元件層706I之上。該組件710I被耦合至該元件層706I以容許一光學模態區域730I的形成。組件710I的形成可包含電極圖案成型(electrode patterning)。於是，多種組件(例如，絕緣圖案化結構740I以及組件710I)可被置放在相同的裝置平台上，包含熱絕緣的/不敏感的/調諧的(thermally insulated/insensitive/tuned)以及熱生成(thermally generating)裝置。絕緣圖案化結構740I的形成可包含加熱器部分(heater portion)的形成以影響該絕緣圖案化結構740I之一熱環境(thermal environment)，亦即以一披覆層(cladding)來封裝該絕緣圖案化結構740I之一頂部部分並於該披覆層之上形成一加熱器部分。
圖7J顯示包含一與介電質742J相關聯的氣隙744J之絕緣圖案化結構740J。該氣隙744J可藉由選擇性地蝕刻該介電質742J、暴露金屬層760J而被形成。再者，該氣 隙744J之一厚度可依據該介電質的形成(例如參見圖7B)而被精密地控制，俾以提供跟該氣隙744J的厚度有關的調諧性能(tuned performance)。鑽石層704J可順應元件層706J、包含介電質742J/金屬層760J的絕緣圖案化結構740J以及圖案化結構708J。根據以上所述的製造方法，各種不同的形貌體可埋置在該鑽石層704J內以求增強的熱性能(enhanced thermal performance)以及其他利益。
本發明的廣度與範圍不應受以上所述實施例之任一者所限制，而應該依據後附申請專利範圍以及它們的等效物來作界定。
100‧‧‧裝置
102‧‧‧基體層
104‧‧‧鑽石層
106‧‧‧元件層

Claims (14)

  1. 一種包括鑽石層之裝置，其包含：一基體層；一耦合至該基體層的鑽石層；以及一元件層，它包含藉由該鑽石層而與該基體層分隔開之一圖案化結構，其中該鑽石層會順應該圖案化結構；其中該圖案化結構之一上方部分相對於該圖案化結構之一下方部分被不對稱地圖案化。
  2. 如申請專利範圍第1項的裝置，其中該元件層之一頂部表面是要被耦合以一與該圖案化結構相關聯的組件以與該圖案化結構相互作用。
  3. 如申請專利範圍第1項的裝置，其中該元件層包含被一介電質所封裝的一絕緣圖案化結構。
  4. 如申請專利範圍第3項的裝置，其中該元件層的該絕緣圖案化結構與一組件相關聯，該組件是下列的至少一者：(i)熱調諧的，(ii)熱不敏感的，以及(iii)非生熱的(non-heat-generating)。
  5. 一種鑽石上矽(SOD)裝置，其包括：一基體層；一耦合至該基體層的鑽石層；以及一矽元件層，它以一波導被圖案化且被耦合至該鑽石層，其中該鑽石層會順應該波導。
  6. 如申請專利範圍第5項的裝置，其中該鑽石層經由至少一中間材料層而被耦合至該基體層，該中間材料層與比一透明絕緣體所具者更大的一傳熱性相關聯。
  7. 如申請專利範圍第5項的裝置，其中該矽元件層之一頂部表面相對於該矽元件層之一底部表面被不對稱地圖案化，而使得該波導被結構化來提供一通道來供與該波導相關聯的電荷載體流動跨越與該波導相關聯的一光學模態區域之一中心。
  8. 如申請專利範圍第5項的裝置，其中該波導與一單一側向混合模態以及一要與該波導耦合的組件相關聯，其中一波導側向尺寸是窄於一組件側向尺寸。
  9. 如申請專利範圍第5項的裝置，其中該鑽石層會順應該波導以形成下列至少一者：一鑽石核心波導、一鑽石槽波導、一鑽石肋波導、一反向鑽石助波導、一鑽石奈米線波導、一反向鑽石奈米線波導以及一條狀波導。
  10. 一種包括鑽石層之裝置，其包含：一基體層；一耦合至該基體層的鑽石層；一元件層，它包含藉由該鑽石層而與該基體層分隔開的一圖案化結構，其中該鑽石層會順應該圖案化結構；以及一絕緣圖案化結構，它被一介電質所封裝而且藉由該鑽石層而與該基體層分隔開，其中該鑽石層會順應該介電質。
  11. 如申請專利範圍第10項的裝置，其中該介電質包含一氣隙。
  12. 如申請專利範圍第10項的裝置，其進一步包括一與該介電質相關聯的金屬反射器，其中該鑽石層會經由該金屬反射器來順應該介電質。
  13. 如申請專利範圍第12項的裝置，其中該金屬反射器是要提供一根據通經該介電質的入射光之光反射，其中該光反射根據該介電質之一厚度而與該入射光之一特殊的相位關係相關聯。
  14. 如申請專利範圍第10項的裝置，其中該裝置是一混合型裝置，它包含一與元件層圖案化結構相關聯的鑽石上矽(SOD)部分以及一與該絕緣圖案化結構相關聯的絕緣體上矽(SOI)部分，其中該裝置可相容於熱調諧。
TW101139947A 2011-10-28 2012-10-29 包括鑽石層之裝置 TWI493664B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/058352 WO2013062584A1 (en) 2011-10-28 2011-10-28 Devices including a diamond layer

Publications (2)

Publication Number Publication Date
TW201324704A TW201324704A (zh) 2013-06-16
TWI493664B true TWI493664B (zh) 2015-07-21

Family

ID=48168251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139947A TWI493664B (zh) 2011-10-28 2012-10-29 包括鑽石層之裝置

Country Status (6)

Country Link
US (1) US9711534B2 (zh)
EP (1) EP2771912A4 (zh)
KR (1) KR20140088585A (zh)
CN (1) CN103890945B (zh)
TW (1) TWI493664B (zh)
WO (1) WO2013062584A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9835778B1 (en) 2013-09-13 2017-12-05 Lockheed Martin Corporation Apparatus and method for a diamond substrate for a multi-layered dielectric diffraction grating
US9366872B2 (en) 2014-02-18 2016-06-14 Lockheed Martin Corporation Apparatus and method for fiber-laser output-beam shaping for spectral beam combination
US10168393B2 (en) 2014-09-25 2019-01-01 Lockheed Martin Corporation Micro-vacancy center device
JP2015184375A (ja) * 2014-03-20 2015-10-22 株式会社東芝 光配線デバイスおよびその製造方法
US10520558B2 (en) 2016-01-21 2019-12-31 Lockheed Martin Corporation Diamond nitrogen vacancy sensor with nitrogen-vacancy center diamond located between dual RF sources
US9910105B2 (en) 2014-03-20 2018-03-06 Lockheed Martin Corporation DNV magnetic field detector
US9557391B2 (en) 2015-01-23 2017-01-31 Lockheed Martin Corporation Apparatus and method for high sensitivity magnetometry measurement and signal processing in a magnetic detection system
WO2015157290A1 (en) 2014-04-07 2015-10-15 Lockheed Martin Corporation Energy efficient controlled magnetic field generator circuit
WO2016018288A1 (en) 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
WO2016126436A1 (en) 2015-02-04 2016-08-11 Lockheed Martin Corporation Apparatus and method for recovery of three dimensional magnetic field from a magnetic detection system
WO2016126435A1 (en) 2015-02-04 2016-08-11 Lockheed Martin Corporation Apparatus and method for estimating absolute axes' orientations for a magnetic detection system
JP6600476B2 (ja) * 2015-03-30 2019-10-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017032680A (ja) * 2015-07-30 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2017039674A1 (en) 2015-09-03 2017-03-09 Hewlett Packard Enterprise Development Lp Defect free heterogeneous substrates
WO2017095454A1 (en) 2015-12-01 2017-06-08 Lockheed Martin Corporation Communication via a magnio
WO2017123245A1 (en) 2016-01-15 2017-07-20 Hewlett Packard Enterprise Development Lp Multilayer device
WO2017127079A1 (en) 2016-01-21 2017-07-27 Lockheed Martin Corporation Ac vector magnetic anomaly detection with diamond nitrogen vacancies
GB2562193B (en) * 2016-01-21 2021-12-22 Lockheed Corp Diamond nitrogen vacancy sensor with common RF and magnetic fields generator
US11088244B2 (en) 2016-03-30 2021-08-10 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10338163B2 (en) 2016-07-11 2019-07-02 Lockheed Martin Corporation Multi-frequency excitation schemes for high sensitivity magnetometry measurement with drift error compensation
US10345395B2 (en) 2016-12-12 2019-07-09 Lockheed Martin Corporation Vector magnetometry localization of subsurface liquids
US10330744B2 (en) 2017-03-24 2019-06-25 Lockheed Martin Corporation Magnetometer with a waveguide
US10228429B2 (en) 2017-03-24 2019-03-12 Lockheed Martin Corporation Apparatus and method for resonance magneto-optical defect center material pulsed mode referencing
US10317279B2 (en) 2016-05-31 2019-06-11 Lockheed Martin Corporation Optical filtration system for diamond material with nitrogen vacancy centers
US10345396B2 (en) 2016-05-31 2019-07-09 Lockheed Martin Corporation Selected volume continuous illumination magnetometer
US10571530B2 (en) 2016-05-31 2020-02-25 Lockheed Martin Corporation Buoy array of magnetometers
US10281550B2 (en) 2016-11-14 2019-05-07 Lockheed Martin Corporation Spin relaxometry based molecular sequencing
US10677953B2 (en) 2016-05-31 2020-06-09 Lockheed Martin Corporation Magneto-optical detecting apparatus and methods
US10371765B2 (en) 2016-07-11 2019-08-06 Lockheed Martin Corporation Geolocation of magnetic sources using vector magnetometer sensors
US10408890B2 (en) 2017-03-24 2019-09-10 Lockheed Martin Corporation Pulsed RF methods for optimization of CW measurements
US10274550B2 (en) 2017-03-24 2019-04-30 Lockheed Martin Corporation High speed sequential cancellation for pulsed mode
US10527746B2 (en) 2016-05-31 2020-01-07 Lockheed Martin Corporation Array of UAVS with magnetometers
US10359479B2 (en) 2017-02-20 2019-07-23 Lockheed Martin Corporation Efficient thermal drift compensation in DNV vector magnetometry
US10490588B2 (en) 2016-09-16 2019-11-26 Semiconductor Components Industries, Llc Methods and apparatus for a thermal equalizer in an image sensor
US10338164B2 (en) 2017-03-24 2019-07-02 Lockheed Martin Corporation Vacancy center material with highly efficient RF excitation
US10371760B2 (en) 2017-03-24 2019-08-06 Lockheed Martin Corporation Standing-wave radio frequency exciter
US10459041B2 (en) 2017-03-24 2019-10-29 Lockheed Martin Corporation Magnetic detection system with highly integrated diamond nitrogen vacancy sensor
US10379174B2 (en) 2017-03-24 2019-08-13 Lockheed Martin Corporation Bias magnet array for magnetometer
CN107287654A (zh) * 2017-07-14 2017-10-24 中国电子科技集团公司第四十六研究所 一种cvd法合成单晶金刚石降低位错密度的方法
US10381801B1 (en) * 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
TWI768794B (zh) * 2020-03-31 2022-06-21 台灣積體電路製造股份有限公司 光學裝置與其製造方法
US11525957B2 (en) 2020-03-31 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication process control in optical devices
US11828984B2 (en) 2022-02-24 2023-11-28 Globalfoundries U.S. Inc. Thermal management of an optical component for temperature control
US11846804B2 (en) 2022-02-24 2023-12-19 Globalfoundries U.S. Inc. Thermally-conductive features positioned adjacent to an optical component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414309A (en) * 2002-06-18 2004-08-01 Sumitomo Electric Industries N-type semiconductor diamond producing method and semiconductor diamond
TW200609998A (en) * 2004-05-13 2006-03-16 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131963A (en) * 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
GB2228745B (en) 1989-01-10 1993-09-08 Kobe Steel Ltd Process for the selective deposition of thin diamond film by gas phase synthesis
US5683939A (en) 1993-04-02 1997-11-04 Harris Corporation Diamond insulator devices and method of fabrication
US20030021515A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Semiconductor structure employing a multi-path wave guide to concurrently route signals
US6940096B2 (en) * 2002-04-30 2005-09-06 Intel Corporation Double gate field effect transistor with diamond film
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
US20060113545A1 (en) 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
GB0505752D0 (en) 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
US7546000B2 (en) 2006-09-07 2009-06-09 Hewlett-Packard Development Company, L.P. Scalable and defect-tolerant color-center-based quantum computer architectures and methods for fabricating color-center-based quantum computer architectures
US7427525B2 (en) * 2006-10-13 2008-09-23 Hewlett-Packard Development Company, L.P. Methods for coupling diamond structures to photonic devices
US8236594B2 (en) 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7846767B1 (en) 2007-09-06 2010-12-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
JP2009076694A (ja) 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
US8026581B2 (en) 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
CN105097712A (zh) 2009-07-15 2015-11-25 斯兰纳半导体美国股份有限公司 具有背侧散热的绝缘体上半导体
US8697565B2 (en) * 2012-03-30 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow via formation by oxidation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414309A (en) * 2002-06-18 2004-08-01 Sumitomo Electric Industries N-type semiconductor diamond producing method and semiconductor diamond
TW200609998A (en) * 2004-05-13 2006-03-16 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming

Also Published As

Publication number Publication date
KR20140088585A (ko) 2014-07-10
CN103890945B (zh) 2017-05-10
US9711534B2 (en) 2017-07-18
CN103890945A (zh) 2014-06-25
US20140264723A1 (en) 2014-09-18
TW201324704A (zh) 2013-06-16
WO2013062584A1 (en) 2013-05-02
EP2771912A4 (en) 2015-07-01
EP2771912A1 (en) 2014-09-03

Similar Documents

Publication Publication Date Title
TWI493664B (zh) 包括鑽石層之裝置
US10459166B2 (en) Optical coupling scheme
US10777722B2 (en) Methods and apparatus providing thermal isolation of photonic devices
US10483716B2 (en) Photonic device comprising a laser optically connected to a silicon wave guide and method of fabricating such a photonic device
EP3055879B1 (en) Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
JP7334045B2 (ja) シリコン導波路に光学的に接続されたレーザーを含むフォトニックデバイス及びこのようなフォトニックデバイスの製造方法
US10831043B2 (en) Electro-optically active device
JP2016042575A (ja) 光集積回路を製造する方法
KR20140060547A (ko) 집적 도파관 커플러
US10809547B2 (en) Electro-optically active device
CN114730045B (zh) 制造光电子部件的方法
JP2015504183A (ja) 基板への結合損失を削減したフォトニック結晶導波路
Kang et al. Amorphous-silicon inter-layer grating couplers with metal mirrors toward 3-D interconnection
EP3936930B1 (en) Monolithic iii-v-on-silicon opto-electronic phase modulator with a ridge waveguide
KR20130069116A (ko) 반도체 레이저 및 그의 제조방법
TWI840122B (zh) 垂直光柵耦合器及其形成和使用方法
US11777274B2 (en) Semiconductor optical device and method for manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees