TWI486023B - 在活動狀態功率管理過程中改善延時的方法和系統 - Google Patents

在活動狀態功率管理過程中改善延時的方法和系統 Download PDF

Info

Publication number
TWI486023B
TWI486023B TW097138714A TW97138714A TWI486023B TW I486023 B TWI486023 B TW I486023B TW 097138714 A TW097138714 A TW 097138714A TW 97138714 A TW97138714 A TW 97138714A TW I486023 B TWI486023 B TW I486023B
Authority
TW
Taiwan
Prior art keywords
pci
state
packet
transition
controller
Prior art date
Application number
TW097138714A
Other languages
English (en)
Other versions
TW200935819A (en
Inventor
Steven Lindsay
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW200935819A publication Critical patent/TW200935819A/zh
Application granted granted Critical
Publication of TWI486023B publication Critical patent/TWI486023B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Power Sources (AREA)

Description

在活動狀態功率管理過程中改善延時的方法和系統
本發明涉及電腦系統，具體涉及電腦系統中的PCI-E介面，更具體地說，涉及一種在活動狀態功率管理過程中改善PCI-E L1ASPM延時的方法和系統。
PCI-E(Peripheral Component Interconnect Express)介面應用於伺服器、桌面型電腦和移動PC中。PCI-E的一個重要的省電特徵是活動狀態功率管理(ASPM)。當在特定PCI-E鏈路中啟用了L1 ASPM且該鏈路處於非活動狀態一段時間(例如幾十或幾百微秒)時，PCI-E鏈路將轉變到L1狀態，消耗比全功率(即全功能的L0(on)狀態)少很多的功率。在L1狀態下，PCI-E時鐘被停止，PLL掉電以省電。但是，為了使設備開始DMA並通過PCI-E鏈路傳送資料，該鏈路必須返回到L0狀態。
從L1轉變到L0的過程不是暫態的。這一轉變時間期間被稱為“L1退出延時”。L1退出延時從設備決定其需要進行PCI-E事務(例如DMA)並開始到L0的轉變的時間點開始。L1退出延時在PCI-E鏈路已經完全轉變到L0狀態時結束。精確的L1退出延時取決於PCI-E鏈路兩端的設備的設計，但若PLL未掉電該延時將大於20微秒，若PLL掉電則大於100微秒。
十億位元(gigabit)和快速乙太網控制器可使用PCI-E匯流排來連接PC，因為PCI-E是公共高速週邊介面。此外，這些具有PCI-E介面的乙太網控制器非常期望支援L1 ASPM，以便在介面為非活 動狀態期間PCI-E鏈路能自動置入低功率狀態。但是，長時間的L1延時將對網路回應和性能產生負面影響。這是因為L1退出延時會影響一個網路工作站處理並回應由另一網路工作站發送的網路資料包所需的延時。在Gigabit乙太網速度下，在某些涉及對延時敏感的應用或基準的情況下即使10微秒的延時也是非常不期望出現的。
設備的L1退出延時取決於該設備的物理層設計。在物理層設計的性能、成本和複雜度之間可以取得折衷。因此L1退出延時在稍小於10微秒到幾百微秒的非常大的範圍內。在PCI-E基準時鐘以及PLL已掉電時，即使具有“較低”L1退出延時的設備也具有大於30(某些情況下大於100)微秒的從L1退出的延時，因為在向L0轉變時，時鐘需要重啟，PLL需要重新獲取時鐘。
比較本發明後續將要結合附圖介紹的系統，現有技術的其他局限性和弊端對於本領域的普通技術人員來說是顯而易見的。
本發明提供了一種通過在較早的時間點前瞻性地開始轉變來改善有效的PCI-EL1ASPM退出延時的方法和系統，結合至少一幅附圖進行了充分的展現和描述，並在權利要求中得到了更完整的闡述。
根據本發明的一個方面，本發明提供了一種在活動狀態功率管理過程中改善延時的方法，所述方法包括：進入低功率PCI-E狀態；預測將需要全功率PCI-E狀態的事務；基於所述預測到的事務轉變到全功率PCI-E狀態。
優選地，預測所述事務包括調度一事件，其中所述事件在計時器期滿時開始。
優選地，所述事件包括狀態更新。
優選地，所述事件包括中斷生成。
優選地，所述事件包括傳送統計值給主機。
優選地，轉變到全功率狀態在一延時後發生。
優選地，所述延時是基於時間的。
優選地，預測所述事務包括：接收資料包；驗證與所述資料包關聯的位址。
優選地，轉變到全功率PCI-E狀態在一延時後發生。
優選地，所述延時是基於時間的。
優選地，所述延時是基於接收到資料量的。
優選地，所述延時是基於相對于資料包的長度接收到的資料的量的。
優選地，所述方法包括：在轉變到全功率PCI-E狀態後校驗資料包的錯誤，然後在非活動狀態計時器期滿後發起返回低功率(L1)狀態的轉變。
根據本發明的一個方面，本發明還提供一種在活動狀態功率管理過程中減少狀態轉變的方法，所述方法包括：預測一DMA事務；基於所述預測到的DMA事務重置一非活動狀態計時器。
根據本發明的另一方面，本發明提供一種在活動狀態功率管理過程中改善延時的系統，所述系統包括：具有功率管理特徵的介面，其中所述功率管理特徵包括低功率PCI-E狀態和全功率PCI-E狀態；用於指示所述介面發起從低功率PCI-E狀態到全功率PCI-E狀態的轉變的控制器，其中所述控制器預測對所述全功率PCI-E狀態的需求。
優選地，所述控制器是乙太網MAC。
優選地，所述控制器是WLAN控制器。
優選地，所述控制器確定在發起從低功率PCI-E狀態到全功 率PCI-E狀態的轉變之前資料包已經通過了位址過濾。
優選地，所述控制器在預測全功率PCI-E狀態需求和發起轉變之間產生一延時。
優選地，所述延時是基於時間的。
優選地，所述延時是基於接收的資料量的。
優選地，所述延時是基於相對于資料包內的資料總量所接收的資料的量的。
優選地，所述控制器以一個或多個速度操作。
優選地，預測全功率PCI-E狀態需求和發起轉變之間的時間根據所述控制器的操作速度來確定。
根據本發明的一個方面，本發明提供一種在活動狀態功率管理過程中減少狀態轉變的系統，所述系統包括：具有功率管理特徵的介面；用於在預測到DMA事務時重置非活動狀態計時器的控制器。
本發明的各種優點、各個方面和創新特徵，以及其中所示例的實施例的細節，將在以下的描述和附圖中進行詳細介紹。
300‧‧‧十億位元(Gigabit)乙太網控制器
301‧‧‧乙太網媒體存取控制(MAC)
303‧‧‧DMA引擎
305‧‧‧PCI-E核
307‧‧‧網路介面
309‧‧‧物理層
311‧‧‧PCI匯流排
圖1是依據本發明第一實施例的改善PCI-E L1 ASPM退出延時的方法的流程圖；圖2是依據本發明第二實施例的改善PCI-E L1 ASPM退出延時的方法的流程圖；圖3是依據本發明實施例的改善PCI-E L1 ASPM退出延時的系統的示意圖。
本發明涉及通過基於網路刺激(network stimulus)在較早的時間點前瞻性地開始L1退出來改善PCI-E L1活動狀態功率管理(ASPM)退出延時。改善的延時可實現更高級別的性能和回應度，同時支援ASPM的好處。本發明可嵌入在具有PCI-E介面支援 ASPM的網路介面控制器(NIC)內。儘管以下的描述將結合PCI-E介面的特定實施例來給出，還有其他很多實施例也可以使用這些系統和方法。本發明還可縮減使用PCI-E介面的其他處理中的延時。
根據本發明的不同實施例，智慧NIC可基於網路刺激來預測比正常情況(正好在NIC必須發起DMA之前)更早地退出L1狀態的需求。換言之，本發明使得NIC可正好在設備有待決的PCI-E事務(例如DMA讀或寫)準備發起之前發起從L1到L0的轉變。根據本發明，NIC可前瞻性地發起從低功率的L1狀態到全功率的L0狀態的轉變。通過預測並較早地發起該轉變，可以將部分L1退出延時遮罩，並且PCI-E鏈路可以更快地返回到L0狀態。更快地回到L0狀態可以改進支援PCI-E活動狀態功率管理的網路控制器的性能和回應度。
從L1到L0的轉變可由設備在其被請求發起PCI-E事務後立即開始。若NIC接收到資料包，在DMA請求將該資料包發送給主記憶體之前，該資料包將被全部緩存並被驗證。十億位元(Gigabit)(以及更快的)NIC可在請求DMA之前完全地緩存一資料包。較慢的NIC在請求DMA之前僅能緩存該資料包的一部分。
為了縮減延時，可在設備真正地具有一待決PCI-E事務之前，基於預測(speculation)發起從L1到L0的轉變。從L1到L0的轉變可在NIC能夠做出在近期極有可能需要進行DMA請求的決定時開始。這可以提供多於10微秒的領先。
圖1是根據本發明第一實施例的改善PCI-E L1 ASPM退出延時的方法的流程圖。步驟101中，啟動NIC以接收資料包。步驟103中，只要一入站資料包的足夠部分已經接收到，NIC就驗證該資料包是否通過位址過濾。可以推測該資料包是無錯的並且需要DMA到主記憶體。
步驟105中，NIC確定PCI-E介面處於何種狀態。若PCI-E 介面正處於L0狀態，在步驟107中將該設備的PCI-E非活動狀態計數器重置，且NIC返回步驟101中等待接收資料包。若PCI-E介面正處於L1狀態且在步驟109中發現該設備處於PCID3狀態，NIC返回到步驟101中等待接收資料包。若PCI-E介面處於L1狀態且在步驟109中未發現該設備處於PCI D3狀態，則步驟111中NIC將發起從L1到L0的轉變並重置PCI-E非活動狀態計時器。這正好在整個資料包被接收到之前發生，並可允許NIC比等待DMA引擎請求一DMA傳輸的情況至少提前10微秒開始從L1到L0的轉變。
通過前瞻性地請求一較早的從L1到L0的轉變，NIC可在實際無需做出DMA請求的情況下將匯流排轉換到L0狀態。若NIC最終確定該資料包是有錯的(例如，具有FCS錯誤)，則NIC可丟棄該資料包，並不發起針對該資料包資料的DMA請求。
PCI-E規範在即使狀態轉變並未立即引起PCI-E事務的情況下，也允許進行到L0的轉變。做出不必要的從L1到L0的轉變的不利結果是匯流排在一小段時間內將消耗掉稍微多一些功率。步驟113中，使用非活動狀態計時器來確定因為非活動狀態何時設備應該將鏈路從L0轉變回L1。步驟115中，匯流排因非活動狀態而轉變回L1狀態。若不必要的L1到L0轉變的次數被保持在一個最小值(例如小於5%)，功耗的負面影響便可以忽略，L1退出延時的改善將是顯而易見且引人注目的。Gigabit乙太網上的錯誤率低於10-10(按照規範)，並且對於大部分的媒體類型可低於10-12。因此，乙太網上的資料包錯誤率將小於1%。
為了防止出現不必要的L0到L1到L0轉變，步驟107和步驟111中，NIC可使用相同的提前指示來比正常情況較早地重置NIC的PCI-E非活動狀態計時器。通過在某事件發生時(例如當接收到資料包但對該資料包的DMA準備好之前)較早地重置了該計時器，便可以避免不必要的L1轉變。步驟117中，即使PCI-E鏈路 正在L0狀態下處理網路和PCI通信量，PCI-E非活動狀態計時器也可被重置。雖然這一重置不能改善L1退出延時，但其可通過在生成DMA事務時提早將非活動狀態計時器清零來減少不必要的L0到L1到L0轉變。
圖2是依據本發明第二實施例的改善PCI-E L1 ASPM退出延時的方法的流程圖。
步驟201中，使用DMA事件計時器來調度DMA事件。一旦在步驟205中DMA事件計時器期滿，將在步驟207中啟動DMA事件。DMA事件可以是“主機合併(host coalescing)”事件，用當前硬體狀態更新主機上運行的驅動並產生中斷。DMA事件還可以是傳送當前片上統計計數器給主機。步驟203中，可在DMA事件計時器期滿前開始從L1到L0的轉變。通過在DMA計時器被設置後且計時器正好期滿之前發起L1到L0轉變，設備可被配置成L1到L0轉變正好在計時器期滿前完成，從而完全遮罩掉了L1退出延時。
圖3是依據本發明實施例的改善PCI-E L1 ASPM退出延時的系統的示意圖。圖3示出了Gigabit乙太網控制器300。但是，以下描述還可以適用於其他類別的具有PCI-E匯流排的網路設備例如WLAN設備。
MAC 301可支援：1)乙太網媒體存取控制(MAC)功能；2)乙太網802.3協定；3)到物理層(PHY)的介面；4)資料包分類；5)用於入站資料包的錯誤檢測邏輯；和/或6)用於臨時資料包緩存的記憶體。MAC 301還可包含：1)用於卸載校驗和計算的邏輯；2)用於TCP/IP或IPSEC通信量的加速器；和/或3)其他嵌入式處理器。DMA引擎303負責發起對PCI-E核305的DMA讀和寫請求。PCI-E核305負責在PCI-E匯流排上生成實際的DMA請求，支援PCI-E協定，以及提供PCI-E目標支援。
當在乙太網上接收到資料包時，資料包內的資料具將通過晶 片內的多個模組。對於接收到的資料包，資料將通過網路介面307從物理層309進入設備，並由MAC 301進行處理。為了便於MAC確保該資料包未含有FCS(aka CRC)錯誤，必須接收到整個資料包。若資料包內沒有錯誤，且該資料包是給這個系統的，DMA引擎303將形成DMA請求給PCI-E核305，以穿過PCI匯流排311將該資料包傳送給主記憶體。
Gigabit乙太網NIC可支援1Gb/s的操作，也支援較低速度例如100mb和10mb的操作。當以較低網速運行時，入站網路資料包的到達也會慢些。以100mb的速度接收最大大小的乙太網(1518B)資料包所需的時間，大約是122微秒，這一時間將大於L1退出延時。在L1狀態下PLL掉電未啟動的情況下，L1退出延時將大於10微秒但小於64微秒。但是，若PLL掉電被啟動，L1退出延時將大於100微秒。因此，當運行在10mb或100mb的速度下且在L1狀態下接收資料包時，可能期望在對應於入站接收資料包內較晚一點的時間點發起L1到L0轉變。例如，假設運行在100mb速度下的設備接收最大大小的1518B乙太網資料包。該最大大小的入站資料包完全到達所需的時間(例如，約120微秒)將超過L1退出延時(即，若PLL掉電被啟動)。因此，最好不在資料包的MAC報頭剛好到達之後發起L1到L0轉變，而是在資料包內某個稍晚的點(例如1000B)。這樣可使得PCI-E介面不會過早地轉變到L0一定時間段。因此，這一特徵的優選實施包括使NIC的軟體驅動器從NIC已確定入站資料包通過了地址過濾的時間點開始到NIC應該發起L1到L0轉變的時間點配置一延遲因數的特徵。該延遲因數可以是基於時間的(例如微秒)，也可以是基於針對特定資料包所接收到的資料量的。軟體驅動器可使用各種標準，例如網路速度，PLL掉電是否啟動或未啟動，以及特定系統上的預期設備L1退出延時，作為確定該延遲因數的標準。
為了支援較早的L1到L0轉變，從MAC 301發送給PCI-E核 305的信號指示PCI-E核發起L1到L0轉變。這一信號可被邊緣觸發，MAC可在其想要指示PCI-E核進入L0時生成一脈衝。出於調試和診斷的目的，軟體可啟動或禁用這一信號的使用。這可通過設備專用寄存器比特(其可通過設備驅動器來配置)來完成。
PCI-E核305包含有邏輯以識別該信號上的脈衝。如果在設備級上已經啟動了上述特徵，且該設備處於L1 ASPM狀態和D0設備狀態，PCI-E核305將在其識別出該信號斷言時(即在其檢測到該信號的上升邊緣時)發起L1到L0轉變。一旦已經轉變到L0，PCI-E核305將重置PCI-E非活動狀態計時器，以便匯流排上一段時間內沒有活動時，設備將發起轉變回到L1。若設備處於D3狀態，這一信號將被PCI-E核完全忽略。若設備不處於L1 ASPM狀態而處於L0狀態時，設備將在其檢測到該信號上的脈衝時立即重置其PCI-E非活動狀態計時器。若在較早指示信號被斷言時非活動狀態計時器接近期滿，這可以提供消除可能的不必要的L0到L1到L0轉變的好處。
為了支援因數據包接收的較早L1到L0轉變，MAC 301可包括有邏輯，以允許MAC 301在給PCI-E核305的信號上產生脈衝，以告訴PCI-E核305在MAC301確定入站資料包已經通過位址過濾之後立即開始L1到L0轉變。
可增加“較早L1退出延遲”寄存器，通過軟體對其進行配置以延遲從MAC 301給到PCI-E核305的脈衝n微秒，或直到資料包的n個位元組已經收到。在1Gb網路環境下，該寄存器正常情況下將被設為“0”(即沒有額外的延遲)，但是若網路速度較慢(例如100mb)，將使用一延遲值，以便在DMA寫該資料包被發佈之前生成較早的L1退出脈衝，並從而縮減L1退出延時。通過使用該延遲值，脈衝不會像在資料包第一次通過位址過濾時一樣早，因為那樣會導致L1到L0轉變，若PLL掉電未被啟動的情況下這一轉變為時過早。使用“n個位元組”的方法對10/100半雙工網 路的好處在於，軟體可將延遲閾值設置在衝突視窗(例如資料包內的頭64B)之外。
該延遲值與資料包的長度相關。資料包的長度可通過硬體檢查乙太網報頭內的typ/len欄位和/或未分段IP包的IP報頭內的IPlen欄位來確定。
NIC可具有計時器以在計時器期滿時促使生成DMA。該計時器的例子包括用於聚合中斷事件的計時器，用於聚合狀態模組更新事件的計時器，或用於生成片上統計值的周期性DMA給主機的計時器。對何時特定計時器將會期滿進行預測是可能的。為了支援因預期的計時器近期屆滿而引起的較早L1到L0轉變，可修改MAC 301內的控制邏輯，以在計時器期滿前達到一編程的閾值時生成“較早L1退出脈衝”。例如，可增加一個或多個寄存器，使得軟體驅動器能夠配置設備，以在特定計數器期滿前n微秒啟動內部L1退出信號。例如，對於正常情況下每秒期滿的統計值模組更新計時器，若n等於30，設備將在準備發佈統計值模組更新DMA之前30微秒發起L1到L0轉變。若該設備處於L1 ASPM狀態，這將遮罩掉30微秒的L1退出延時。若PCI-E鏈路處於L0狀態，將重置PCI-E非活動狀態計時器以防止在計時器期滿前發生不必要的L0到L1轉變。
若設備處於L0狀態且其PCI-E非活動狀態計時器接近期滿，較早進行L1到L0轉變的信號斷言將使得PCI-E非活動狀態計時器立即重置，進而防止近期的L0到L1轉變。當在前瞻性的較早指示表明DMA將會發生之後實際的DMA發生時，該非活動狀態計時器可再次被重置。
若設備處於D3狀態且WoL使能，並且該設備接收到資料包，L1到L0轉變不會僅僅因為該設備接收到資料包便被發起。在D3狀態下，PCI-E核內的較早L1退出特徵被禁用。若設備收到了WoL資料包，其可斷言WAKE#信號，該信號喚醒系統並使PCI-E 介面重置。
本發明可以通過硬體、軟體，或者軟、硬體結合來實現。本發明可以在至少一個電腦系統中以集中方式實現，或者由分佈在幾個互連的電腦系統中的不同部分以分散方式實現。任何可以實現所述方法的電腦系統或其他設備都是可適用的。常用軟硬體的結合可以是安裝有電腦程式的通用電腦系統，通過安裝和執行所述程式控制電腦系統，使其按所述方法運行。在電腦系統中，利用處理器和存儲單元來實現所述方法。
本發明還可以通過電腦程式產品進行實施，所述套裝程式含能夠實現本發明方法的全部特徵，當其安裝到電腦系統中時，通過運行，可以實現本發明的方法。本文件中的電腦程式所指的是：可以採用任何程式語言、代碼或符號編寫的一組指令的任何運算式，該指令組使系統具有資訊處理能力，以直接實現特定功能，或在進行下述一個或兩個步驟之後實現特定功能：a)轉換成其他語言、編碼或符號；b)以不同的格式再現。
本發明是通過幾個具體實施例進行說明的，本領域技術人員應當明白，在不脫離本發明範圍的情況下，還可以對本發明進行各種變換及等同替代。另外，針對特定情形或具體情況，可以對本發明做各種修改，而不脫離本發明的範圍。因此，本發明不局限於所公開的具體實施例，而應當包括落入本發明申請專利範圍內的全部實施方式。
300‧‧‧十億位元(Gigabit)乙太網控制器
301‧‧‧乙太網媒體存取控制(MAC)
303‧‧‧DMA引擎
305‧‧‧PCI-E核
307‧‧‧網路介面
309‧‧‧物理層
311‧‧‧PCI匯流排

Claims (10)

  1. 一種在活動狀態功率管理過程中減少延時的方法，其特徵在於，所述方法包括：進入低功率PCI-E狀態；預測將需要全功率PCI-E狀態的未來事務(future transaction)的發生，其中所述預測到的未來事務包括基於接收到的資料包的足夠部分預測出一DMA請求的發生；基於所述預測到的未來事務之發生轉變到全功率PCI-E狀態。
  2. 如申請專利範圍第1項所述的方法，其中，所述未來事務包括調度一事件，其中所述事件在計時器期滿時開始。
  3. 如申請專利範圍第2項所述的方法，其中，所述事件包括狀態更新。
  4. 如申請專利範圍第2項所述的方法，其中，所述事件包括中斷生成。
  5. 如申請專利範圍第2項所述的方法，其中，所述事件包括傳送統計值給主機。
  6. 如申請專利範圍第2項所述的方法，其中，所述方法更包括：重置一非活動狀態計時器；以及在所述非活動狀態計時器期滿後，轉變到所述低功率PCI-E狀態。
  7. 一種在活動狀態功率管理過程中減少延時的系統，其特徵在於，所述系統包括：具有功率管理特徵的介面，其中所述功率管理特徵包括低功率PCI-E狀態和全功率PCI-E狀態；用於指示所述介面發起從低功率PCI-E狀態到全功率PCI-E狀態的轉變的控制器，其中所述控制器預測未來對所述全功率PCI-E狀態的需求，其中所述需求包括基於接 收到的資料包的足夠部分預測出一DMA請求的發生。
  8. 如申請專利範圍第7項所述的系統，其中，所述控制器是乙太網MAC。
  9. 如申請專利範圍第7項所述的系統，其中，所述控制器是WLAN控制器。
  10. 如申請專利範圍第7項所述的系統，其中，所述控制器更用於：重置一非活動狀態計時器；以及在所述非活動狀態計時器期滿後，指示所述介面啟動從所述全功率PCI-E狀態到所述低功率PCI-E狀態的轉變。
TW097138714A 2007-10-11 2008-10-08 在活動狀態功率管理過程中改善延時的方法和系統 TWI486023B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/870,756 US9146892B2 (en) 2007-10-11 2007-10-11 Method and system for improving PCI-E L1 ASPM exit latency

Publications (2)

Publication Number Publication Date
TW200935819A TW200935819A (en) 2009-08-16
TWI486023B true TWI486023B (zh) 2015-05-21

Family

ID=40019200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138714A TWI486023B (zh) 2007-10-11 2008-10-08 在活動狀態功率管理過程中改善延時的方法和系統

Country Status (6)

Country Link
US (1) US9146892B2 (zh)
EP (1) EP2048571B1 (zh)
KR (1) KR100969223B1 (zh)
CN (1) CN101420308B (zh)
HK (1) HK1130972A1 (zh)
TW (1) TWI486023B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090110051A1 (en) * 2007-10-29 2009-04-30 Lindsay Steven B Method and system for reducing the impact of latency on video processing
TWI370976B (en) * 2008-01-10 2012-08-21 Avermedia Tech Inc Method for operating tv tuner card
US8176341B2 (en) * 2008-03-31 2012-05-08 Intel Corporation Platform power management based on latency guidance
TWI374360B (en) * 2008-09-22 2012-10-11 Realtek Semiconductor Corp Integrated transmitting circuit and method
KR20110041286A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
US8856564B2 (en) * 2009-12-18 2014-10-07 Intel Corporation Method and apparatus for power profile shaping using time-interleaved voltage modulation
US8634291B2 (en) * 2010-01-26 2014-01-21 Oracle America, Inc. Energy efficient management of datalinks
WO2011120562A1 (de) * 2010-03-30 2011-10-06 Siemens Aktiengesellschaft Automatisierungskomponente mit einem energiesparenden betriebszustand
TWI413907B (zh) * 2010-06-02 2013-11-01 Realtek Semiconductor Corp 一種用於訊號傳輸之省電方法及裝置
US8688926B2 (en) 2010-10-10 2014-04-01 Liqid Inc. Systems and methods for optimizing data storage among a plurality of solid state memory subsystems
JP5704904B2 (ja) * 2010-11-29 2015-04-22 キヤノン株式会社 データ処理装置、データ処理装置の制御方法及びプログラム
MY174440A (en) * 2011-10-03 2020-04-18 Intel Corp System and method for performance optimization in usb operations
US9015396B2 (en) * 2012-09-18 2015-04-21 Apple Inc. Reducing latency in a peripheral component interconnect express link
US10218645B2 (en) * 2014-04-08 2019-02-26 Mellanox Technologies, Ltd. Low-latency processing in a network node
US10467166B2 (en) 2014-04-25 2019-11-05 Liqid Inc. Stacked-device peripheral storage card
US10114784B2 (en) 2014-04-25 2018-10-30 Liqid Inc. Statistical power handling in a scalable storage system
US10180889B2 (en) 2014-06-23 2019-01-15 Liqid Inc. Network failover handling in modular switched fabric based data storage systems
US10362107B2 (en) 2014-09-04 2019-07-23 Liqid Inc. Synchronization of storage transactions in clustered storage systems
US10198183B2 (en) 2015-02-06 2019-02-05 Liqid Inc. Tunneling of storage operations between storage nodes
US10191691B2 (en) 2015-04-28 2019-01-29 Liqid Inc. Front-end quality of service differentiation in storage system operations
US10019388B2 (en) 2015-04-28 2018-07-10 Liqid Inc. Enhanced initialization for data storage assemblies
US10108422B2 (en) 2015-04-28 2018-10-23 Liqid Inc. Multi-thread network stack buffering of data frames
TWI559148B (zh) * 2015-05-11 2016-11-21 廣達電腦股份有限公司 自動硬體恢復方法及自動硬體恢復系統
US10078614B2 (en) 2015-08-10 2018-09-18 Sandisk Technologies Llc Systems and methods of data transfer
CN105183506A (zh) * 2015-08-17 2015-12-23 山东超越数控电子有限公司 一种解决s3唤醒时pci设备寄存器掉电重置的方法
US10255215B2 (en) 2016-01-29 2019-04-09 Liqid Inc. Enhanced PCIe storage device form factors
US11029748B2 (en) 2016-03-15 2021-06-08 Qualcomm Incorporated Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings
US11880326B2 (en) 2016-08-12 2024-01-23 Liqid Inc. Emulated telemetry interfaces for computing units
US11294839B2 (en) 2016-08-12 2022-04-05 Liqid Inc. Emulated telemetry interfaces for fabric-coupled computing units
CN109844722B (zh) 2016-08-12 2022-09-27 利奇得公司 分解式结构交换计算平台
US20180150124A1 (en) * 2016-11-28 2018-05-31 Qualcomm Incorporated Wifi memory power minimization
WO2018200761A1 (en) 2017-04-27 2018-11-01 Liqid Inc. Pcie fabric connectivity expansion card
US10795842B2 (en) 2017-05-08 2020-10-06 Liqid Inc. Fabric switched graphics modules within storage enclosures
US11132319B2 (en) * 2018-01-12 2021-09-28 Intel Corporation Timer control for peripheral component interconnect express components implemented with thunderbolt controllers
US10660228B2 (en) 2018-08-03 2020-05-19 Liqid Inc. Peripheral storage card with offset slot alignment
US10585827B1 (en) 2019-02-05 2020-03-10 Liqid Inc. PCIe fabric enabled peer-to-peer communications
EP3959604B1 (en) 2019-04-25 2024-08-28 Liqid Inc. Machine templates for predetermined compute units
WO2020219807A1 (en) 2019-04-25 2020-10-29 Liqid Inc. Composed computing systems with converged and disaggregated component pool
EP4127866A1 (en) * 2020-04-03 2023-02-08 Hewlett-Packard Development Company, L.P. Operating master processors in power saving mode
US11442776B2 (en) 2020-12-11 2022-09-13 Liqid Inc. Execution job compute unit composition in computing clusters
US11789658B2 (en) 2021-04-13 2023-10-17 SK Hynix Inc. Peripheral component interconnect express (PCIe) interface system and method of operating the same
KR102668564B1 (ko) * 2021-06-01 2024-05-24 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR102518317B1 (ko) 2021-04-13 2023-04-06 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
JP2024014337A (ja) * 2022-07-22 2024-02-01 キオクシア株式会社 メモリシステム
CN118784583A (zh) * 2023-04-03 2024-10-15 联发科技（新加坡）私人有限公司 用于执行动态流量整形的方法、装置及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313863A (ja) * 1991-04-12 1992-11-05 Sony Corp クロック信号再生装置
JPH06333347A (ja) * 1993-05-07 1994-12-02 Philips Electron Nv 再生装置
JPH09512379A (ja) * 1994-04-21 1997-12-09 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 記録担体上のｎ個の隣接トラックからのｎ個のディジタル信号を再生する装置
US6018803A (en) * 1996-12-17 2000-01-25 Intel Corporation Method and apparatus for detecting bus utilization in a computer system based on a number of bus events per sample period
EP1404051A2 (en) * 2002-09-26 2004-03-31 STMicroelectronics, Inc. System and method for clock synchronization of multi-channel baud-rate timing recovery systems
US20050144534A1 (en) * 2003-12-15 2005-06-30 International Business Machines Corporation Method, system, and program for real-time channel adaptation
EP1592272A2 (en) * 2004-04-30 2005-11-02 Microsoft Corporation Method for maintaining wireless network response time while saving wireless adapter power
US20060149977A1 (en) * 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
CN1815892A (zh) * 2005-01-31 2006-08-09 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路
US7274762B2 (en) * 2002-03-22 2007-09-25 Infineon Technologies Ag Calculation circuit for calculating a sampling phase error

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454605A3 (en) * 1990-04-25 1992-04-22 International Business Machines Corporation Bus request device in a direct memory access (dma) system
US5938771A (en) * 1997-10-30 1999-08-17 Advanced Micro Devices, Inc. Apparatus and method in a network interface for enabling power up of a host computer using magic packet and on-now power up management schemes
US6993667B1 (en) * 2000-12-15 2006-01-31 Marvell International Ltd. Apparatus for automatic energy savings mode for ethernet transceivers and method thereof
US7287649B2 (en) * 2001-05-18 2007-10-30 Broadcom Corporation System on a chip for packet processing
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7644169B2 (en) * 2001-09-27 2010-01-05 Accudata Technologies, Inc. System and method for providing connectivity between two different networks using different protocols
US7043650B2 (en) * 2001-10-31 2006-05-09 Hewlett-Packard Development Company, L.P. System and method for intelligent control of power consumption of distributed services during periods when power consumption must be reduced
US20030135676A1 (en) * 2002-01-17 2003-07-17 Koninklijke Philips Electronics N.V. Low-power bus interface
US7350087B2 (en) * 2003-03-31 2008-03-25 Intel Corporation System and method of message-based power management
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
KR100548154B1 (ko) * 2003-06-11 2006-01-31 (주)엔텔스 유무선 통신망에서의 패킷 전송 제어 및 패킷 과금 데이터생성을 위한 방법 및 장치
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
US7178045B2 (en) 2003-12-30 2007-02-13 Intel Corporation Optimizing exit latency from an active power management state
US20050239518A1 (en) * 2004-04-21 2005-10-27 D Agostino Anthony Systems and methods that provide enhanced state machine power management
US20060218424A1 (en) * 2005-03-23 2006-09-28 Miron Abramovici Integrated circuit with autonomous power management
TWI311705B (en) * 2005-05-23 2009-07-01 Via Tech Inc Peripheral component interconnect express and changing method of link power states thereof
JP2006338380A (ja) 2005-06-02 2006-12-14 Toshiba Corp 情報処理装置およびその制御方法
US7631199B2 (en) * 2005-06-30 2009-12-08 Intel Corporation Various methods and apparatuses for power states in a controller
JP4526458B2 (ja) * 2005-07-29 2010-08-18 富士通株式会社 パケット処理装置及びパケット処理プログラム
US7647515B2 (en) * 2005-08-29 2010-01-12 Dell Products L.P. System and method for information handling system adaptive variable bus idle timer
EP1785811B1 (en) * 2005-11-14 2018-12-05 Texas Instruments Incorporated Memory information transfer power management
US7827425B2 (en) * 2006-06-29 2010-11-02 Intel Corporation Method and apparatus to dynamically adjust resource power usage in a distributed system
JP4742013B2 (ja) * 2006-11-29 2011-08-10 富士通株式会社 データ転送装置およびデータ転送方法
US7734942B2 (en) * 2006-12-28 2010-06-08 Intel Corporation Enabling idle states for a component associated with an interconnect
US7831849B2 (en) * 2007-03-28 2010-11-09 Intel Corporation Platform communication protocol
US7984314B2 (en) * 2007-05-14 2011-07-19 Intel Corporation Power management of low power link states
US7971074B2 (en) * 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US8156353B2 (en) * 2007-09-17 2012-04-10 Intel Corporation Techniques for communications power management based on system states

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313863A (ja) * 1991-04-12 1992-11-05 Sony Corp クロック信号再生装置
JPH06333347A (ja) * 1993-05-07 1994-12-02 Philips Electron Nv 再生装置
JPH09512379A (ja) * 1994-04-21 1997-12-09 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 記録担体上のｎ個の隣接トラックからのｎ個のディジタル信号を再生する装置
US6018803A (en) * 1996-12-17 2000-01-25 Intel Corporation Method and apparatus for detecting bus utilization in a computer system based on a number of bus events per sample period
US7274762B2 (en) * 2002-03-22 2007-09-25 Infineon Technologies Ag Calculation circuit for calculating a sampling phase error
EP1404051A2 (en) * 2002-09-26 2004-03-31 STMicroelectronics, Inc. System and method for clock synchronization of multi-channel baud-rate timing recovery systems
US20050144534A1 (en) * 2003-12-15 2005-06-30 International Business Machines Corporation Method, system, and program for real-time channel adaptation
EP1592272A2 (en) * 2004-04-30 2005-11-02 Microsoft Corporation Method for maintaining wireless network response time while saving wireless adapter power
US20060149977A1 (en) * 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
CN1815892A (zh) * 2005-01-31 2006-08-09 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路

Also Published As

Publication number Publication date
CN101420308B (zh) 2011-12-14
EP2048571B1 (en) 2018-08-01
EP2048571A2 (en) 2009-04-15
EP2048571A3 (en) 2013-01-23
US9146892B2 (en) 2015-09-29
HK1130972A1 (en) 2010-01-08
US20090100280A1 (en) 2009-04-16
KR100969223B1 (ko) 2010-07-09
KR20090037357A (ko) 2009-04-15
CN101420308A (zh) 2009-04-29
TW200935819A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
TWI486023B (zh) 在活動狀態功率管理過程中改善延時的方法和系統
US8812878B2 (en) Limiting false wakeups of computing device components coupled via links
US8661167B2 (en) DMA (direct memory access) coalescing
US9971397B2 (en) Methods and apparatus for managing power with an inter-processor communication link between independently operable processors
US20190034368A1 (en) Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
KR100550195B1 (ko) 전력을 고려한 적응형 폴링
US7603574B1 (en) Network interface speed adjustment to accommodate high system latency in power savings mode
US11132319B2 (en) Timer control for peripheral component interconnect express components implemented with thunderbolt controllers
US20150074440A1 (en) Link power savings with state retention
WO2013116751A1 (en) Dynamic power management in real-time systems
GB2463800A (en) Providing an separate transaction queue for posted transactions determined to be interrupts received from a peripheral device.
JP2009009577A (ja) 分散システムにおける動的な電力管理を実現するためのコア動作検出のための方法、システム及び装置
US9015510B2 (en) Optimizing energy efficiency using device idle duration information and latency tolerance based on a pre-wake configuration of a platform associated to the device
US6631434B1 (en) Dynamic early indication system for a computer
US7152167B2 (en) Apparatus and method for data bus power control
US9804824B1 (en) System and method for controlling flow of data through a buffer to increase time a bridge is in a low power state
US11256321B2 (en) Network-driven, packet context-aware power management for client-server architecture
EP2804075B1 (en) Controlling power consumption of a processor using interrupt-mediated on-off keying
EP2109029B1 (en) Apparatus and method for address bus power control
US20030212808A1 (en) Method for generating interrupt signal and media access controller utilizing the same
Jung et al. A unified framework for system-level design: Modeling and performance optimization of scalable networking systems

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees