TWI484591B - 最小重疊排除圓環 - Google Patents

最小重疊排除圓環 Download PDF

Info

Publication number
TWI484591B
TWI484591B TW102116792A TW102116792A TWI484591B TW I484591 B TWI484591 B TW I484591B TW 102116792 A TW102116792 A TW 102116792A TW 102116792 A TW102116792 A TW 102116792A TW I484591 B TWI484591 B TW I484591B
Authority
TW
Taiwan
Prior art keywords
range
semiconductor wafer
wafer according
inches
semiconductor processing
Prior art date
Application number
TW102116792A
Other languages
English (en)
Other versions
TW201401428A (zh
Inventor
Davinder Sharma
Ramkishan Rao Lingampalli
Peter J Woytowitz
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of TW201401428A publication Critical patent/TW201401428A/zh
Application granted granted Critical
Publication of TWI484591B publication Critical patent/TWI484591B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

最小重疊排除圓環 【相關申請案之交互參照】
本申請案基於35 U.S.C §119(e)主張於2012年5月11日申請、名為”IMPROVED MINIMUM EXCLUSION OVERLAP RING”之美國臨時專利申請案第61/646,039號的權利，其係整體併入於此作為參考。
本發明關於半導體基板之半導體處理用裝置，且尤其關於半導體基板之半導體處理用之最小重疊排除圓環。
半導體處理中之經常性驅動者為達到橫越受處理晶圓盡可能大範圍之均勻性。晶圓的邊緣區域亦為不確定的，因為其提供往半導體晶圓之下側的流體流通道，處理氣體可經由該通道進出半導體晶圓的下側。在一些環境中，沖洗氣體或其他氣體可有目的地流動於晶圓下方以幫助熱傳，此氣體可於半導體晶圓與在半導體晶圓週邊支撐半導體晶圓的底座或夾盤之間的空間離去。在半導體晶圓之邊緣區域控制半導體處理環境的狀態可能呈現特定挑戰。
在一些實施例中，可提供一種用於半導體晶圓之半導體處理的裝置，該半導體晶圓具有標稱厚度T及標稱直徑D。該裝置可包含：環狀圓環，包含第一表面、第二表面、及內表面。第一表面及第二表面可實質上彼此偏離一距離Y，且可實質上平行於一參考平面，該參考平面係垂直於環狀圓環的中心軸。距離Y可大於T，且環狀圓環可具有大於D之外直徑及比D小0.05至0.5英吋之間的內直徑。內表面可延展於第一表面與第二表面之間，且可定義環狀圓環之內直徑。內表面與第一表面可交會於 第一圓邊，且內表面與第二表面可交會於第二圓邊。第一圓邊與第二圓邊之間沿著中心軸的距離可具有選自0.008英吋至0.31Y之範圍的數值。
在該裝置的一些實施例中，第一圓邊與第二圓邊之間沿著中心軸的距離可具有選自0.011英吋至0.31Y之範圍的數值。
在該裝置的一些實施例中，第一圓邊與第二圓邊之間沿著中心軸的距離可具有選自0.013英吋至0.31Y之範圍的數值。
在該裝置的一些實施例中，第一圓邊與第二圓邊之間沿著中心軸的距離可為0.030”±0.002”。
在又一些實施例中，第一表面可包含介於第一中間直徑與第一圓邊之間的傾斜部，當傾斜部接近第一圓邊時，傾斜部接近第二表面，且傾斜部具有相關於參考平面、選自25至40度之範圍的坡度數值。
在一些實施例中，第二表面可包含第二中間直徑與第二圓邊之間的凹陷區域，該凹陷區域係朝向第一表面凹入大於T之距離，且第二中間直徑可大於D且小於該外直徑。
在一些實施例中，內直徑可具有選自11.55至11.7英吋之範圍內的數值，且Y可具有選自0.145至0.155英吋之範圍內的數值。在又一些實施例中，外直徑可具有選自13.8至14.2英吋之範圍內的數值。
在一些其他實施例中，內直徑可具有選自17.3至17.6英吋之範圍內的數值，且Y可具有選自0.195至0.205英吋之範圍內的數值。在又一些實施例中，外直徑可具有選自20.25至21英吋之範圍內的數值。
在又一些實施例中，第一表面與第二表面在第二中間直徑之外的區域中可實質上彼此偏離選自0.145至0.155英吋之範圍的數值，且在凹陷區域中，第一表面與第二表面可實質上彼此偏離選自0.099至0.111英吋之範圍的數值。
在一些實施例中，第二中間直徑可具有選自從12.6至12.9英吋之範圍的數值。
一些實施例可包含圍繞環狀圓環之外周而分隔、並與環狀圓環相鄰的複數舌片，該等舌片朝平行於參考平面並與中心軸相交的方向自環狀圓環突出。
在一些實施例中，該環狀圓環可由高純度氧化鋁(Al2 O3 )或高純度氮化鋁(AlN)所製成。
在一些實施例中，該內表面可為實質上圓柱形。在一些其他實施例中，該內表面可為錐形。
在一些實施例中，第一圓邊、第二圓邊、或第一圓邊及第二圓邊二者為倒角、修圓、或破碎之邊緣，且第一圓邊與第二圓邊之間沿著中心軸的距離係相關於一或複數理論性尖銳邊緣而加以估計。
於此說明書中敘述的標的之一或更多實施例的細節係於隨附圖式及以下說明中提出。其他特徵、實施態樣、及優點將由敘述內容、圖式、及申請專利範圍而變得顯而易見。
100‧‧‧最小重疊排除圓環
101‧‧‧晶圓
102‧‧‧環狀圓環
103‧‧‧晶圓支撐件
104‧‧‧舌片
106‧‧‧上表面
108‧‧‧下表面
110‧‧‧傾斜區域
112‧‧‧內表面
116‧‧‧第一邊緣
118‧‧‧第二邊緣
120‧‧‧內直徑
122‧‧‧外直徑
124‧‧‧傾斜構件
126‧‧‧尖銳邊緣
128‧‧‧虛擬邊緣
130‧‧‧圓角邊緣
132‧‧‧倒角邊緣
圖1A繪示安裝於晶圓底座上的最小重疊排除環(minimum overlap exclusion ring,MOER)之等角分解圖。
圖1B繪示圖1A之構件的等角分解圖。
圖2A-2F分別繪示MOER之俯視圖、仰視圖、前視圖、右側視圖、等角視圖、及第二等角視圖。
圖3A繪示MOER的等角剖視圖。
圖3B繪示MOER的翻轉等角剖視圖。
圖4A繪示MOER的側剖視圖。
圖4B繪示圖4A由虛線矩形框起的部份之細部視圖。
圖4C重製圖4B之視圖，但強調MOER之頂部及底部表面。
圖4D繪示圖4B由虛線矩形框起的部份之細部視圖；圖4C為分離剖視圖。
圖5A繪示具有尖角之範例剖面形狀。
圖5B繪示若干稜角已倒角之情況下的圖5A之剖面形狀。
圖5C繪示若干稜角已修圓之情況下的圖5A之剖面形狀。
圖6A繪示類似圖4C所示之MOER但具有錐形內表面的MOER之分離剖視圖。
圖6B繪示類似圖4C所示之MOER但具有朝不同方向之錐 形內表面的MOER之分離剖視圖。
儘管圖1A-4D及6A-6B係依比例繪製，但不應將此揭露內容解讀為限制在例如顯示於圖1A-4C及6A-6B之構造。可製造滿足在此概述之概念的其他配置及幾何，且應將其視為落於此揭露內容的範圍內。
各種實施例的實例係闡明於隨附圖式並進一步於以下說明。將獲得瞭解，此處之討論不意圖將申請專利範圍限制在所述之具體實施例。反之，吾人欲涵蓋可包含於如由隨附請求項定義之本發明之精神及範疇內的替代例、變化例、及均等例。在以下的敘述中，提出許多具體細節以提供本發明之透徹瞭解。本發明可在不具有這些具體細節的一些或全部者之情況下實施。在其他情形中，眾所周知的處理操作已不詳細敘述，已不非必要地混淆本發明。
在圖1A中，繪示安裝於晶圓支撐件上的最小重疊排除圓環(minimum overlap exclusion ring,MOER)。MOER 100可用來控管沿著晶圓101之邊緣的氣流及處理環境，該邊緣可由晶圓支撐件103所支撐。圖1B顯示MOER 100、晶圓101、及晶圓支撐件103的等角分解圖。
圖2A-2F分別繪示MOER 100之俯視圖、仰視圖、前視圖、右側視圖、等角視圖、及底側斜視圖。如所可見，MOER 100可泛指具有內直徑120及外直徑122的細環狀圓環102。在一些實施例中，MOER 100可包含自環狀圓環102之外周在半徑方向上突出的複數舌片104。MOER 100的上表面106及下表面108(在此亦可分別稱為第一及第二表面)可實質上平行於與環狀圓環之中心軸垂直的參考平面。應察知相關於MOER 100之用語「上」及「下」在本申請案的情況下為相對性用語，其關於當MOER 100用於半導體處理環境中時表現為「上」及「下」的MOER 100之表面，而非在任何給定情況下由MOER 100之方向定義的任意上及下。再者，可能有上表面106及下表面108的部份不與參考平面平行。舉例來說，MOER 100的下表面108可以一凹部為特徵，該凹部容許MOER 100設置於半導體晶圓上方而不靠在半導體晶圓上，亦即，凹部的深度可大於半導體晶圓得標稱厚度。由於環狀圓環102之內直徑可小於半導體晶圓之標稱直徑的事 實，因此可能有一些半導體晶圓與MOER 100的徑向重疊量，例如0.05”與0.5”之間。凹部可包含在大於半導體晶圓之標稱直徑的中間直徑內。下表面的發生過渡至凹部的部份可傾斜，且因此過渡部份可代表下表面不平行於參考平面的受限區域。然而整體來說，上表面106及下表面108可實質上平行於參考平面。應瞭解上表面106及下表面108可由彼此偏移大於半導體晶圓之標稱厚度的一距離。繪示MOER 100之等角及翻轉等角剖視圖的圖3A及3B可提供關於MOER 100之幾何的進一步瞭解。
MOER 100的上表面106可朝由環狀圓環102之內直徑120在一側框起的環狀區域中的下表面傾斜。傾斜區域110可更清晰見於圖4A-4D。圖4A繪示MOER 100之剖面(該剖面包含在一側自環狀圓環突起的舌片104，且因此不對稱)。圖4B繪示包含於虛線矩形內的圖4A之剖面部份的詳細視圖。圖4C顯示圖4B的剖面之詳細視圖，但強調上表面106及下表面108。圖4D繪示包含於虛線矩形內的圖4B之剖面部份的詳細視圖。圖4D為分離視圖，所以其不繪示並未定義所繪示之剖面的特徵部/邊緣。
如所可見，上表面106在傾斜區域110中朝下表面108傾斜。傾斜角度可例如為約30度，然而亦可使用25至40度之範圍內的其他傾斜角度。自上表面106之未傾斜部份至傾斜區域110的過渡可為尖銳的、或可為圓角的或修圓的。因此，傾斜區域110內的上表面106與下表面108之間的距離在判定距離之量測點移動接近內直徑120時可能減少。傾斜部份代表上表面106的不與參考平面平行之部份的實例。然而由於傾斜區域110之受限範圍，所以大致而言，上表面106仍可實質上平行於參考平面。
除了上表面106及下表面108之外，MOER 100還可包含內表面112。內表面112可定義環狀圓環102的內直徑120，且可橫跨於上表面106與下表面108之間。上表面106與內表面112之交叉處可形成第一邊緣116，且下表面108與內表面112之交叉處可形成第二邊緣118。應瞭解第一邊緣116及第二邊緣118之一或二者在一些情況中可為「虛擬邊緣」，如以下參照圖5A至5C進一步討論者。
第一邊緣116與第二邊緣118之間在平行環狀圓環之中心軸 的方向上之距離Z可為選自0.008”至環狀圓環之標稱厚度之0.3倍(不計例如因凹部或傾斜表面所致之厚度減少)、或0.008”至環狀圓環之標稱厚度之0.31倍(不計例如因凹部或傾斜表面所致之厚度減少)的範圍內之數值。舉例來說，對於標稱0.15”厚之環狀圓環而言，尺寸Z可為選自0.008”至0.045”的範圍內之數值。在另一實例中，對於標稱0.2”厚之環狀圓環而言，尺寸Z可為選自0.008”至0.06”的範圍內之數值。
在一些實施例中，0.008”至環狀圓環之標稱厚度之0.3或0.31倍的範圍可具有0.011之下限作為替代。在又一些實施例中，0.008”至環狀圓環之標稱厚度之0.3或0.31倍的範圍可具有0.013±0.002之下限作為替代。在又一些實施例中，0.008”至環狀圓環之標稱厚度之0.3或0.31倍的範圍可具有0.030±0.002之下限作為替代。
圖5A-5C可為想像依據以上討論的虛擬邊緣上的輔助。圖5A繪示具有尖銳邊緣126的傾斜構件124(在一些實施態樣中類似內表面112附近的環狀圓環102之區域，但已簡化)之剖視圖。在此特定情形中，邊緣為「尖銳」，亦即，尖銳邊緣126代表相接表面之實際交叉處且非虛擬邊緣。
在圖5B中，傾斜構件係顯示具有倒角邊緣132。由於倒角處理，因此在習知認知上目前有四個分離的「邊緣」。然而，這些邊緣均不代表構件之主要表面的交叉處。若將主要表面投射出去直到其交叉於例如虛擬邊緣，便形成「虛擬尖銳」。因此，在本文件中，當參照「第一邊緣」時，應瞭解此指由上表面106及內表面112(或其投射)之交叉處所定義的尖銳邊緣或理論上尖銳邊緣/虛擬邊緣。同樣地，當參照「第二邊緣」時，應瞭解此指由下表面108及內表面112(或其投射)之交叉處所定義的尖銳邊緣或理論上尖銳邊緣/虛擬邊緣。
圖5C顯示在圖5B上之變化，而具有修圓/圓角邊緣130代替倒角邊緣132。然而再次地，此方案中所關注之邊緣為虛擬邊緣128。應瞭解MOER的不同邊緣可加以倒角、修圓、或破碎以減低尖銳、鋒利邊緣或容易損壞之邊緣的風險。舉例來說，可使第一邊緣116及第二邊緣118至少破碎0.001”。
尺寸Z應理解為意指分隔第一邊緣116及第二邊緣118之距離，或在涉及虛擬第一邊緣及/或虛擬第二邊緣的情況中為分隔複數虛擬邊緣或實際與虛擬邊緣的距離具有尺寸Z之內表面112的存在可容許MOER 100在較新半導體處理發現的極端溫度環境期間(例如溫度從300度C改變至420度C期間)抵抗熱破裂，而不會不利地影響半導體晶圓上之處理均勻性。
一進一步變化例係呈現於顯示類似圖4D所示者之分離剖視圖的圖6A及6B。然而，這些圖中的MOER 100具有略呈錐形的內表面，亦即，不若本質上為圓柱形的圖4D之內表面，圖6A及6B中之MOER 100的內表面略呈錐形。在此等情形中，距離Z應相關於在平行環型軸之方向上分隔第一邊緣及第二邊緣的距離而加以估計。
以下呈現MOER之兩具體實施例。
在第一實施例中，MOER可具有選自13.5”至14.5”之範圍的外直徑數值、及選自11.55”至11.7”之範圍的內直徑數值。MOER亦可具有選自0.145”至0.155”之範圍的厚度數值、上表面之傾斜部上約30度的傾斜角度、及選自0.008”至0.032”之範圍的Z尺寸(這些尺寸的一些其他實施例可以選自0.008”至0.045”之範圍的Z尺寸為特徵)。此MOER可有助於處理300mm半導體晶圓。在此等實施例中，凹部附近的環狀圓環之厚度可為選自0.099”至0.111”之範圍的數值。
在第二實施例中，MOER可具有約20.25”至21”之外直徑、及具有選自17.3”至17.6”之範圍內之數值的內直徑。MOER亦可具有約0.2”之厚度、上表面之傾斜部上約30度的傾斜角度、及0.008至0.06”之Z尺寸。此MOER可有助於處理450mm半導體晶圓。
MOER可由例如氧化鋁(Al2 O3 )或氮化鋁(AlN)之陶瓷製成。該陶瓷可為高純度陶瓷材料。
亦應瞭解，除非明確指出任何具體描述之實施例中的特徵彼此不相容、或周圍上下文暗示其互為排斥性且無法以互補及/或支持性方式輕易組合，此揭露內容之整體均考量及展望該等互補性實施例的具體特徵可選擇性地加以組合，以提供一或更多廣泛但些微不同的技術解決方案。 因此將進一步獲得理解，以上敘述係僅以範例方式提出，且可在本發明之範圍內作成細節上的變更。
106‧‧‧上表面

Claims (18)

  1. 一種用於半導體晶圓之半導體處理的裝置，該半導體晶圓具有一標稱厚度T及標稱直徑D，該裝置包含：一環狀圓環，包含一第一表面、一第二表面、及一內表面，其中：該第一表面及該第二表面係實質上彼此偏離一距離Y，且係實質上平行於一參考平面，該參考平面係垂直於該環狀圓環的一中心軸，該距離Y大於T；該環狀圓環具有大於D之一外直徑；該環狀圓環具有比D小0.05至0.5英吋之間的一內直徑；該內表面延展於該第一表面與該第二表面之間，且定義該環狀圓環之該內直徑，該內表面與該第一表面交會於一第一圓邊，且該內表面與該第二表面交會於一第二圓邊；且該第一圓邊與該第二圓邊之間沿著該中心軸的距離具有選自0.008英吋至0.31Y之範圍的數值。
  2. 如申請專利範圍第1項之用於半導體晶圓之半導體處理的裝置，其中該第一圓邊與該第二圓邊之間沿著該中心軸的距離具有選自0.011英吋至0.31Y之範圍的數值。
  3. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，其中該第一表面包含介於一第一中間直徑與該第一圓邊之間的一傾斜部，當該傾斜部接近該第一圓邊時，該傾斜部接近該第二表面，且該傾斜部具有相關於該參考平面、選自25至40度之範圍的坡度數值。
  4. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，其中該第二表面包含一第二中間直徑與該第二圓邊之間的一凹陷區域，該凹陷區域係朝向該第一表面凹入大於T之距離，且該第二中間直徑係大於D且小於該外直徑。
  5. 如申請專利範圍第4項之用於半導體晶圓之半導體處理的裝置，其中該第二中間直徑具有選自12.6至12.9英吋之範圍內的數值。
  6. 如申請專利範圍第4項之用於半導體晶圓之半導體處理的裝置，其中該第一表面與該第二表面在該第二中間直徑之外的區域中實質上彼此偏離選自0.145至0.155英吋之範圍的數值，且在該凹陷區域中，該第一表面與該第二表面實質上彼此偏離選自0.099至0.111英吋之範圍的數值。
  7. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，其中該內直徑具有選自11.55至11.7英吋之範圍內的數值，且Y具有選自0.145至0.155英吋之範圍內的數值。
  8. 如申請專利範圍第7項之用於半導體晶圓之半導體處理的裝置，其中該外直徑具有選自13.8至14.2英吋之範圍內的數值。
  9. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，其中該內直徑具有選自17.3至17.6英吋之範圍內的數值，且Y具有選自0.195至0.205英吋之範圍內的數值。
  10. 如申請專利範圍第9項之用於半導體晶圓之半導體處理的裝置，其中該外直徑具有選自20.25至21英吋之範圍內的數值。
  11. 如申請專利範圍第4或10項任一項之用於半導體晶圓之半導體處理的裝置，其中該第二中間直徑具有選自12.6至12.9英吋之範圍內的數值。
  12. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，更包含圍繞該環狀圓環之外周而分隔、並與該環狀圓環相鄰的複數舌片，該等舌片朝平行於該參考平面並與該中心軸相交的方向自該環狀圓環突出。
  13. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，其中該環狀圓環係由高純度氧化鋁(Al2 O3 )或高純度氮化鋁(AlN)製成。
  14. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，其中該內表面為實質上圓柱形。
  15. 如申請專利範圍第2項之用於半導體晶圓之半導體處理的裝置，其中該內表面呈錐形。
  16. 如申請專利範圍第1項之用於半導體晶圓之半導體處理的裝置，其中該第一圓邊與該第二圓邊之間沿著該中心軸的距離具有選自0.013英吋至0.31Y之範圍的數值。
  17. 如申請專利範圍第1項之用於半導體晶圓之半導體處理的裝置，其中該第一圓邊與該第二圓邊之間沿著該中心軸的距離為0.030”±0.002”。
  18. 如申請專利範圍第1、2、16及17項任一項之使基板圖案化的方法，其中該第一圓邊、該第二圓邊、或該第一圓邊及該第二圓邊二者為倒角、修圓、或破碎之邊緣，且該第一圓邊與該第二圓邊之間沿著該中心軸的距離係相關於一或複數理論性尖銳邊緣而加以估計。
TW102116792A 2012-05-11 2013-05-10 最小重疊排除圓環 TWI484591B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261646039P 2012-05-11 2012-05-11

Publications (2)

Publication Number Publication Date
TW201401428A TW201401428A (zh) 2014-01-01
TWI484591B true TWI484591B (zh) 2015-05-11

Family

ID=50345145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116792A TWI484591B (zh) 2012-05-11 2013-05-10 最小重疊排除圓環

Country Status (2)

Country Link
KR (1) KR20130006691U (zh)
TW (1) TWI484591B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7407125B2 (ja) * 2018-04-20 2023-12-28 ラム リサーチ コーポレーション エッジエクスクルージョン制御
WO2021162865A1 (en) 2020-02-11 2021-08-19 Lam Research Corporation Carrier ring designs for controlling deposition on wafer bevel/edge
CN114378751B (zh) * 2020-10-20 2022-11-01 长鑫存储技术有限公司 晶圆用承载环的安装夹具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245005A1 (en) * 2004-04-29 2005-11-03 Benson Peter A Wafer edge ring structures and methods of formation
US20070235660A1 (en) * 2006-03-31 2007-10-11 Lam Research Corporation Tunable uniformity in a plasma processing system
US20080289766A1 (en) * 2007-05-22 2008-11-27 Samsung Austin Semiconductor Lp Hot edge ring apparatus and method for increased etch rate uniformity and reduced polymer buildup
US20120018940A1 (en) * 2010-07-23 2012-01-26 Lam Research Ag Device for holding wafer shaped articles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245005A1 (en) * 2004-04-29 2005-11-03 Benson Peter A Wafer edge ring structures and methods of formation
US20070235660A1 (en) * 2006-03-31 2007-10-11 Lam Research Corporation Tunable uniformity in a plasma processing system
US20080289766A1 (en) * 2007-05-22 2008-11-27 Samsung Austin Semiconductor Lp Hot edge ring apparatus and method for increased etch rate uniformity and reduced polymer buildup
US20120018940A1 (en) * 2010-07-23 2012-01-26 Lam Research Ag Device for holding wafer shaped articles

Also Published As

Publication number Publication date
TW201401428A (zh) 2014-01-01
KR20130006691U (ko) 2013-11-20

Similar Documents

Publication Publication Date Title
KR102615853B1 (ko) 기판 캐리어 시스템
TWI484591B (zh) 最小重疊排除圓環
WO2017086333A1 (ja) 真空チャック
KR101945025B1 (ko) 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼
JP2016530706A5 (zh)
CN107326342A (zh) 用于mocvd设备中的石墨盘
TWM539150U (zh) 晶圓承載盤
US20140196848A1 (en) Finned shutter disk for a substrate process chamber
JP2009117567A (ja) 真空チャック
KR102474583B1 (ko) 시료 유지구
JP6725326B2 (ja) 真空チャック及び真空チャックの製造方法
TWI796527B (zh) 用於一容器之光罩支撐件
US20150027366A1 (en) Susceptor for securing semiconductor wafer
TWI576955B (zh) Crystal seat
TWI729045B (zh) 具有晶圓抗滑與抗旋轉特徵物之晶圓支持底座
JP2007234940A (ja) ウエハ処理装置
JPH08229866A (ja) 吸着パッド
JP2010274378A (ja) 真空吸着部材、真空吸着装置及び真空吸着部材の製造方法
TWM464437U (zh) 晶圓承載裝置
JP2023045060A (ja) 基板保持部材
TWI665718B (zh) 磊晶基板
TW201725620A (zh) 單晶碳化矽基板之加熱處理容器及蝕刻方法
WO2019163214A1 (ja) ウエハ保持台
TWI604558B (zh) 一種階梯結構陶瓷環
JP6785344B2 (ja) ウエハ搬送用ブレード