TWI484350B - 集線器控制晶片 - Google Patents

Description

集線器控制晶片

本發明係有關於一種集線器(HUB)控制晶片，且特別有關於提供一對四通用串列匯流排(Universal Serial Bus，USB)傳輸的一種集線器控制晶片。

通用串列匯流排(Universal Serial Bus，USB)為連接外部設備的一種串列匯流排標準，其可支持熱插拔(Hot plug)和即插即用(Plug and Play)等功能。

現今，USB 2.0規格可提供低速、全速以及高速傳輸，其可分別支援最大1.5Mbps、12Mbps及480Mbps的資料量。然而，隨著複雜功能的增加，電子產品需要更高速的USB傳輸速率，以便能更快速地從外部設備存取資料並執行相關之操作程序。

因此，USB實施論壇(USB Implementers Forum)制訂了USB 3.0的規格，其可同時提供超高速(SuperSpeed)以及非超高速(即USB 2.0)的資訊交換，其中超高速傳輸可支援最大5G bps的資料量。

目前，USB傳輸技術不僅已開發成熟且設計簡單，且在傳輸速度上更可符合大多數周邊裝置的要求。然而，由於部分電子裝置對於USB連接埠的提供數量有限制，例如筆記型 電腦，因此可使用集線器(HUB)來擴充USB連接埠的數量。

本發明提供一種集線器控制晶片，配置於一特定封裝內。該集線器控制晶片包括：複數傳輸模組；以及複數接腳。該等接腳包括複數資料接腳群組，分別耦接於該等傳輸模組其中之一。每一該資料接腳群組包括：一第一子群組，用以接收以及傳送符合通用串列匯流排2.0規格之一第一差動對信號；一第二子群組，用以接收符合通用串列匯流排3.0規格之一第二差動對信號；以及一第三子群組，用以傳送符合通用串列匯流排3.0規格之一第三差動對信號。該等接腳的總數量係少於或等於52。

再者，本發明提供一種集線器控制晶片，配置於一特定封裝內。該集線器控制晶片包括：複數通用串列匯流排傳輸模組以及複數接腳。每一該通用串列匯流排傳輸模組包括：一通用串列匯流排2.0控制單元，用以接收以及傳送符合通用串列匯流排2.0規格之一第一差動對信號；以及一通用串列匯流排3.0控制單元，用以接收符合通用串列匯流排3.0規格之一第二差動對信號以及傳送符合通用串列匯流排3.0規格之一第三差動對信號。該等接腳設置於該特定封裝的四側。該等複數接腳包括複數資料接腳群組，個別耦接於對應之該通用串列匯流排傳輸模組，其中該資料接腳群組係用以接收以及傳送對應之該通用串列匯流排傳輸模組的該第一、第二與第三差動對信號。設置於該特定封裝的每一側的該等接腳的數量係少於或等於13。

10‧‧‧主機

20A、20B、20C、20D‧‧‧USB裝置

100、200、300、400、500‧‧‧集線器控制晶片

112、122A、122B、122C、122D‧‧‧USB 2.0控制單元

114、124A、124B、124C、124D‧‧‧USB 3.0控制單元

110、120A-120D‧‧‧USB傳輸模組

130‧‧‧處理單元

140‧‧‧時脈產生單元

150‧‧‧電壓轉換單元

160‧‧‧穩壓器

170‧‧‧直流對直流轉換器

410‧‧‧類比部分

420‧‧‧邏輯核心部分

CLK‧‧‧時脈接腳

CT‧‧‧控制/測試接腳

DG0、DG1、DG2、DG3、DG4‧‧‧資料接腳群組

PWR‧‧‧電源接腳

第1圖係顯示根據本發明一實施例所述之集線器控制晶片的示意圖；第2圖係顯示根據本發明一實施例所述之具有48根接腳之集線器控制晶片的接腳示意圖；第3圖係顯示第2圖中集線器控制晶片的接腳表的示範例；第4圖係顯示根據本發明另一實施例所述之具有48根接腳之集線器控制晶片的接腳示意圖；第5圖係顯示第4圖中集線器控制晶片的接腳表的示範例；第6圖係顯示根據本發明一實施例所述之具有52根接腳之集線器控制晶片的接腳示意圖；第7圖係顯示第6圖中集線器控制晶片的接腳表的示範例；以及第8圖係顯示根據本發明一實施例所述之集線器控制晶片的電路佈局圖。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：第1圖係顯示根據本發明一實施例所述之集線器控制晶片100的示意圖。在第1圖中，集線器控制晶片100可設置在主機板或是獨立的裝置中。集線器控制晶片100包括多個通用串列匯流排(Universal Serial Bus，USB)傳輸模組110、 120A-120D，處理單元130、時脈產生單元140以及電壓轉換單元150。在此實施例中，USB傳輸模組110係為耦接於主機10之上行(upstream)傳輸模組，用以與主機10進行資料傳輸。此外，USB傳輸模組120A、120B、120C與120D為耦接於USB裝置20A、20B、20C與20D之下行(downstream)傳輸模組，用以與所對應之USB裝置進行資料傳輸。因此，上述的主機10可透過本實施例的集線器控制晶片100與四個USB裝置進行資料傳輸。此外，集線器控制晶片100內的每一USB傳輸模組包括USB 2.0控制單元以及USB 3.0控制單元，其中USB 2.0控制單元以及USB 3.0控制單元為USB之實體層電路(包括類比部分以及邏輯部分)。USB 2.0控制單元係用以接收與傳送符合高速(High-Speed)、全速(Full-Speed)以及低速(Low-Speed)規格之差動對(differential pair)信號D+/D-。而USB 3.0控制單元係用以接收符合超高速(SuperSpeed)規格之差動對信號SSRX+/SSRX-以及傳送符合超高速規格之差動對信號SSTX+/SSTX-。如第1圖所顯示，USB傳輸模組110包括USB 2.0控制單元112以及USB 3.0控制單元114。USB傳輸模組120A包括USB 2.0控制單元122A以及USB 3.0控制單元124A。USB傳輸模組120B包括USB 2.0控制單元122B以及USB 3.0控制單元124B。USB傳輸模組120C包括USB 2.0控制單元122C以及USB 3.0控制單元124C而USB傳輸模組120D包括USB 2.0控制單元122D以及USB 3.0控制單元124D。上述USB 2.0控制單元可耦接USB主機或USB裝置的USB 2.0差動對接腳，以傳送或接收差動對(differential pair)信號D+/D-。上述USB 3.0控制單元可耦 接USB主機或USB裝置的USB 3.0差動對接腳，以接收差動對信號SSRX+/SSRX-，以及傳送差動對信號SSTX+/SSTX-。以USB傳輸模組110為例來說明，USB 2.0控制單元112可接收來自主機10的差動對信號D+/D-以及傳送差動對信號D+/D-至主機10。而USB 3.0控制單元114可接收來自主機10的差動對信號SSRX+/SSRX-以及傳送差動對信號SSTX+/SSTX-至主機10。

在第1圖中，處理單元130耦接於USB傳輸模組110以及USB傳輸模組120A-120D，用以將來自主機10的USB資料傳送至所指定的USB裝置，並將來自USB裝置20A、20B、20C或20D的USB資料傳送至主機10。時脈產生單元140包括振盪器以及鎖相迴路(Phase Lock Loop)，用以根據時脈輸入信號(例如外部晶體(crystal)所提供)而產生所需的時脈信號至集線器控制晶片100。電壓轉換單元150包括穩壓器(regulator)160以及直流對直流轉換器170。當無法從集線器控制晶片100外部提供3.3伏特的電壓至集線器控制晶片100時，穩壓器160可將來自符合USB規格之電源線VBUS的5伏特的電壓降壓為3.3伏特的電壓而提供給集線器控制晶片100。在一實施例中，此3.3伏特的電壓可供電至USB 2.0控制單元112、122A、122B、122C與122D。在一實施例中，穩壓器160可以是低壓降(low drop out，LDO)線性穩壓器。直流對直流轉換器170可將來自電源線VBUS的5伏特的電壓降壓為具有低電壓位準(例如1.25、1.2、1.15、1.1、1.05、1、0.95或0.9伏特)的電壓而提供至集線器控制晶片100。在一實施例中，直流對直流轉換器170供應的低電壓位準的電壓可提供至USB 3.0控制單元114、124A、 124B、124C與124D。該低電壓位準值可根據實際應用而調整。也就是說，直流對直流轉換器170可提供多種位準的電壓，並可根據集線器控制晶片100的需求，而提供合適的低電壓位準值。

在一實施例中，當3.3伏特的電壓可由印刷電路板上的其他電路所提供時(即從集線器控制晶片100外部提供)，處理單元130可將穩壓器160失能(disable)，使穩壓器160停止供應3.3伏特的電壓。值得注意的是，直流對直流轉換器170此時仍為致能狀態，而繼續提供低電壓位準的電壓給集線器控制晶片100。在另一實施例中，若在印刷電路板上僅能提供5伏特的電壓，而不提供3.3伏特的電壓時，處理單元130此時則致能電壓轉換單元150內的穩壓器160以及直流對直流轉換器170，穩壓器160以及直流對直流轉換器170可根據5伏特的電壓分別產生3.3伏特電壓以及具有低電壓位準的電壓。由上述兩實施例可得知，無論印刷電路板是否具有提供3.3伏特的電壓的能力，本發明的集線器控制晶片100皆可適用。此外，在不同的製程條件下，集線器控制晶片100可能需要不同低電壓位準的電壓。然而，印刷電路板可能無法提供集線器控制晶片100需要的特定低電壓位準。本發明的集線器控制晶片100可由整合於內部的直流對直流轉換器170提供需要的特定低電壓位準。因此，在印刷電路板上不需要額外的電壓轉換器以及直流對直流轉換器，可使印刷電路板的供應商降低成本。

第2圖係顯示根據本發明一實施例所述之具有48根接腳之集線器控制晶片200的接腳示意圖，而第3圖係顯示第 2圖中集線器控制晶片200的接腳表的示範例。在此實施例中，集線器控制晶片200係配置在四側扁平無引腳封裝(Quad Flat No-lead Package，QFN)內，而該四側扁平無引腳封裝係焊接於印刷電路板上，且該四側扁平無引腳封裝的每一側210、220、230與240皆具有12根接腳。同時參考第1-3圖，48根接腳主要的功能可分為資料接腳、電源接腳PWR、時脈接腳CLK以及控制/測試接腳CT。資料接腳中，接腳1至接腳6形成資料接腳群組DG2、接腳7至接腳12形成資料接腳群組DG3、接腳14至接腳19形成資料接腳群組DG4、接腳28至接腳33形成資料接腳群組DG0而接腳41至接腳46形成資料接腳群組DG1。在一實施例中，上述的資料接腳群組DG0耦接第1圖的USB傳輸模組110，用以與主機10進行資料傳輸。資料接腳群組DG1、DG2、DG3、DG4可分別耦接於第1圖的USB傳輸模組120A、120B、120C與120D，用以與USB裝置20A~20D進行資料傳輸。此外，每一資料接腳群組係由六根接腳所形成，其可分為三個子群組。資料接腳群組的第一子群組包括兩接腳，用以收以及傳送符合高速規格之差動對信號D+/D-。資料接腳群組的第二子群組包括兩接腳，用以傳送符合超高速規格之差動對信號SSTX+/SSTX-。資料接腳群組的第三子群組包括兩接腳，用以接收符合超高速規格之差動對信號SSRX+/SSRX-。以資料接腳群組DG2當作例子來說明，第一子群組係由接腳1(HSD2-)與接腳2(HSD2+)所形成，其中第一子群組係耦接於USB 2.0控制單元122B，接收來自USB裝置20B的差動對信號D+/D-以及傳送差動對信號D+/D-至USB裝置20B。第二子群組係由接腳3 (SSTX2+)與接腳4(SSTX2-)所形成，耦接於USB 3.0控制單元124B，可以傳送差動對信號SSTX+/SSTX-至USB裝置20B。第三子群組係由接腳5(SSRX2+)與接腳6(SSRX2-)所形成，耦接於USB 3.0控制單元124B，可接收來自USB裝置20B的差動對信號SSRX+/SSRX-。值得注意的是，第一、二與三子群組的排列順序以及內部接腳的排列順序僅是個例子，並非用以限定本發明。

此外，接腳20-23與接腳36-40為控制/測試接腳，可接收主機10發出控制或測試信號。例如，處理單元130可透過接腳21而接收到來自主機10的重置信號。此外，當集線器控制晶片200被主機設定在一串列周邊界面(Serial Peripheral Interface，SPI)工作模式時，集線器控制晶片200可與串列周邊界面進行資料傳輸。例如，處理單元130可透過接腳37-40與主機10或是印刷電路板上的其他元件進行串列周邊界面(Serial Peripheral Interface，SPI)溝通。如第2圖與第3圖所示，在SPI工作模式時，接腳37-40為接收與輸出SPI資料的接腳。接腳39則可用以傳送時鐘信號，接腳40則為選擇線信號接腳。

再者，接腳36可耦接於印刷電路板上的元件(例如電阻)，以作為電壓參考，例如能隙(bandgap)電壓。接腳34-35為時脈接腳，用以耦接於印刷電路板上的振盪晶體，其中接腳35係用以接收來自外部振盪晶體的時脈輸入信號，而接腳36係用以提供時脈輸出信號至外部振盪晶體。

在第2圖中，48根接腳並未包括任何接地接腳。在 此實施例中，集線器控制晶片200係透過裸銲盤(Exposed Pad，E-Pad)封裝方式而接地。此外，集線器控制晶片200的電源接腳分為三種：用以提供5伏特電壓的高壓電源接腳、用以提供3.3伏特電壓的中壓電源接腳以及用以提供具有低電壓位準之電壓的低壓電源接腳。在一實施例中，高壓電源接腳25係用以接收來自電源線VBUS的5伏特電壓(VBUS)。在一實施例中，當3.3伏特電壓係由外部電路(例如由印刷電路板)提供時，USB傳輸模組110、120A、120B、120C與120D可透過中壓電源接腳24與48接收到3.3伏特電壓。若3.3伏特電壓係由穩壓器160所提供(即外部電路不提供3.3伏特電時)，則中壓電源接腳24與48可分別耦接於印刷電路板上的電容，以便穩壓。低壓電源接腳13、26、27與47皆耦接於直流對直流轉換器170。其中，低壓電源接腳26係輸出接腳，用以將直流對直流轉換器170產生的低電壓位準的電壓(例如1.25、1.2、1.15、1.1、1.05、1、0.95或0.9伏特)輸出至低壓電源接腳13、27與47。低壓電源接腳13、27與47係輸入接腳，用以接收具有低電壓位準的電壓。此外，低壓電源接腳26透過一電感(圖中未示)耦接於低壓電源接腳13、27與47。該電感通常設置於印刷電路板上，用以在直流對直流轉換器170的電壓轉換期間來儲存能量。USB傳輸模組110、120A、120B、120C與120D可透過低壓電源接腳13、27與47接收到具有低電壓位準的電壓。值得注意的是，低壓電源接腳13、27與47係分別設置在集線器控制晶片200之封裝的不同側。更特別地，低壓電源接腳13、27與47係設置於集線器控制晶片200之封裝的不同角落。

在第2圖中，資料接腳群組DG2與DG3係設置在集線器控制晶片200之封裝的第一側210。低壓電源接腳13、資料接腳群組DG4與中壓電源接腳24係設置在集線器控制晶片200之封裝的第二側220。高壓電源接腳25、中壓電源接腳27與資料接腳群組DG0係設置在集線器控制晶片200之封裝的第三側230。資料接腳群組DG1、低壓電源接腳47與中壓電源接腳48係設置在集線器控制晶片200之封裝的第四側240。換言之，在第2圖之集線器控制晶片200中有一側設置了兩組資料接腳群組，而其他三側分別設置了一組資料接腳群組。

此外，三根接收低電壓位準電壓的低壓電源接腳13、27與47分別設置在僅具有一組資料接腳群組的其他三側上。再者，兩個中壓電源接腳(即接腳24與48)係設置在相對的角落(例如對角線)。

具體而言，三根低壓電源接腳係以一特定排列方式設置在資料接腳群組DG0-DG4之間。如第2圖所顯示，資料接腳群組DG2與DG3係設置在低壓電源接腳13與47之間、資料接腳群組DG4係設置在低壓電源接腳13與27之間以及資料接腳群組DG0與DG1係設置在低壓電源接腳27與47之間。藉此，這三根低壓電源接腳13、27與47可提供五組資料接腳群組低電壓位準電壓。例如，低壓電源接腳13可供電資料接腳群組DG3以及資料接腳群組DG4；低壓電源接腳27可供電資料接腳群組DG0；以及，低壓電源接腳47可供電資料接腳群組DG1以及資料接腳群組DG2。因此，集線器控制晶片200僅需要4個低壓電源接腳即可完成整個集線器控制晶片200低電壓供電，而使整 個集線器控制晶片200的接腳數目可降低至48。上述4個低壓電源接腳包括3個接收用的低壓電源接腳13、27與47以及1個輸出用的低壓電源接腳26。上述的48個接腳數目包括30個資料接腳(5組資料接腳群組，每一資料接腳群組包括6個資料接腳)、9個控制/測試接腳(接腳20-23以及接腳36-40)、2個時脈接腳(接腳34、35)以及7個電源接腳(高壓電源接腳25、中壓電源接腳24、48以及低壓電源接腳13、26、27與47)。

本發明使用前述的特定排列方式是為了使三根低壓電源接腳13、27與47能供電至5組資料接腳群組。以第2圖之排列為例，其特定排列方式為DG2、DG3、PWR(接腳13)、DG4、PWR(接腳27)、DG0、DG1以及PWR(接腳47)。也就是說，該特定排列方式為至少一個低壓電源接腳鄰近兩組資料接腳群組之間，且該低壓電源接腳用以供電其所鄰近的兩組資料接腳群組。如第2圖所示，在該實施例中，有2個低壓電源接腳鄰近兩組資料接腳群組之間：電源接腳13鄰近資料接腳群組DG3和DG4，電源接腳47鄰近資料接腳群組DG1和DG2。請注意，上述的特定排列方式僅包括低壓電源接腳以及資料接腳群組，而不包括控制/測試接腳、時脈接腳、高壓電源接腳以及中壓電源接腳的排列。此外，在該特定排列方式中，每一低壓電源接腳分別緊鄰一組資料接腳群組，分別用以供電緊鄰的該組資料接腳群組。此外，根據該特定排列方式，使用者可調整集線器控制晶片200之接腳的相對或是絕對位置，例如將相鄰兩接腳或是兩資料接腳群組對調或是將接腳的順序進行旋轉或移動。

第4圖係顯示根據本發明另一實施例所述之具有 48根接腳之集線器控制晶片500的接腳示意圖，而第5圖係顯示第4圖中集線器控制晶片500的接腳表的示範例。與第2圖之集線器控制晶片200相較，其差異在於集線器控制晶片500的資料接腳群組DG3與資料接腳群組DG4位置互換；控制/測試接腳37-40與資料接腳群組DG1位置互換；以及，電源接腳48與電源接腳47位置互換。其餘皆為相同，就不在此贅述。雖然第4圖的集線器控制晶片500與第2圖的集線器控制晶片200接腳排列不同，但資料接腳群組以及低壓電源接腳仍具有相同的特定排列方式，如第2圖之說明所述。

第6圖係顯示根據本發明一實施例所述之具有52根接腳之集線器控制晶片300的接腳示意圖，而第5圖係顯示第6圖中集線器控制晶片300的接腳表的示範例。在此實施例中，集線器控制晶片300係配置在四側扁平無引腳封裝內，而該四側扁平無引腳封裝係焊接於印刷電路板上，且該四側扁平無引腳封裝的每一側310、320、330與340具有13根接腳。相似地，52根接腳主要的功能可分為資料接腳、電源接腳PWR、時脈接腳CLK以及控制/測試接腳CT。如先前所描述，資料接腳群組DG0、DG1、DG2、DG3、DG4係分別對應於第1圖的USB傳輸模組110、120A、120B、120C與120D。此外，每一資料接腳群組係由六根接腳所形成，其可分為三個子群組。值得注意的是，第一、二與三子群組的排列順序以及內部接腳的排列順序僅是個例子，並非用以限定本發明。相較於第2圖的集線器控制晶片200，集線器控制晶片300更包括用以接收3.3伏特電壓之兩根中壓電源接腳(接腳15與40)以及用以接收具有低電壓 位準之電壓的兩根低壓電源接腳(例如接腳7與39)。低壓電源接腳7、14、28、29、39與51皆耦接於直流對直流轉換器170。其中，低壓電源接腳28係輸出接腳，用以將直流對直流轉換器170產生的低電壓位準的電壓(例如1.25、1.2、1.15、1.1、1.05、1、0.95或0.9伏特)輸出至低壓電源接腳7、14、29、39與51。低壓電源接腳7、14、29、39與51係輸入接腳，用以接收具有低電壓位準的電壓。此外，低壓電源接腳28透過一電感(圖中未示)耦接於低壓電源接腳7、14、29、39與51。該電感通常設置於印刷電路板上，用以在直流對直流轉換器170的電壓轉換期間來儲存能量。USB傳輸模組110、120A、120B、120C與120D可透過低壓電源接腳7、14、29、39與51接收到具有低電壓位準的電壓，而USB傳輸模組110、120A、120B、120C與120D可透過中壓電源接腳15、26、40與52接收到3.3伏特的電壓。

在第6圖中，資料接腳群組DG2與DG3以及低壓電源接腳7係設置在集線器控制晶片300的第一側310。低壓電源接腳14、中壓電源接腳15、資料接腳群組DG4與中壓電源接腳26係設置在集線器控制晶片300的第二側320。高壓電源接腳27、中壓電源接腳29、資料接腳群組DG0與低壓電源接腳39係設置在集線器控制晶片300之封裝的第三側330。中壓電源接腳40、資料接腳群組DG1、低壓電源接腳51與中壓電源接腳52係設置在集線器控制晶片300之封裝的第四側340。值得注意的是，每一低壓電源接腳7、14、29、39與51係分別設置在兩資料接腳群組之間。此外，在第3圖之集線器控制晶片300中，有兩組資料接腳群組係設置在同一側，而其他三側分別設置了一 組資料接腳群組。

綜上所述，本發明第2圖之集線器控制晶片200、第4圖之集線器控制晶片500以及第6圖之集線器控制晶片300的接腳數量均小於或等於52，更可將接腳數量做到低至48，該集線器控制晶片大大降低了實現一轉四USB3.0集線器(USB 3.04-ports HUB)的必要接腳(包括資料接腳、電源接腳、時脈接腳以及控制/測試接腳等)的數量。在扁平無引腳封裝時，設置於封裝之四側中每一側的接腳數量均少於或等於13，可設置於6x6毫米的封裝尺寸之四側中。相較於先前技術中接腳數量較多的集線器控制晶片(例如具有64、68、76、80或88根接腳)，在進行扁平無引腳封裝時，需要至少8x8毫米的封裝尺寸。因此本發明的集線器控制晶片可降低封裝尺寸以及封裝成本。此外，藉由根據先前所描述之接腳的排列方式來安排印刷電路板的走線，可使印刷電路板的層數降滴至兩層。於是，可降低製造成本。

第8圖係顯示根據本發明一實施例所述之集線器控制晶片400的電路佈局圖。集線器控制晶片400包括類比部分410以及邏輯核心部分420。在此實施例中，類比部分410係設置在集線器控制晶片400的外圍，並包圍著邏輯核心部分420。於是，來自電源接腳(例如高壓、中壓與低壓電源接腳)的電源電壓(5伏特、3.3伏特與低電壓位準的電壓)可以平均地分配至類比部分410以及邏輯核心部分420的各電路內。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不 脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧主機

20A、20B、20C、20D‧‧‧USB裝置

100‧‧‧集線器控制晶片

112、122A、122B、122C、122D‧‧‧USB 2.0控制單元

114、124A、124B、124C、124D‧‧‧USB 3.0控制單元

110、120A-120D‧‧‧USB傳輸模組

130‧‧‧處理單元

140‧‧‧時脈產生單元

150‧‧‧電壓轉換單元

160‧‧‧穩壓器

170‧‧‧直流對直流轉換器

Claims (20)

1. 一種集線器控制晶片，配置於一特定封裝內，包括：複數傳輸模組；以及複數接腳，包括：複數資料接腳群組，分別耦接於該等傳輸模組其中之一，其中每一該資料接腳群組包括：一第一子群組，用以接收以及傳送符合通用串列匯流排2.0規格之一第一差動對信號；一第二子群組，用以接收符合通用串列匯流排3.0規格之一第二差動對信號；以及一第三子群組，用以傳送符合通用串列匯流排3.0規格之一第三差動對信號，其中該等接腳的總數量係少於或等於52。
2. 如申請專利範圍第1項所述之集線器控制晶片，其中該等接腳更包括：一高壓電源接腳；複數中壓電源接腳；以及複數低壓電源接腳，其中施加在該高壓電源接腳之一第一電壓係大於施加在該等中壓電源接腳之一第二電壓，以及該第二電壓係大於施加在該等低壓電源接腳之一第三電壓，其中該等中壓電源接腳的數量係小於該等低壓電源接腳的數量，以及該等低壓電源接腳的數量係小於或等於5。
3. 如申請專利範圍第2項所述之集線器控制晶片，更包括： 一穩壓器，耦接於該高壓電源接腳以及該等中壓電源接腳，用以將該第一電壓降壓為該第二電壓；以及一直流對直流轉換器，耦接於該高壓電源接腳以及該等低壓電源接腳，用以將該第一電壓降壓為該第三電壓。
4. 如申請專利範圍第2項所述之集線器控制晶片，其中該複數傳輸模組各包括：一通用串列匯流排2.0控制單元，其中該通用串列匯流排2.0控制單元係由該第二電壓所供電；以及一通用串列匯流排3.0控制單元，其中該通用串列匯流排3.0控制單元係由該第三電壓所供電。
5. 如申請專利範圍第2項所述之集線器控制晶片，其中該等傳輸模組包括一第一傳輸模組、一第二傳輸模組、一第三傳輸模組、一第四傳輸模組與一第五傳輸模組，當該等接腳的總數量係等於48且該等低壓電源接腳的數量係等於3時，對應於該第一與第二傳輸模組之該等資料接腳群組係設置在該等低壓電源接腳之一第一低壓電源接腳以及一第二低壓電源接腳之間，而對應於該第三傳輸模組之該資料接腳群組係設置在該等低壓電源接腳之該第一低壓電源接腳以及一第三低壓電源接腳之間，以及對應於該第四與第五傳輸模組之該等資料接腳群組係設置在該等低壓電源接腳之該第三低壓電源接腳以及該第二低壓電源接腳之間。
6. 如申請專利範圍第2項所述之集線器控制晶片，其中當該等接腳的總數量係等於48且該等低壓電源接腳的數量係等於3時，該等低壓電源接腳的至少其中之一鄰近於兩資料接腳 群組之間。
7. 如申請專利範圍第2項所述之集線器控制晶片，其中該等傳輸模組包括一第一傳輸模組、一第二傳輸模組、一第三傳輸模組、一第四傳輸模組與一第五傳輸模組，其中該特定封裝具有四側，以及當該等接腳的總數量係等於48或52時，對應於該第一與第二傳輸模組之該等資料接腳群組係設置在該特定封裝的一第一側、對應於該第三傳輸模組之該資料接腳群組係設置在該特定封裝的一第二側、對應於該第四傳輸模組之該資料接腳群組係設置在該特定封裝的一第三側以及對應於該第五傳輸模組之該資料接腳群組係設置在該特定封裝的一第四側。
8. 如申請專利範圍第7項所述之集線器控制晶片，其中當該等接腳的總數量係等於48且該等低壓電源接腳的數量係等於3時，該等低壓電源接腳之一第一低壓電源接腳係設置在該特定封裝的該第二側、該等低壓電源接腳之一第二低壓電源接腳係設置在該特定封裝的該第三側以及該等低壓電源接腳之一第三低壓電源接腳係設置在該特定封裝的該第四側。
9. 如申請專利範圍第1項所述之集線器控制晶片，其中該等傳輸模組其中之一者係用以耦接於一主機之一上行傳輸模組，其餘該等傳輸模組係用以耦接於一通用串列匯流排裝置之一下行傳輸模組。
10. 如申請專利範圍第9項所述之集線器控制晶片，更包括：一時脈產生單元，耦接於該等接腳之一第一時脈接腳以及 一第二時脈接腳，用以根據來自該第一時脈接腳之一時脈輸入信號而提供至少一時脈信號至該上行傳輸模組以及該等下行傳輸模組。
11. 如申請專利範圍第1項所述之集線器控制晶片，其中該等接腳不包括一接地接腳。
12. 如申請專利範圍第1項所述之集線器控制晶片，其中該特定封裝為四側扁平無引腳封裝。
13. 一種集線器控制晶片，配置於一特定封裝內，包括：複數通用串列匯流排傳輸模組，其中每一該通用串列匯流排傳輸模組包括：一通用串列匯流排2.0控制單元，用以接收以及傳送符合通用串列匯流排2.0規格之一第一差動對信號；以及一通用串列匯流排3.0控制單元，用以接收符合通用串列匯流排3.0規格之一第二差動對信號以及傳送符合通用串列匯流排3.0規格之一第三差動對信號；以及複數接腳，設置於該特定封裝的四側，其中該等複數接腳包括：複數資料接腳群組，個別耦接於對應之該通用串列匯流排傳輸模組，其中該資料接腳群組係用以接收以及傳送對應之該通用串列匯流排傳輸模組的該第一、第二與第三差動對信號，其中設置於該特定封裝的每一側的該等接腳的數量係少於或等於13。
14. 如申請專利範圍第13項所述之集線器控制晶片，其中每一 該資料接腳群組包括：一第一子群組，耦接於對應之該通用串列匯流排傳輸模組之該通用串列匯流排2.0控制單元，用以接收以及傳送該第一差動對信號；一第二子群組，耦接於對應之該通用串列匯流排傳輸模組之該通用串列匯流排3.0控制單元，用以接收該第二差動對信號；以及一第三子群組，耦接於對應之該通用串列匯流排傳輸模組之該通用串列匯流排3.0控制單元，用以傳送該第三差動對信號。
15. 如申請專利範圍第13項所述之集線器控制晶片，其中該等通用串列匯流排傳輸模組之一者係耦接於一主機，以及其餘該等通用串列匯流排傳輸模組係分別耦接於一通用串列匯流排裝置。
16. 如申請專利範圍第13項所述之集線器控制晶片，其中該等接腳更包括：一高壓電源接腳；複數中壓電源接腳；以及複數低壓電源接腳，其中施加在該高壓電源接腳之一第一電壓係大於施加在該等中壓電源接腳之一第二電壓，以及該第二電壓係大於施加在該等低壓電源接腳之一第三電壓，其中該等中壓電源接腳的數量係小於該等低壓電源接腳的數量，以及該等低壓電源接腳的數量係小於或等於5。
17. 如申請專利範圍第16項所述之集線器控制晶片，更包括：一穩壓器，耦接於該高壓電源接腳以及該等中壓電源接腳，用以將該第一電壓降壓為該第二電壓；以及一直流對直流轉換器，耦接於該高壓電源接腳以及該等低壓電源接腳，用以將該第一電壓降壓為該第三電壓。
18. 如申請專利範圍第16項所述之集線器控制晶片，其中其中該通用串列匯流排2.0控制單元係由該第二電壓所供電，該通用串列匯流排3.0控制單元係由該第三電壓所供電。
19. 如申請專利範圍第16項所述之集線器控制晶片，其中當該等接腳的總數量係等於48且該等第三電源接腳的數量係等於3時，對應於該等通用串列匯流排傳輸模組之一第一模組以及一第二模組之該等資料接腳群組係設置在該等低壓電源接腳之一第一低壓電源接腳以及一第二低壓電源接腳之間，而對應於該等通用串列匯流排傳輸模組之一第三模組之該資料接腳群組係設置在該等低壓電源接腳之該第一低壓電源接腳以及一第三低壓電源接腳之間，以及對應於該等通用串列匯流排傳輸模組之一第四模組以及一第五模組之該等資料接腳群組係設置在該等低壓電源接腳之該第三低壓電源接腳以及該第二低壓電源接腳之間。
20. 如申請專利範圍第16項所述之集線器控制晶片，其中當該等接腳的總數量係等於48且該等低壓電源接腳的數量係等於3時，該等低壓電源接腳的至少其中之一鄰近於兩資料接腳群組之間。