CN101807175B - 集成传输电路与方法 - Google Patents
集成传输电路与方法 Download PDFInfo
- Publication number
- CN101807175B CN101807175B CN200910004133A CN200910004133A CN101807175B CN 101807175 B CN101807175 B CN 101807175B CN 200910004133 A CN200910004133 A CN 200910004133A CN 200910004133 A CN200910004133 A CN 200910004133A CN 101807175 B CN101807175 B CN 101807175B
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- deal
- access control
- application circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
一种集成传输电路与方法,通过传输接口以传输输出数据至芯片组,该集成传输电路包含:第一应用电路、第二应用电路、媒体存取控制电路及物理层电路。第一应用电路用以接收并处理第一数据以输出第一处理数据。第二应用电路用以接收并处理第二数据以输出第二处理数据。媒体存取控制电路耦接至第一应用电路与第二应用电路,用以对第一处理数据与第二处理数据进行编码,以输出编码数据。物理层电路耦接至媒体存取控制电路,接收编码数据以输出该输出数据至该传输接口。其中,第一应用电路与该第二应用电路的功能不同;且媒体存取控制电路交互编码第一处理数据与第二处理数据以输出编码数据至物理层电路。
Description
技术领域
本发明是有关一种集成传输电路与方法,特别是一种将多种应用电路集成于一芯片的集成传输电路与方法。
背景技术
高速外设元件互连总线(peripheral component interconnect express,PCI express)是一种成熟的高速传输接口,其具有消耗功率低、传输效能高、所需的接脚数(pin count)少等优点。
目前市面上的计算机系统(如,笔记本型计算机或桌上型计算机),大多具有支持PCI express接口的功能。而多种的应用电路,例如:10/100Mbit以太网络芯片、Gigabit以太网络芯片...等,皆可通过PCI express接口与计算机系统的芯片组做连接。然而,以目前的技术,各个应用电路是分别地设计专属的PCI express接口来与芯片组进行连接,且芯片组也必需考虑产品上应用电路的数目,相对应地设计多个PCI express接口来耦接至不同的应用电路上。如此一来,将造成芯片组的设计成本增加。再者,加上计算机系统主机板尺寸的限制,PCI express的连接端口(port)数目的增加,使得必须扩大计算机主机板的尺寸,不符合电子产品朝向轻薄化发展的趋势。
发明内容
有鉴于此,本发明提出一种集成传输电路与方法。通过本发明所提出的电路或方法可减少PCI express连接端口的使用数目,并可同时缩小计算机主机板的板材尺寸。
本发明提出一种集成传输电路,通过传输接口以传输输出数据,该集成传输电路包含:第一应用电路,用以接收并处理第一数据以输出第一处理数据;第二应用电路,用以接收并处理第二数据以输出第二处理数据;媒体存取控制电路,耦接至该第一应用电路与该第二应用电路,用以对该第一处理数据与该第二处理数据进行编码,以输出编码数据;以及物理层电路,耦接 至该媒体存取控制电路,接收该编码数据以输出该输出数据至该传输接口;其中,该第一应用电路与该第二应用电路的功能不同;且该媒体存取控制电路交互地编码该第一处理数据与该第二处理数据以输出该编码数据至该物理层电路,其中当该第一应用电路未被使用时,禁能该第一应用电路。
本发明亦提出一种集成传输方法,通过传输接口以传输输出数据,包含下列步骤:接收并处理第一数据以输出第一处理数据;接收并处理第二数据以输出第二处理数据;提供媒体存取控制电路,交互地编码该第一处理数据与该第二处理数据,而输出编码数据;耦接物理层电路至该媒体存取控制电路,接收该编码数据以输出该输出数据至该传输接口;以及停止接收并停止处理该第一数据。
有关本发明的较佳实施例及其功效,兹配合图式说明如后。
附图说明
图1为本发明集成传输电路的第一实施例示意图。
图2为本发明集成传输电路的第二实施例示意图。
图3为本发明集成传输电路的第三实施例示意图。
图4为本发明集成传输电路的第四实施例示意图。
图5为本发明集成传输方法的流程图。
[主要元件标号说明]
1:集成传输电路
10:第一应用电路
20:第二应用电路
30:媒体存取控制电路
32:第一缓冲器
34:第二缓冲器
40:物理层电路
50:传输接口
60:芯片组
61、62、63:连接端口
70:第三应用电路
80:中央处理单元
具体实施方式
请参照「图1」,该图所示为本发明集成传输电路的第一实施例示意图。本发明所提出的集成传输电路1,通过传输接口50以传输输出数据,该集成传输电路1包含:第一应用电路10、第二应用电路20、媒体存取控制电路30、物理层电路40。
第一应用电路10用以接收并处理第一数据Si1以输出第一处理数据Sp1。第二应用电路20用以接收并处理第二数据Si2以输出第二处理数据Sp2。以一实施例而言,第一应用电路10可为卡片阅读机电路(card reader),第二应用电路20可为以太网络(10M/100M/Giga bit Ethernet)控制器。或者,第一应用电路10可为以太网络控制器,第二应用电路20可为无线网络(WLAN)控制器等。需注意的是,第一应用电路10与第二应用电路20在功能上是不相同的。
媒体存取控制(media access control,MAC)电路30耦接至第一应用电路10与第二应用电路20,用以对第一处理数据Sp1与第二处理数据Sp2进行编码,进而输出编码数据Se。物理层(physical layer,PHY)电路40耦接至媒体存取控制电路30,接收编码数据Se后将输出数据Sout输出至传输接口50。依据一实施例,传输接口50可为高速外设元件互连总线(peripheralcomponent interconnect express,PCI express)传输接口。且物理层电路40将输出数据Sout通过传输接口50传输至芯片组(chipset)60。为了方便说明,下面的实施例中,传输接口50是以PCI express传输接口做描述,但本发明并不以此为限,亦可以其它种类的传输接口进行数据的传输。
如「图1」所示,本发明揭露了一种具有多个不同功能的应用电路,其共享一个媒体存取控制电路30与一个物理层电路40的技术,来达到节省接口重复使用的功效。此外,本发明利用PCI express传输接口规格可同时支持多种功能(function)的定义,因此,将共同使用PCI express传输接口的应用电路集成于同一颗控制芯片内,也就是说,第一应用电路10与第二应用电路20是设置于同一芯片中。如此一来,原本每一个应用电路都需要有一组PCI express的媒体存取控制电路与物理层电路的作法,可通过集成的方式,共享同一组媒体存取控制电路30与物理层电路40来节省电路布局或IC设计所需的面积。
再者,可在PCI express的协议(protocol)进行装置配置(deviceconfiguration)机制时,向上层的芯片组60宣告此装置(亦即,集成第一应 用电路10与第二应用电路20的芯片)拥有多个功能。如此一来,不同的应用电路即可集成在一颗控制芯片内,且仅使用到一个PCI Express连接端口,将可大幅减少PCI Express连接端口所使用的数目。
另外,依据本发明的一实施例,为了能够顺利地将第一处理数据Sp1与第二处理数据Sp2传送至芯片组,媒体存取控制电路30交互地编码第一处理数据Sp1与第二处理数据Sp2以输出符合PCI Express规范的编码数据Se至物理层电路40。举例说明,假设第一应用电路10为卡片阅读机电路,而第二应用电路20为以太网络控制器。因此,第一处理数据Sp1为存储卡存取数据,而第二处理数据Sp2为网络传输数据。由于本发明提出第一应用电路10与第二应用电路20共享同一组媒体存取控制电路30与物理层电路40,所以媒体存取控制电路30与物理层电路40需处理存储卡存取数据与网络传输数据。当上层芯片组60排定工作调度后,媒体存取控制电路30会于第一时间周期内进行存储卡存取数据的编码,于第二时间周期内进行网络传输数据的编码,并将编码数据Se传送至物理层电路40。接着,编码数据Se经由物理层电路40转换为符合PCI Express传输接口的输出信号,并传送至芯片组60。如此一来,芯片组60即可收到包含存储卡存取数据与网络传输数据的输出数据,进行相对应的处理。另外,请注意,为了使媒体存取控制电路30能够交互地处理处理存储卡存取数据及网络传输数据,依据一实施例,可设置仲裁器(Arbiter)或多工器于媒体存取控制电路30与应用电路(10、20)之间,来选择性地输出控制存储卡存取数据或输出网络传输数据至媒体存取控制电路30。
此外,本发明的集成传输电路亦可依据电路的使用状况,来关闭应用电路的电源,以达到省电的功效。举例来说,假设第一应用电路10为无线网络芯片,而第二应用电路20为以太网络控制器。当使用者在使用无线网络芯片进行无线上网时,第一应用电路10是被致能的,而第二应用电路20可关闭(或禁能)其电源,例如关闭第二应用电路20中物理层的电源,或关闭频率信号,以达到电源管理及省电的功效。当然,本发明的第一应用电路10与第二应用电路20的搭配种类并不以上述为限,应用电路亦可为显示控制芯片,DVD控制芯片,音效控制芯片或网络摄影机(web cam)控制芯片...等,来进行搭配。
请参照「图2」,该图所示为本发明集成传输电路的第二实施例示意图。于第二实施例中,媒体存取控制电路30为了配合所耦接的第一应用电路10 与第二应用电路20,可包含第一缓冲器32与第二缓冲器34。第一缓冲器32可用以缓冲第一应用电路10所输出的第一处理数据Sp1,而第二缓冲器34可用以缓冲第二应用电路20所输出的第二处理数据Sp2。媒体存取控制电路30可分别由第一缓冲器32读取第一处理数据Sp1以进行编码,而由第二缓冲器34读取第二处理数据Sp2以进行编码。此外,若媒体存取控制电路30所耦接的应用电路不只两个,那么缓冲器的数目可配合应用电路的数目而增加设置。举例说明,若应用电路多增加第三应用电路及第四电路,而耦接于媒体存取控制电路30,因此媒体存取控制电路30可还包含第三缓冲器及第四缓冲器而与之对应,以此类推。
请参照「图3」,该图所示为本发明集成传输电路的第三实施例示意图。第三实施例中说明应用电路不仅仅只有两个的情况,于第三实施例中还包含了第三应用电路70。第三应用电路70用以接收并处理第三数据Si3以输出第三处理数据Sp3,且媒体存取控制电路30还耦接至第三应用电路70,且交互地编码第一处理数据Sp1、第二处理数据Sp2与第三处理数据Sp3,而输出编码数据Se至物理层电路40。其中,第一应用电路10可为卡片阅读机电路,第二应用电路20可为网络控制器,第三应用电路70可为显示控制器。由第三实施例可知,通过本发明所提出的集成传输电路,可将多种应用电路同时集成于同一颗芯片中,而共享同一组媒体存取控制电路30与物理层电路40,且仅使用一个PCI Express连接端口耦接至芯片组上。
请参照「图4」,该图所示为本发明集成传输电路的第四实施例示意图。第四实施例以计算机系统架构为例作说明,计算机系统中具有中央处理单元(CPU)80。如图所示,芯片组60具有三个PCI Express连接端口61~63。在本实施例中,PCI Express芯片组60可为一般所称的根联合体(rootcomplex)。本发明所提出的集成传输电路1将集成第一应用电路10、第二应用电路20与第三应用电路70,假设分别为卡片阅读机电路、网络控制器、显示控制器。于计算机系统中(如:笔记本型计算机),第一应用电路10可为内建的卡片阅读机控制芯片,用以耦接多种不同格式的存储卡;第二应用电路20可为内建的网络控制芯片(可为以太网络芯片及/或802.11无线网络芯片),用以耦接网络线或接收无线网络数据;第三应用电路70可为显示控制芯片,用以耦接显示器而产生影像控制信号。
由「图4」可知,通过本发明所提出的集成传输电路1可集成多种不同 功能的应用电路,而共享同一组媒体存取控制电路30与物理层电路40,且仅使用一个PCI Express连接端口61。通过PCI Express传输接口50将输出数据输出至芯片组60,再由芯片组60往更上层传输至中央处理单元80,并由中央处理单元80处理各个应用电路的相关数据,使得各个应用电路可正常运作。
请参照「图5」,该图所示为集成传输方法的流程图。本发明所提出的集成传输方法,通过传输接口以传输输出数据,包含下列步骤。
步骤S10:接收并处理第一数据以输出第一处理数据。
步骤S20:接收并处理第二数据以输出第二处理数据。
步骤S30:提供媒体存取控制电路,交互地编码第一处理数据与第二处理数据,而输出编码数据。
步骤S40:耦接物理层电路至媒体存取控制电路,接收该编码数据以输出输出数据至传输接口。
在步骤S10中,依据一实施例,第一处理数据可由卡片阅读机电路所产生,第二处理数据可由以太网络控制器所产生。或者,第一处理数据由以太网络控制器所产生,第二处理数据由无线网络控制器所产生。此外,在本发明中,第一处理数据与第二处理数据是由同一芯片所产生。
在步骤S30中,依据一实施例,媒体存取控制电路还包含:第一缓冲器用以缓冲第一处理数据,第二缓冲器用以缓冲第二处理数据,媒体存取控制电路可由第一缓冲器读取第一处理数据以进行编码,且可由第二缓冲器读取第二处理数据以进行编码。且所输出的编码数据是符合该传输接口的规范,假设,该传输接口为PCI Express传输接口时,媒体存取控制电路所输出的编码数据是符合PCI Express传输接口的规范。
除上述步骤外,可包含下列步骤:接收并处理第三数据以输出第三处理数据;通过媒体存取控制电路交互地编码第一、第二与第三处理数据,而输出编码数据。其中,第一处理数据可由卡片阅读机电路所产生,第二处理数据可由网络控制器所产生,第三处理数据可由显示控制器所产生。此外,在本发明的集成传输方法中,若不需处理第一数据时,可更进一步地停止接收与停止处理第一数据,以达到省电的功效。
综上所述,本发明提供了一种集成式的传输电路,包含了多种不同种类的应用电路,例如:卡片阅读机电路、以太网络(10M/100M/Giga bit Ethernet) 控制器、无线网络控制器、显示控制芯片、DVD控制芯片、音效控制芯片或网络摄影机(web cam)控制芯片...等。且该些应用电路共享同一个媒体存取控制电路与同一个物理层电路来传送数据至计算机系统的芯片组上。如此一来,可节省电路布局或IC设计所需的面积。此外,本发明的集成式的传输电路亦具电源管理的功能,当某个应用电路不需被执行时,可将其电源关闭,以降低功率消耗。
虽然本发明的技术内容已经以较佳实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神所作些许的更动与润饰,皆应涵盖于本发明的范畴内,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (18)
1.一种集成传输电路,通过传输接口以传输输出数据,该集成传输电路包含:
第一应用电路,用以接收并处理第一数据以输出第一处理数据;
第二应用电路,用以接收并处理第二数据以输出第二处理数据;
媒体存取控制电路,耦接至该第一应用电路与该第二应用电路,用以对该第一处理数据与该第二处理数据进行编码,以输出编码数据;以及
物理层电路,耦接至该媒体存取控制电路,接收该编码数据以输出该输出数据至该传输接口;
其中,该第一应用电路与该第二应用电路的功能不同;且该媒体存取控制电路交互地编码该第一处理数据与该第二处理数据以输出该编码数据至该物理层电路,
其中当该第一应用电路未被使用时,禁能该第一应用电路。
2.根据权利要求1所述的集成传输电路,其中该第一应用电路为卡片阅读机电路,该第二应用电路为以太网络控制器。
3.根据权利要求1所述的集成传输电路,其中该第一应用电路为以太网络控制器,该第二应用电路为无线网络控制器。
4.根据权利要求1所述的集成传输电路,还包含:
第三应用电路,用以接收并处理第三数据以输出第三处理数据;
其中,该媒体存取控制电路还耦接至该第三应用电路,且交互编码该第一、该第二与该第三处理数据以输出另一编码数据至该物理层电路。
5.根据权利要求4所述的集成传输电路,其中该第一应用电路为卡片阅读机电路,该第二应用电路为网络控制器,该第三应用电路为显示控制器。
6.根据权利要求1所述的集成传输电路,其中该第一应用电路与该第二应用电路被设置于同一芯片中。
7.根据权利要求1所述的集成传输电路,其中该媒体存取控制电路包含:
第一缓冲器,用以缓冲该第一处理数据;以及
第二缓冲器,用以缓冲该第二处理数据;
其中,该媒体存取控制电路由该第一缓冲器读取该第一处理数据以进行编码,且该媒体存取控制电路由该第二缓冲器读取该第二处理数据以进行编码。
8.根据权利要求1所述的集成传输电路,其中该传输接口为PCI Express传输接口。
9.根据权利要求1所述的集成传输电路,其中该物理层电路将该输出数据通过该传输接口传输至芯片组。
10.一种集成传输方法,通过传输接口以传输输出数据,包含下列步骤:
接收并处理第一数据以输出第一处理数据;
接收并处理第二数据以输出第二处理数据;
提供媒体存取控制电路,交互地编码该第一处理数据与该第二处理数据,而输出编码数据;
耦接物理层电路至该媒体存取控制电路,接收该编码数据以输出该输出数据至该传输接口;以及
停止接收并停止处理该第一数据。
11.根据权利要求10所述的集成传输方法,其中该第一处理数据是由卡片阅读机电路所产生,该第二处理数据是由以太网络控制器所产生。
12.根据权利要求10所述的集成传输方法,其中该第一处理数据是由以太网络控制器所产生,该第二处理数据是由无线网络控制器所产生。
13.根据权利要求10所述的集成传输方法,还包含下列步骤:
接收并处理第三数据以输出第三处理数据;以及
通过该媒体存取控制电路交互编码该第一、该第二与该第三处理数据,而输出另一编码数据。
14.根据权利要求13所述的集成传输方法,其中该第一处理数据是由卡片阅读机电路所产生,该第二处理数据是由网络控制器所产生,该第三处理数据是由显示控制器所产生。
15.根据权利要求10所述的集成传输方法,其中该第一处理数据与该第二处理数据是由同一芯片所产生。
16.根据权利要求10所述的集成传输方法,其中该媒体存取控制电路包含:
第一缓冲器,用以缓冲该第一处理数据;以及
第二缓冲器,用以缓冲该第二处理数据;
其中,该媒体存取控制电路由该第一缓冲器读取该第一处理数据以进行编码,且该媒体存取控制电路由该第二缓冲器读取该第二处理数据以进行编码。
17.根据权利要求10所述的集成传输方法,其中该传输接口为PCIExpress传输接口。
18.根据权利要求10所述的集成传输方法,其中该物理层电路将该输出数据通过该传输接口传输至芯片组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910004133A CN101807175B (zh) | 2009-02-12 | 2009-02-12 | 集成传输电路与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910004133A CN101807175B (zh) | 2009-02-12 | 2009-02-12 | 集成传输电路与方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101807175A CN101807175A (zh) | 2010-08-18 |
CN101807175B true CN101807175B (zh) | 2012-08-29 |
Family
ID=42608976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910004133A Active CN101807175B (zh) | 2009-02-12 | 2009-02-12 | 集成传输电路与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101807175B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110875754B (zh) * | 2018-08-29 | 2021-08-27 | 瑞昱新加坡有限公司 | 可提升数据传输效能的无线通信电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1510878A (zh) * | 2002-12-25 | 2004-07-07 | 英华达股份有限公司 | 一种连接无线区域网络与无线广域网络的界面装置 |
CN1744562A (zh) * | 2004-09-01 | 2006-03-08 | 英飞凌上元股份有限公司 | 一种以纯硬件架构为主的网络地址转换方法及装置 |
WO2007097941A1 (en) * | 2006-02-16 | 2007-08-30 | Marvell World Trade Ltd. | Dual mac arbitration |
US20080019389A1 (en) * | 2006-07-22 | 2008-01-24 | Cisco Technology, Inc. | Multiple Channels and Flow Control Over a 10 Gigabit/Second Interface |
CN101247324A (zh) * | 2007-02-16 | 2008-08-20 | 艾易科技股份有限公司 | 具网络联机测试封包的网络中继装置 |
-
2009
- 2009-02-12 CN CN200910004133A patent/CN101807175B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1510878A (zh) * | 2002-12-25 | 2004-07-07 | 英华达股份有限公司 | 一种连接无线区域网络与无线广域网络的界面装置 |
CN1744562A (zh) * | 2004-09-01 | 2006-03-08 | 英飞凌上元股份有限公司 | 一种以纯硬件架构为主的网络地址转换方法及装置 |
WO2007097941A1 (en) * | 2006-02-16 | 2007-08-30 | Marvell World Trade Ltd. | Dual mac arbitration |
US20080019389A1 (en) * | 2006-07-22 | 2008-01-24 | Cisco Technology, Inc. | Multiple Channels and Flow Control Over a 10 Gigabit/Second Interface |
CN101247324A (zh) * | 2007-02-16 | 2008-08-20 | 艾易科技股份有限公司 | 具网络联机测试封包的网络中继装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101807175A (zh) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468078B2 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
US9575552B2 (en) | Device, method and system for operation of a low power PHY with a PCIe protocol stack | |
EP2332051B1 (en) | Usb and ethernet controller combination device | |
CN106209695B (zh) | 给加载/存储通信协议提供低功率物理单元 | |
KR101787597B1 (ko) | 대역폭 설정가능한 io 커넥터 | |
US8463962B2 (en) | MAC and PHY interface arrangement | |
CN106970894A (zh) | 一种基于Arria10的FPGA异构加速卡 | |
CN205692166U (zh) | 基于PowerPC架构中央处理器的核心板 | |
CN104881105A (zh) | 电子装置 | |
CN114253889A (zh) | 用于延时敏感应用的近似数据总线倒置技术 | |
Wu et al. | A flexible FPGA-to-FPGA communication system | |
CN104380274B (zh) | 用于优化的链路训练及管理的装置和方法 | |
US8364880B2 (en) | Integrated transmission circuit and method using a media access control circuit that collectively encodes data from two distinct application circuits | |
CN101807175B (zh) | 集成传输电路与方法 | |
CN217428139U (zh) | 防火墙设备 | |
CN101071406A (zh) | 接口可配置的通用串行总线控制器 | |
CN200986704Y (zh) | 半长式pci中央处理单元适配卡及电脑装置 | |
US20240095206A1 (en) | Assymmetrical data rates for high speed interconnects | |
CN201867688U (zh) | 一种带有网络扩展接口的主板 | |
CN115952120A (zh) | 一种接口转接装置、主板接口扩展电路及计算机设备 | |
CN113051208A (zh) | 一种时钟控制电路及终端设备 | |
CN101923527B (zh) | 整合性网络芯片与电子装置 | |
CN112711552A (zh) | 一种服务器控制电路及终端设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |