TWI482431B - 準位轉換電路 - Google Patents
準位轉換電路 Download PDFInfo
- Publication number
- TWI482431B TWI482431B TW101107011A TW101107011A TWI482431B TW I482431 B TWI482431 B TW I482431B TW 101107011 A TW101107011 A TW 101107011A TW 101107011 A TW101107011 A TW 101107011A TW I482431 B TWI482431 B TW I482431B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- supply voltage
- circuit
- level converter
- pull
- Prior art date
Links
Description
本發明之技術係關於準位轉換電路其改變介於例如是電源切換器或是字元線驅動器輸入與輸出間的最大及/或最小電壓。
一準位轉換電路具有數個階段,每一個階段具有一輸出電壓與輸入電壓間有著最大及/或最小電壓改變。一特定階段的最大輸出電壓是由提供電源至此特定階段的供應電壓所決定。因此,一準位轉換電路的不同階段自不同的供應電壓接收電源。
然而,使用多重供應電壓會導致漏電流。漏電流的發生係由於自一供應電壓提供較高的電壓至一供應電壓提供較低的電壓。
此多重供應電壓可以由外部電壓供應電源的多重電壓升壓器提供,使用電容器產生較低或較高的電壓電源來源。多重電壓升壓器具有不同的設置與回復時間,於例如是當切換此供應電壓開啟或關閉時在升壓器間具有漏電流。一個升壓器在改變電荷的電壓時會消耗能量,且電壓升壓器因為漏電損失電荷代表能量的浪費。在多重供應電壓間的漏電流不只是浪費能量,而且需要更高階的升壓器設計來補償此漏電流。
一種防止或減少介於不同供應電壓間漏電流的方案為時序控制及準位控制由此準位轉換電路所接收的不同供應電壓及信號。如此的時序控制及準位控制將通過此準位轉換電路的漏電路徑最小化,而僅需要執行時序控制及準位控制的額外電路及其相關的額外電源需求。
本發明之一目的為提供一種積體電路包括一準位轉換器由一第一供應電壓提供電源,一上拉電路由一第一供應電壓提供電源,及一電壓調節電路。
此電壓調節電路接收該第二供應電壓,且提供該第一供應電壓至該準位轉換器。該第一供應電壓係根據該參考電壓,使得該第二供應電壓提供電源給該準位轉換器及該上拉電路。
在某些實施例中,此電壓調節電路包括一電晶體具有一臨界電壓其大小決定該第一供應電壓。在一實施例中,此電壓調節電路的電晶體是一空乏模式電晶體。具有一臨界電壓其大小決定該第一供應電壓。此空乏模式電晶體接收該第二供應電壓及提供該第一供應電壓至該準位準換器。
在某些實施例中,此電壓調節電路中的空乏模式電晶體具有一汲極與該第二供應電壓耦接,一源極提供該第一供應電壓及一閘極與該參考電壓耦接。在一實施例中,該第一供應電壓由該參考電壓與該負臨界電壓的一大小之總和來決定。
在某些實施例中,此電壓調節電路中與空乏模式電晶體的閘極耦接的參考電壓是一地電壓。在一實施例中,該空乏模式電晶體具有一負臨界電壓其大小決定該第一供應電壓。
此準位轉換器具有一輸出提供一準位轉換電壓,其具有由提供至該準位轉換器的一第一供應電壓決定的一第一最大電壓。
在某些實施例中,此準位轉換器中的該準位轉換器是負準位轉換器,其將由該準位轉換器接收的一信號變寬,係藉由包括於該準位轉換器電壓輸出中之一個不在該信號中的負電壓大小。
在某些實施例中,此準位轉換器中的該準位轉換器包括一第一p型電晶體及一第一n型電晶體在第一串連介於該第一供應電壓與該參考電壓之間,及一第二p型電晶體及一第二n型電晶體在第二串連介於該第一供應電壓與該參考電壓之間。
此上拉電路與該準位轉換器的該輸出耦接。該上拉電路具有一輸出提供一上拉電路電壓輸出,其具有由提供至該上拉電路的一第二供應電壓決定的一第二最大電壓,該第二最大電壓較該第一最大電壓更大。
在某些實施例中,此上拉電路中的上拉電路將由該上拉電路接收的一信號變寬,係藉由包括於該上拉電路電壓輸出中之一個不在該信號中的正電壓大小。
在某些實施例中,此上拉電路包括一空乏模式n型電晶體及一p型電晶體串連介於該第一供應電壓與該上拉電路的該輸出之間,該空乏模式n型電晶體具有一閘極與該上拉電路的該輸出耦接,該p型電晶體具有一閘極與該準位轉換器耦接。
某些實施例中更包含一電壓升壓器,其同時提供電源至該第一供應電壓及該第二供應電壓。該電壓升壓器也提供電源至該準位轉換器及該上拉電路。
本發明之另一目的為提供一種電壓準位轉換的方法。在一方法中,自一第一供應電壓提供電源至(i)一準位轉換器具有一輸出及(ii)一上拉電路與該準位轉換器的該輸出耦接。此步驟更包含許多步驟。電源自該第一供應電壓提供至該上拉電路。調節該第一供應電壓以提供一第二供應電壓,該第二最大電壓較該第一最大電壓更小。自該第二供應電壓提供電源至該準位轉換器。
在某些實施例中,自該準位轉換器提供一準位轉換電壓輸出,其具有由該第二供應電壓決定的一第一最大電壓。自該上拉電路提供一上拉電路電壓輸出,其具有由該第一供應電壓決定的一第二最大電壓,該第二最大電壓較該第一最大電壓更大。
在某些實施例中,此電壓調節電路中的該第一應電壓在一電晶體處接收,其具有一臨界電壓。該電晶體提供該第二供應電壓,其由該電晶體的該臨界電壓的大小決定。在一實施例中,此電壓調節電路中的電晶體是空乏模式電晶體具有一負臨界電壓,且該第二供應電壓由該空乏模式電晶體的該負臨界電壓的大小決定。
在某些實施例中,自該空乏模式電晶體的一汲極接收該第一供應電壓,以及自該空乏模式電晶體的一源極提供該第二供應電壓至該準位轉換器。在一實施例中,該空乏模式電晶體具有一負臨界電壓,且該第二供應電壓由該負臨界電壓的一大小與該空乏模式電晶體的一閘極的該參考電壓之總和來決定。在一實施例中,在該空乏模式電晶體的閘極處的該參考電壓是一地電壓,且該第二供應電壓由該空乏模式電晶體的該負臨界電壓的大小決定。
在某些實施例中,由此準位轉換器接收的一信號變寬,係藉由包括於該準位轉換器電壓輸出中之一個不在該信號中的負電壓大小。
在某些實施例中,由該上拉電路接收的一信號變寬,係藉由包括於該上拉電路電壓輸出中之一個不在該信號中的正電壓大小。
在某些實施例中,藉由該電壓升壓器產生該第一供應電壓,使得該電壓升壓器同時提供電源至該第一供應電壓及該第二供應電壓。
本發明之再一目的為提供一種積體電路具有此處所描述之準位轉換器及電壓調節電路。此電壓調節電路可以是一空乏模式n型電晶體。
此處所揭露的準位轉換器電路的應用範例是一高電壓切換器其可以選取或解除選取一反及閘記憶陣列中的記憶胞,及一字元線驅動器。
第1圖顯示一準位轉換電路具有多重階段以自兩個供應電壓PWR和VPP接收電源。此供應電壓PWR和VPP可以分別由一低電壓升壓器及一高電壓升壓器產生。
此準位轉換電路的一個前期階段為一個準位轉換器,與該準位轉換電路的一個後期階段的一個上拉電路耦接。
此準位轉換器自供應電壓PWR接收電源。此準位轉換器接收一IN信號,且輸出一個OUT信號及其互補OUTB信號。因為此準位轉換器,在此準位轉換器OUT信號及IN信號具有不同的最大電壓。此準位轉換器OUT信號的最大電壓由供應電壓PWR決定。
此上拉電路包含一空乏模式n型電晶體及一p型電晶體串連介於供應電壓VPP與此上拉電路的輸出OUT之間。因為此上拉電路,在此上拉電路OUT信號及準位轉換器OUT信號具有不同的最大電壓。此上拉電路
OUT信號的最大電壓範圍由供應電壓VPP決定。空乏模式n型電晶體具有汲極與供應電壓VPP耦接,閘極與上拉電路的OUT信號耦接,及一源極與此p型電晶體的源極耦接。此p型電晶體具有一源極與此空乏模式n型電晶體的源極耦接,一汲極與上拉電路的OUT信號耦接,及一閘極與此準位轉換器之互補OUTB信號耦接。
此準位轉換器與上拉電路藉由一n型電晶體耦接在一起。此n型電晶體的源極與準位轉換器的OUT信號耦接。此n型電晶體的汲極與上拉電路的OUT信號耦接。此n型電晶體的閘極與供應電壓PWR耦接。
第2圖顯示一準位轉換電路具有多重階段以自兩個供應電壓PWR和VPP接收電源,及一介於這兩個供應電壓間的漏電路徑。此供應電壓PWR和VPP可以分別由一低電壓升壓器及一高電壓升壓器產生。
在所示電路中,供應電壓VPP較供應電壓PWR更大。自VPP漏電路徑的流動,此供應電壓提供電源至上拉電路、至PWR,此供應電壓提供電源至準位轉換器。
第3圖顯示一準位轉換電路具有多重階段以自兩個供應電壓PWR和VPP接收電源,及一介於這兩個供應電壓間的漏電路徑。此供應電壓PWR和VPP可以分別由一高電壓升壓器及一低電壓升壓器產生。
在所示電路中,供應電壓PWR較供應電壓VPP更大。自PWR漏電路徑的流動,此供應電壓提供電源至準位轉換器、至PWR,此供應電壓提供電源至上拉電路。
第4圖顯示一準位轉換電路具有多重階段以自相同
的供應電壓VPP接收電源,及一電壓調節電路,其將供應電壓VPP改變為另一供應電壓PWR。此供應電壓VPP可以由一單一電壓升壓器(電荷升壓器)產生。
此電壓調節電路接收供應電壓VPP且提供供應電壓PWR至準位轉換器。因為相同的供應電壓VPP提供電源給準位轉換器與上拉電路,可以簡化其時序控制。因為僅有單一供應電壓,可以消除介於不同供應電壓間的漏電路徑。
供應電壓PWR的最小操作電壓是介於此上拉電路之空乏模式n型電晶體與此上拉電路之p型電晶體之間的負臨界電壓絕對值的差值,| Vthn |-| Vthp |。供應電壓PWR(及VPP)處的最小電壓確保上拉電路的電晶體可以開啟。
以下會討論準位轉換器與上拉電路的額外細節。
在某些實施例中,此準位轉換器與上拉電路是於一高電壓切換器中。此高電壓切換器改變電壓準位自輸入邏輯信號足以選取與解除選取此記憶陣列的區塊。此高電壓切換器的準位轉換器改變電壓準位至包括VNP,其為此準位轉換器的負參考電壓或是地GND。此高電壓切換器的上拉電路改變電壓準位至包括VPP,其為此上拉電路的正參考電壓。因此,此高電壓切換器改變信號的電壓準位自較窄的範圍0到VDD至較寬的範圍VNP到VPP。
某些實施例中於相同的時間產生一個較大的正電壓而不會產生較大的負電壓,及/或產生一個較大的負電壓而不會產生較大的正電壓。如此的特徵減少電晶體所需的面積。
一般而言,一個上拉電路可以是x解碼器或是列解碼
器電路以接收致能/失能信號及致能/失能信號的互補。為了響應此致能信號,此上拉電路輸出一個較致能信號更大的電壓(例如VPP)。為了響應此失能信號,此上拉電路輸出一個失能信號。
在一實施例中,此準位轉換器與上拉電路是於一字元線驅動器中。
第5圖顯示一準位轉換電路具有多重階段以自相同的供應電壓VPP接收電源,及一電壓調節電路,其將供應電壓VPP改變為另一供應電壓PWR,其中此電壓調節電路包括一空乏模式電晶體。此供應電壓VPP可以由一單一電壓升壓器(電荷升壓器)產生。
此空乏模式電晶體具有一負臨界電壓Vthn其大小為| Vthn |。此臨界電壓Vthn的一個範例是大約為-2V。其他的實施例可以是更高或更低的值。當施加一參考電壓Vref至此空乏模式電晶體的閘極時,且此空乏模式電晶體的汲極電壓至少為Vref+| Vthn |,則此空乏模式電晶體的源極電壓為Vref+| Vthn |。此空乏模式電晶體藉由將源極電壓維持在Vref+| Vthn |而執行電壓調節,雖然汲極電壓增加超過Vref+| Vthn |。因此,由此空乏模式電晶體的源極提供的供應電壓PWR維持在Vref+| Vthn |,雖然供應電壓VPP增加超過Vref+| Vthn |。
當施加一個正的參考電壓Vref至此空乏模式電晶體的閘極會增加此空乏模式電晶體的源極電壓。即,提供給準位轉換器的供應電壓PWR增加。漏電流可以藉由增加供應電壓PWR而抑制。
第6圖顯示一準位轉換電路具有多重階段以自相同的供應電壓VPP接收電源,及一電壓調節電路,其將
供應電壓VPP改變為另一供應電壓PWR,其中此電壓調節電路包括一空乏模式電晶體,其閘極與地耦接。此供應電壓VPP可以由一單一電壓升壓器(電荷升壓器)產生。
其操作與第5圖類似,除了參考電壓Vref是地之外。當施加地參考電壓Vref至此空乏模式電晶體的閘極時,且此空乏模式電晶體的汲極電壓至少為| Vthn |,則此空乏模式電晶體的源極電壓為| Vthn |。此空乏模式電晶體藉由將源極電壓維持在| Vthn |而執行電壓調節,雖然汲極電壓增加超過| Vthn |。因此,由此空乏模式電晶體的源極提供的供應電壓PWR維持在| Vthn |,雖然供應電壓VPP增加超過| Vthn |。
第7及第8圖顯示準位轉換器方塊的範例,其是第4~6圖中所示準位轉換電路的一前期階段。
在第7及第8圖所示的準位轉換器為一交互耦接反向器,在其中具有兩對n型和p型電晶體串連介於一個高供應電壓PWR與一個低參考電壓VNP或地之間。假如IN信號和PWR的高值不相同,則準位轉換器的輸出具有一個由此準位轉換器改變的較高最大電壓,以包括PWR。此準位轉換器的輸出具有一個由此準位轉換器改變的較低最小電壓,以根據此較低參考電壓而包括VNP或地。
在第7圖中,每一個p型電晶體的閘極與另一個p型電晶體的汲極交互耦接。並不像反向器,n型電晶體的閘極各自與IN信號及IN互補信號耦接。輸出是此串聯之n型和p型電晶體對之一的內部節點。在所示實施例中,此輸出是此串聯之n型和p型電晶體對之一的內部節點,包括具有閘極接收IN互補信號的n型電晶體。
此輸出可以進一步被由反向器處理以提供OUTB,其為OUT信號的互補信號。
在第8圖中,每一個n型電晶體的閘極與另一個n型電晶體的汲極交互耦接。並不像反向器,p型電晶體的閘極各自與IN信號及IN互補信號耦接。輸出是此串聯之n型和p型電晶體對之一的內部節點。在所示實施例中,此輸出是此串聯之n型和p型電晶體對之一的內部節點,包括具有閘極接收IN互補信號的p型電晶體。此輸出可以進一步被由反向器處理以提供OUTB,其為OUT信號的互補信號。
第9圖顯示根據本發明一實施例之積體電路的方塊示意圖,其包括一非揮發可程式電阻記憶胞陣列及其他電路。
其中積體電路1250包括使用反及閘記憶胞的記憶陣列1200。位址係由匯流排1205提供給行解碼器1203及列解碼器1201,其包含此改良的準位轉換電路。此改良的準位轉換電路包含準位轉換器、一上拉電路及電壓調節電路。此電壓調節電路接收一第一電壓且提供一第二電壓,使得單一供應電壓提供電源給此準位轉換器及上拉電路。方塊1206中的感測放大器/資料輸入結構經由資料匯流排1207與行解碼器1203耦接。資料自積體電路1250上的輸入/輸出埠或是其他積體電路1250內部或外部的資料源經由資料輸入線1211提供給方塊1206中的感測放大器/資料輸入結構。資料經由資料輸出線1215自方塊1206提供給積體電路1250上的輸入/輸出埠或是其他積體電路1250內部或外部的資料目的。此積體電路1250可以具有其他不是非揮發儲存以目供能的電路。
在本實施例中所使用的控制器係使用了偏壓調整狀態機構1209,提供由偏壓調整供應電壓1208的應用,以進行包括讀取、程式化、抹除、抹除驗證及程式化驗證電壓的施加。該控制器可利用特殊目的邏輯電路而應用,如熟習該項技藝者所熟知。在替代實施例中,該控制器包括了通用目的處理器,其可使於同一積體電路,以執行一電腦程式而控制裝置的操作。在又一實施例中,該控制器係由特殊目的邏輯電路與通用目的處理器組合而成。
第10及第11圖顯示準位轉換電路的範例應用。
一記憶積體電路包含許多記憶胞區塊。整體字元線GWL[31:0],整體串列選擇線GSSL及整體接地選擇線GGSL是提供電源給此陣列中每一個區塊之字元線WL[31:0],串列選擇線SSL及接地選擇線GSL的整體信號。
假如一特定記憶胞區塊被選取,則此準位轉換電路輸出VPP,且因此開啟與此反及閘串列串聯耦接的電晶體。在此情況下,所選取區塊的字元線WL0會與整體字元線GWL0連接、所選取區塊的字元線WL1會與整體字元線GWL1連接,以此類推至所選取區塊的字元線WL31會與整體字元線GWL31連接。除了字元線WL之外,串列選擇線SSL及接地選擇線GSL也是與類似的方式工作。
假如一特定記憶胞區塊被解除選取,則此準位轉換電路輸出GND,以將未選取區塊中的字元線WL、串列選擇線SSL及接地選擇線GSL解除連接。此記憶區塊分享相同的準位轉換電路及相同的供應電壓或是電壓升壓器。
在第10圖中,準位轉換電路是一區塊的電源切換開關。在第11圖中,準位轉換電路是一切換開關。
本發明之較佳實施例與範例詳細揭露如上,惟應瞭解為上述範例僅作為範例,非用以限制專利之範圍。就熟知技藝之人而言,自可輕易依據下列申請專利範圍對相關技術進行修改與組合。
1250...積體電路
1200...非揮發記憶胞陣列
1201...列解碼器/準位轉換器
1202...字元線
1203...行解碼器及頁面緩衝電路
1204...位元線
1205...匯流排
1207...資料匯流排
1206...感測放大器/資料輸入結構
1209...程式化、抹除及讀取調整偏壓狀態機構
1208...偏壓調整供應電壓
1211...資料輸入線
1215...資料輸出線
第1圖顯示一準位轉換電路具有多重階段以自兩個供應電壓PWR和VPP接收電源。
第2圖顯示一準位轉換電路具有多重階段以自兩個供應電壓PWR和VPP接收電源,及一介於這兩個供應電壓間的漏電路徑。
第3圖顯示一準位轉換電路具有多重階段以自兩個供應電壓PWR和VPP接收電源,及一介於這兩個供應電壓間的漏電路徑。
第4圖顯示一準位轉換電路具有多重階段以自相同的供應電壓VPP接收電源,及一電壓調節電路,其將供應電壓VPP改變為另一供應電壓PWR。
第5圖顯示一準位轉換電路具有多重階段以自相同的供應電壓VPP接收電源,及一電壓調節電路,其將供應電壓VPP改變為另一供應電壓PWR,其中此電壓調節電路包括一空乏模式電晶體。
第6圖顯示一準位轉換電路具有多重階段以自相同的供應電壓VPP接收電源,及一電壓調節電路,其將供應電壓VPP改變為另一供應電壓PWR,其中此電壓調節電路包括一空乏模式電晶體,其閘極與地耦接。
第7及第8圖顯示準位轉換器方塊的範例,其是第4~6圖中所示準位轉換電路的一前期階段。
第9圖顯示根據本發明一實施例之積體電路的方塊示意圖,其包括一非揮發可程式電阻記憶胞陣列及其他電路。
第10及第11圖顯示準位轉換電路的範例應用。
Claims (26)
- 一種積體電路,包含:一準位轉換器,具有一輸出提供一準位轉換電壓,其具有由提供至該準位轉換器的一第一供應電壓決定的一第一最大電壓;一上拉電路與該準位轉換器的該輸出耦接,該上拉電路具有一輸出提供一上拉電路電壓輸出,其具有由提供至該上拉電路的一第二供應電壓決定的一第二最大電壓,該第二最大電壓較該第一最大電壓更大;一電壓調節電路具有輸入接收該第二供應電壓及一參考電壓,及一輸出提供該第一供應電壓至該準位轉換器,該第一供應電壓係根據該參考電壓。
- 如申請專利範圍第1項之積體電路,包括:其中該電壓調節電路包括一空乏模式電晶體接收該第二供應電壓及提供該第一供應電壓至該準位準換器。
- 如申請專利範圍第1項之積體電路,包括:其中該電壓調節電路包括一空乏模式電晶體具有一汲極與該第二供應電壓耦接,一源極提供該第一供應電壓及一閘極與該參考電壓耦接。
- 如申請專利範圍第1項之積體電路,包括:其中該電壓調節電路包括一空乏模式電晶體具有一負臨界電壓,及該第一供應電壓由該參考電壓與該負臨界電壓的一大小之總和來決定。
- 如申請專利範圍第1項之積體電路,包括:其中該電壓調節電路包括一空乏模式電晶體具有一汲極與該第二供應電壓耦接,一源極提供該第一供應電壓及一閘極與一接地電壓耦接。
- 如申請專利範圍第1項之積體電路,包括:其中該電壓調節電路包括一具有一臨界電壓之電晶體,該第一供應電壓由該臨界電壓之一大小來決定。
- 如申請專利範圍第1項之積體電路,包括:其中該電壓調節電路包括一具有一負臨界電壓之空乏模式電晶體,該第一供應電壓由該負臨界電壓之一大小來決定。
- 如申請專利範圍第1項之積體電路,包括:其中該準位轉換器是負準位轉換器,其將由該準位轉換器接收的一信號變寬,係藉由包括於該準位轉換器電壓輸出中之一個不在該信號中的負電壓大小。
- 如申請專利範圍第1項之積體電路,包括:其中該上拉電路將由該上拉電路接收的一信號變寬,係藉由包括於該上拉電路電壓輸出中之一個不在該信號中的正電壓大小。
- 如申請專利範圍第1項之積體電路,包括:其中該上拉電路包括一空乏模式n型電晶體及一p型電晶體串連介於該第二供應電壓與該上拉電路的該輸出之間,該空乏模式n型電晶體具有一閘極與該上拉電路的該 輸出耦接,該p型電晶體具有一閘極與該準位轉換器耦接。
- 如申請專利範圍第1項之積體電路,包括:其中該準位轉換器包括一第一p型電晶體及一第一n型電晶體在第一串連介於該第一供應電壓與一第一參考電壓之間,及一第二p型電晶體及一第二n型電晶體在第二串連介於該第一供應電壓與該第一參考電壓之間。
- 如申請專利範圍第1項之積體電路,包括:其中該準位轉換器、該上拉電路、及該電壓調節電路是位於一字元線驅動電路之中。
- 如申請專利範圍第1項之積體電路,包括:其中該準位轉換器、該上拉電路、及該電壓調節電路是位於一選取與解除選取記憶區塊的電源切換器之中。
- 如申請專利範圍第1項之積體電路,更包括:一電壓升壓器同時提供電源至該第一供應電壓及該第二供應電壓,該電壓升壓器提供電源至該準位轉換器及該上拉電路。
- 一種電壓準位轉換的方法,包含:自一第一升壓器提供電源產生一第一供應電壓至一準位轉換器具有一輸出及一上拉電路與該準位轉換器的該輸出耦接,包括:自該第一供應電壓提供電源至該上拉電路;根據一參考電壓調節該第一供應電壓以提供一第二供應電壓,該第二最大電壓較該第一最大電壓更小;以及 自該第二供應電壓提供電源至該準位轉換器。
- 如申請專利範圍第15項之方法,更包含:自該準位轉換器提供一準位轉換電壓輸出,其具有由該第二供應電壓決定的一第一最大電壓;以及自該上拉電路提供一上拉電路電壓輸出,其具有由該第一供應電壓決定的一第二最大電壓,該第二最大電壓較該第一最大電壓更大。
- 如申請專利範圍第15項之方法,其中該調節包含:自該空乏模式電晶體接收該第一供應電壓;以及自該空乏模式電晶體提供該第二供應電壓至該準位轉換器。
- 如申請專利範圍第15項之方法,其中該調節包含:自該空乏模式電晶體的一汲極接收該第一供應電壓;以及自該空乏模式電晶體的一源極提供該第二供應電壓至該準位轉換器。
- 如申請專利範圍第15項之方法,其中該調節包含:自具有一負臨界電壓之該空乏模式電晶體的一汲極接收該第一供應電壓;以及自該空乏模式電晶體的一源極提供該第二供應電壓至該準位轉換器,該第二供應電壓由該負臨界電壓的一大小與該空乏模式電晶體的一閘極的該參考電壓之總和來決定。
- 如申請專利範圍第15項之方法,其中該調節包含:自具有一負臨界電壓之該空乏模式電晶體的一汲極接收該第一供應電壓;以及 自該空乏模式電晶體的一源極提供該第二供應電壓至該準位轉換器,該空乏模式電晶體具有一閘極與一地電壓耦接,該第二供應電壓由該負臨界電壓的一大小來決定。
- 如申請專利範圍第15項之方法,其中該調節包含:自具有一負臨界電壓之一電晶體接收該第一供應電壓;以及自該電晶體提供該第二供應電壓,該第二供應電壓由該負臨界電壓的一大小來決定。
- 如申請專利範圍第15項之方法,其中該調節包含:自具有一負臨界電壓之該空乏模式電晶體的一汲極接收該第一供應電壓;以及自該空乏模式電晶體提供該第二供應電壓,該第二供應電壓由該空乏模式電晶體的該負臨界電壓之一大小來決定。
- 如申請專利範圍第15項之方法,更包含:藉由包括於該準位轉換器電壓輸出中之一個不在該信號中的負電壓大小,將由該準位轉換器接收的一信號變寬。
- 如申請專利範圍第15項之方法,更包含:藉由包括於該上拉電路電壓輸出中之一個不在該信號中的正電壓大小,將由該上拉電路接收的一信號變寬。
- 如申請專利範圍第15項之方法,更包含:藉由該電壓升壓器產生該第一供應電壓,使得該電壓升壓器同時提供電源至該第一供應電壓及該第二供應電壓。
- 一種積體電路,包含:一準位轉換器提供一準位轉換電壓輸出,其具有由提供至該準位轉換器的一第一供應電壓決定的一第一最大電壓;一空乏模式n型電晶體接收一第二供應電壓且提供該第一供應電壓至該準位轉換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101107011A TWI482431B (zh) | 2012-03-02 | 2012-03-02 | 準位轉換電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101107011A TWI482431B (zh) | 2012-03-02 | 2012-03-02 | 準位轉換電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201338421A TW201338421A (zh) | 2013-09-16 |
TWI482431B true TWI482431B (zh) | 2015-04-21 |
Family
ID=49628085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101107011A TWI482431B (zh) | 2012-03-02 | 2012-03-02 | 準位轉換電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI482431B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112578176A (zh) * | 2019-09-29 | 2021-03-30 | 瑞昱半导体股份有限公司 | 电压差测量电路以及相关的电压差测量方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359243A (en) * | 1993-04-16 | 1994-10-25 | Altera Corporation | Fast TTL to CMOS level converting buffer with low standby power |
US6009022A (en) * | 1997-06-27 | 1999-12-28 | Aplus Flash Technology, Inc. | Node-precise voltage regulation for a MOS memory system |
US7492206B2 (en) * | 2005-12-06 | 2009-02-17 | Samsung Electronics Co., Ltd. | Level shifter with reduced leakage current and block driver for nonvolatile semiconductor memory device |
US7902870B1 (en) * | 2005-10-06 | 2011-03-08 | Marvell International Ltd. | High speed level shifter circuit in advanced CMOS technology |
TWI344125B (en) * | 2006-07-07 | 2011-06-21 | Himax Tech Ltd | A level shift circuit |
-
2012
- 2012-03-02 TW TW101107011A patent/TWI482431B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359243A (en) * | 1993-04-16 | 1994-10-25 | Altera Corporation | Fast TTL to CMOS level converting buffer with low standby power |
US6009022A (en) * | 1997-06-27 | 1999-12-28 | Aplus Flash Technology, Inc. | Node-precise voltage regulation for a MOS memory system |
US7902870B1 (en) * | 2005-10-06 | 2011-03-08 | Marvell International Ltd. | High speed level shifter circuit in advanced CMOS technology |
US7492206B2 (en) * | 2005-12-06 | 2009-02-17 | Samsung Electronics Co., Ltd. | Level shifter with reduced leakage current and block driver for nonvolatile semiconductor memory device |
TWI344125B (en) * | 2006-07-07 | 2011-06-21 | Himax Tech Ltd | A level shift circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201338421A (zh) | 2013-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8531229B2 (en) | Level shifting circuit | |
US8976600B2 (en) | Word line driver circuit for selecting and deselecting word lines | |
US10972101B2 (en) | Level shifters, memory systems, and level shifting methods | |
KR100338772B1 (ko) | 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법 | |
JP5933968B2 (ja) | Nandメモリ用デコーダ | |
TW201514991A (zh) | 記憶體及其操作電壓開關電路的方法 | |
US9589642B2 (en) | Level shifter and decoder for memory | |
JP2007193936A (ja) | プログラム電流補償機能を持つフラッシュメモリ装置 | |
JP2019149596A (ja) | レベルシフタ | |
US7466614B2 (en) | Sense amplifier for non-volatile memory | |
TWI691971B (zh) | 組態用於存取快閃記憶體單元之陣列行及列的方法與設備 | |
US9293181B2 (en) | Block selection circuit and semiconductor device having the same | |
US9589610B1 (en) | Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same | |
US8693260B2 (en) | Memory array with two-phase bit line precharge | |
TWI482431B (zh) | 準位轉換電路 | |
US9685225B2 (en) | Semiconductor storage device for controlling word lines independently of power-on sequence | |
US7643367B2 (en) | Semiconductor memory device | |
US7538584B2 (en) | Sense amplifier | |
JP2015019158A (ja) | 半導体回路 | |
KR102328355B1 (ko) | 반도체 기억장치 및 프리차지 방법 | |
TWI489481B (zh) | 具有二階段位元線預充電的記憶體陣列 | |
CN107437434B (zh) | 高压电平位移电路和非易失性存储器 | |
JP2007220259A (ja) | 半導体記憶装置 | |
KR20230056198A (ko) | 메모리 셀 독출 회로 | |
JP4615297B2 (ja) | 半導体記憶装置 |