TWI477207B - 線路結構及其製程 - Google Patents

線路結構及其製程 Download PDF

Info

Publication number
TWI477207B
TWI477207B TW101144552A TW101144552A TWI477207B TW I477207 B TWI477207 B TW I477207B TW 101144552 A TW101144552 A TW 101144552A TW 101144552 A TW101144552 A TW 101144552A TW I477207 B TWI477207 B TW I477207B
Authority
TW
Taiwan
Prior art keywords
layer
circuit structure
permeable
permeation
conductive layer
Prior art date
Application number
TW101144552A
Other languages
English (en)
Other versions
TW201422064A (zh
Inventor
Cheng Jui Chang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101144552A priority Critical patent/TWI477207B/zh
Publication of TW201422064A publication Critical patent/TW201422064A/zh
Application granted granted Critical
Publication of TWI477207B publication Critical patent/TWI477207B/zh

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Description

線路結構及其製程
本發明是有關於一種線路結構及製程,且特別是有關於一種線路結構及其線路結構之製程。
近年來,隨著電子技術的日新月異,高科技電子產業的相繼問世,使得更人性化、功能更佳的電子產品不斷地推陳出新,並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置具有導電線路的線路板。
為了提高線路板中的佈線密度,一般是利用減成製程(substrative process)來將線路板中的線路層製作為具有40 μm以上的線寬。然而,對於欲製作出40 μm以下的線寬(一般稱為細線路)來說,利用減成製程來製作線路層將導致產品良率降低。在減成製程的過程中,蝕刻液會在線路圖案之間滯積成水池狀而影響蝕刻能力。此外,在蝕刻的過程中,蝕刻液亦會對線路圖案的側壁產生嚴重的側蝕效應,因而影響線路品質與可靠度,且不利於細線路的製作。
本發明提供一種線路結構,其能避免蝕刻造成的水池效應而使蝕刻之線路圖案較平整,並具有較高之生產良率。
本發明提供一種線路結構製程,其能避免蝕刻製程造成之水池效應,且能提升蝕刻效率以及製程良率。
本發明提出一種線路結構,其包括一滲透層、一圖案 化導電層以及一介電膠體。滲透層具有一第一表面、一相對於第一表面之第二表面及多個微孔。微孔均勻分布於滲透層內以使滲透層具可滲透性,微孔的孔徑實質上介於0.5微米至3微米之間。圖案化導電層設置於滲透層之第一表面上。介電膠體由第二表面滲透至滲透層內而與滲透層結合。
本發明復提出一種線路結構製程,其包括下列步驟。首先,提供一滲透層。滲透層具有一第一表面、一相對於第一表面之第二表面及多個微孔。微孔均勻分布於滲透層內以使滲透層具可滲透性,微孔的孔徑實質上介於0.5微米至3微米之間。接著,形成一導電層於第一表面上。接著,形成一圖案化光阻層於導電層上。接著,以圖案化光阻層為罩幕,並藉由一蝕刻媒介對導電層進行蝕刻製程,以形成一圖案化導電層,其中,蝕刻媒介適於穿透滲透層。之後,移除圖案化光阻層。
在本發明之一實施例中,上述之圖案化導電層包括多個開口。介電膠體穿透滲透層並填充於開口內。
在本發明之一實施例中,上述之滲透層包括網板或薄膜。
在本發明之一實施例中,上述之介電膠體包括半固化樹脂(prepreg,PP)。
在本發明之一實施例中,上述之線路結構製程更包括下列步驟。移除圖案化光阻層後,將一介電膠體由相對第一表面之一第二表面滲透至滲透層內,使介電膠體與滲透 層結合。
在本發明之一實施例中,上述之將介電膠體滲透至滲透層內的方法包括壓合。
在本發明之一實施例中,上述之將介電膠體滲透至滲透層內的方法包括塗佈。
在本發明之一實施例中,上述之圖案化導電層包括多個開口,介電膠體由第二表面穿透滲透層並填充於開口內。
在本發明之一實施例中,上述之線路結構製程更包括下列步驟。移除圖案化光阻層後,設置一介電層於圖案化導電層相對滲透層之一第三表面上,再移除滲透層。
基於上述,本發明將導電層設置於具有多個微孔之滲透層上,使蝕刻媒介可利用滲透層之可滲透性在蝕刻的過程中穿透滲透層,如此,蝕刻媒介不會滯積於滲透層的表面,因而可避免習知蝕刻技術中之水池效應,更可避免蝕刻媒介對圖案化導電層的側壁產生嚴重的側蝕效應。因此,本發明之線路結構,其蝕刻之圖案表面較為平整,且本發明可促進線路結構製程之蝕刻效率更可有效提高線路結構之生產良率。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1H是依照本發明之一實施例之一種線路結構製程的剖面示意圖。請先參考圖1A,在本實施例中,線路結構製程包括下列步驟:首先,提供一滲透層110。 滲透層具有一第一表面112、一相對於第一表面112之第二表面114及多個微孔116。微孔116均勻分布於滲透層110內以使滲透層110具可滲透性,以供氣體或流體滲透及通過。微孔116的孔徑實質上介於0.5微米至3微米之間。在本實施例中,滲透層110例如為網板或薄膜,但本發明並不侷限於此。
接著,如圖1B所示,形成一導電層120於第一表面112上,其中,導電層的材質包括銅箔、導電薄膜或導電膏,而其形成導電層120於第一表面112上的方式例如為電鍍、壓合或塗佈。
承上述,請接續參考圖1C,形成一圖案化光阻層130於導電層120上,之後再如圖1D所示,以圖案化光阻層130為罩幕,並藉由一蝕刻媒介對導電層120進行蝕刻製程,以形成一圖案化導電層122。在本實施例中,蝕刻媒介可為氣態或液態,並利用滲透層110之可滲透性在蝕刻的過程中沿一穿透方向D1穿透滲透層110,如此,即可避免習知技術中,蝕刻媒介滯積於導電層120下方之介電層上而導致水池效應,影響蝕刻效率,更可避免蝕刻媒介對圖案化導電層122的側壁產生側蝕效應。因此,本實施例之蝕刻後的圖案化導電層122,其表面較為平整,且蝕刻的效率較高。
接著,再如圖1E所示,移除圖案化光阻層130,即初步完成線路結構100的製作。在本實施例中,線路結構的製程更包括在移除圖案化光阻層130後,如圖1F及圖1G 所示,將一介電膠體140透過滲透層110之第二表面114藉由均勻分布之微孔116而滲透至滲透層110內,使介電膠體140與滲透層110結合。在本實施例中,介電膠體140的材料包括半固型樹脂(prepreg,PP),而可利用例如壓合或塗佈等方法將介電膠體140滲透至滲透層110內。以上,即完成本實施例之線路結構100a的製作。
依上述製程完成之線路結構100a,其如圖1G所示包括滲透層110、圖案化導電層122以及介電膠體140。圖案化導電層122設置於滲透層110之第一表面112上,而介電膠體140則藉由滲透層110之可滲透性,由滲透層110之第二表面114滲透至滲透層110內而與滲透層110結合。並且,用以圖案化導電層122之蝕刻媒介亦可藉由滲透層110之可滲透性穿透滲透層110而不會滯積於滲透層110上而影響蝕刻效率,亦可避免蝕刻媒介對圖案化導電層122的側壁產生嚴重的側蝕效應,因此本實施例之圖案化導電層122,其表面較為平整。
而在本發明之另一實施例中,介電膠體140在經由壓合或塗佈的方式由第二表面114滲透至滲透層110內後,可如圖1H所示再進一步穿透滲透層110而填充於圖案化導電層122之多個開口124內。如此,即完成本實施例之埋入式線路結構100b的製作。
圖2A至圖2B是依照本發明之另一實施例之一種線路結構製程的剖面示意圖。在此必須說明的是,下述實施例沿用上述實施例的部份製作流程,並對圖1E之線路結構 100進行後續的製程。因此,下述實施例將沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
本實施例之線路結構200的製作流程的可以採用與前述實施例之線路結構100的製作流程大致相同的製作方式,在圖1E之後,意即,移除圖案化光阻層130後,如圖2A所示,設置一介電層250於圖案化導電層122相對滲透層110之一第三表面126上。值得注意的是,圖2A係將圖1E之線路結構100翻轉後覆蓋至介電層250上,然而,本發明之圖示所繪示之上方或下方以及說明書中所敘述之方向用語,僅是參考附加圖式的方向,而非用來限制本發明,實際的設置方向可依實際製程需求而自行調整或更動。接著,再如圖2B所示,移除滲透層110,即完成本實施例之線路結構200的製作。
值得注意的是,在本實施例中,滲透層110僅用以作為形成圖案化導電層122之媒介,而在圖案化導電層122形成後,便將圖案化導電層122設置於一般之介電層250上並移除滲透層110。如此,藉由滲透層110之可滲透性使蝕刻媒介可穿透滲透層110而不會滯積於滲透層110上而影響蝕刻效率及造成嚴重的側蝕,以形成圖案表面較為平整之圖案化導電層122,而線路結構200的成品並不包括滲透層110。
綜上所述,本發明將導電層設置於具有多個微孔之滲透層上,使蝕刻媒介可利用滲透層之可滲透性在蝕刻的過程中穿透滲透層,如此,蝕刻媒介不會滯積於滲透層的表面,因而可避免習知蝕刻技術中之水池效應,更可避免蝕刻媒介對圖案化導電層的側壁產生嚴重的側蝕效應。因此,本發明之線路結構,其蝕刻之圖案表面較為平整,且本發明可促進線路結構製程之蝕刻效率更可有效提高線路結構之生產良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a、100b、200‧‧‧線路結構
110‧‧‧滲透層
112‧‧‧第一表面
114‧‧‧第二表面
116‧‧‧微孔
120‧‧‧導電層
122‧‧‧圖案化導電層
124‧‧‧開口
126‧‧‧第三表面
130‧‧‧圖案化光阻層
140‧‧‧介電膠體
250‧‧‧介電層
D1‧‧‧穿透方向
圖1A至圖1H是依照本發明之一實施例之一種線路結構製程的剖面示意圖。
圖2A至圖2B是依照本發明之另一實施例之一種線路結構製程的剖面示意圖。
100‧‧‧線路結構
110‧‧‧滲透層
122‧‧‧圖案化導電層

Claims (10)

  1. 一種線路結構,包括:一滲透層,具有一第一表面、一相對第一表面之第二表面及多個微孔,該些微孔均勻分布於該滲透層內以使該滲透層具可滲透性,該些微孔的孔徑實質上介於0.5微米(μm)至3微米(μm)之間;一圖案化導電層,設置於該滲透層之該第一表面上;以及一介電膠體,由該第二表面滲透至該滲透層內而與該滲透層結合。
  2. 如申請專利範圍第1項所述之線路結構,其中該圖案化導電層包括多個開口,該介電膠體由該第二表面穿透該滲透層並填充於該些開口內。
  3. 如申請專利範圍第1項所述之線路結構,其中該滲透層包括網板或薄膜。
  4. 如申請專利範圍第1項所述之線路結構,其中該介電膠體包括半固化樹脂(prepreg,PP)。
  5. 一種線路結構製程,包括:提供一滲透層,該滲透層具有一第一表面及多個微孔,該些微孔均勻分布於該滲透層內以使該滲透層具可滲透性,該些微孔的孔徑實質上介於0.5微米(μm)至3微米(μm)之間;形成一導電層於該第一表面上;形成一圖案化光阻層於該導電層上; 以該圖案化光阻層為罩幕,並藉由一蝕刻媒介對該導電層進行蝕刻製程,以形成一圖案化導電層,其中該蝕刻媒介適於穿透該滲透層;以及移除圖案化光阻層。
  6. 如申請專利範圍第5項所述之線路結構製程,更包括:移除圖案化光阻層後,將一介電膠體由相對該第一表面之一第二表面滲透至該滲透層內,使該介電膠體與該滲透層結合。
  7. 如申請專利範圍第6項所述之線路結構製程,其中該圖案化導電層包括多個開口,該介電膠體由該第二表面穿透該滲透層並填充於該些開口內。
  8. 如申請專利範圍第6項所述之線路結構製程,其中將該介電膠體滲透至該滲透層內的方法包括壓合。
  9. 如申請專利範圍第6項所述之線路結構製程,其中將該介電膠體滲透至該滲透層內的方法包括塗佈。
  10. 如申請專利範圍第5項所述之線路結構製程,更包括:移除圖案化光阻層後,設置一介電層於該圖案化導電層相對該滲透層之一第三表面上;以及移除該滲透層。
TW101144552A 2012-11-28 2012-11-28 線路結構及其製程 TWI477207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101144552A TWI477207B (zh) 2012-11-28 2012-11-28 線路結構及其製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101144552A TWI477207B (zh) 2012-11-28 2012-11-28 線路結構及其製程

Publications (2)

Publication Number Publication Date
TW201422064A TW201422064A (zh) 2014-06-01
TWI477207B true TWI477207B (zh) 2015-03-11

Family

ID=51393640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144552A TWI477207B (zh) 2012-11-28 2012-11-28 線路結構及其製程

Country Status (1)

Country Link
TW (1) TWI477207B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200900247A (en) * 2007-06-22 2009-01-01 Foxconn Advanced Tech Inc Stencil and method for manufacturing the same
TW201232655A (en) * 2011-01-25 2012-08-01 Hung-Ming Lin Halftone with pattern and method for forming pattern on workpiece

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200900247A (en) * 2007-06-22 2009-01-01 Foxconn Advanced Tech Inc Stencil and method for manufacturing the same
TW201232655A (en) * 2011-01-25 2012-08-01 Hung-Ming Lin Halftone with pattern and method for forming pattern on workpiece

Also Published As

Publication number Publication date
TW201422064A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
US9646852B2 (en) Manufacturing process for substrate structure having component-disposing area
US20170086293A1 (en) Package carrier and manufacturing method thereof
KR20150087691A (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
TW201517709A (zh) 基板結構及其製作方法
CN104244597A (zh) 一种对称结构的无芯基板的制备方法
TWI571994B (zh) 封裝基板及其製作方法
TWI452955B (zh) 基板結構的製作方法
CN104183567B (zh) 薄型封装基板及其制作工艺
TWI477207B (zh) 線路結構及其製程
TWI399143B (zh) 線路板及其製程
TW201618622A (zh) 電路板及其製作方法
TWI569696B (zh) 製造電路板與晶片封裝之方法,以及藉由使用此方法製成之電路板
CN210694480U (zh) 具有层间导孔的线路结构
TWI507106B (zh) 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之雙層精密pcb板之方法
TWM590843U (zh) 具有層間導孔的線路結構
CN106550555A (zh) 一种奇数层封装基板及其加工方法
JP2010123830A5 (zh)
TWI558290B (zh) 線路板的製造方法
TWI554175B (zh) 銅箔基板的製作方法
US10039185B2 (en) Manufacturing method of landless multilayer circuit board
TW201635876A (zh) 線路板及其製作方法
CN104125726B (zh) 印刷电路板的制作方法
JP2016051756A (ja) 多層プリント配線板およびその製造方法
CN107241874B (zh) 一种内引线沉金加镀金复合工艺的印制电路板的制作方法
TW202114500A (zh) 具有層間導孔的線路結構及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees