TWI474205B - 建立圖案資料之方法、建立圖案資料之程式及半導體裝置之製造方法 - Google Patents

建立圖案資料之方法、建立圖案資料之程式及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI474205B
TWI474205B TW98130429A TW98130429A TWI474205B TW I474205 B TWI474205 B TW I474205B TW 98130429 A TW98130429 A TW 98130429A TW 98130429 A TW98130429 A TW 98130429A TW I474205 B TWI474205 B TW I474205B
Authority
TW
Taiwan
Prior art keywords
pattern
evaluation target
target unit
surrounding environment
error
Prior art date
Application number
TW98130429A
Other languages
English (en)
Other versions
TW201027381A (en
Inventor
小川龍二
宮入將博
前田志門
姜帥現
田中聰
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201027381A publication Critical patent/TW201027381A/zh
Application granted granted Critical
Publication of TWI474205B publication Critical patent/TWI474205B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

建立圖案資料之方法、建立圖案資料之程式及半導體裝置之製造方法
本發明係關於一種建立圖案資料之方法,一種建立圖案資料之程式,及一種半導體裝置之製造方法。
本申請案基於並主張2008年9月29日申請之日本專利申請案第2008-250293號之優先權;該案之全文以引用的方式併入本文中。
根據近年來半導體積體電路之精進,要求等於或大於一光曝露裝置之一光源波長的一半之一尺寸作為在該半導體積體電路上之一最小線寬度。由於此精進,即使將如由一電路設計圖指定形成於一光罩上的一遮罩圖案曝露於光並轉印至一晶片上,仍然無法轉印具有一所需形狀之一圖案的現象(亦即,稱為光學鄰近效應之一現象)變得明顯。為解決此一問題,大體上執行用於當形成於一光罩上的一遮罩圖案被轉印至一晶片上時在如由一所需設計圖案指定轉印之後修整一形狀之一技術(在下文中稱為光學鄰近校正OPC(optical proximity correction))。當使用該OPC時,執行用於評估一電路圖案是否可如由透過該OPC製造的一遮罩圖案形成的一設計圖案精確相同之微影術驗證(舉例而言,見日本專利特許公開申請案第2007-57948號)。
在諸如微影術及蝕刻方法之半導體製造處理程序中,圍繞待形成的一所需電路圖案佈置的其他電路圖案(在下文中稱為「周圍圖案」)大體上影響待形成的該所需電路圖案之尺寸精度。因此,使用圍繞待形成的該所需電路圖案佈置的可想像的有限數目周圍圖案執行處理程序評估,及執行待形成的該所需電路圖案之校正或相似物以防止問題發生。
然而,即使過去在經由該有限數目周圍圖案之該佈置之該處理程序評估中無問題發生,然而由於在一實際產品中之一未假定的佈置變化(一周圍圖案環境),可在設計之處理程序評估中發生一意想不到的嚴重錯誤。為防止此一錯誤,若藉由針對一評估目標單元圖案假定的一周圍圖案環境之評估係在一現實評估時間內結束,則係可接受。然而,當圍繞待形成的該所需電路圖案佈置的單元及圖案之變化假定為無限,不可能現實地評估該等變化。
一種根據本發明之一實施例之建立圖案資料之方法,其包括:獲取一第一模擬結果,該第一模擬結果係藉由將處理程序模擬應用於基於在評估目標資料上之一第一評估目標單元圖案的第一遮罩圖案資料而獲得;使用該第一模擬結果評估是否存在作為在該第一評估目標單元圖案中之區段具有不足邊際之邊際錯誤圖案;提取該等邊際錯誤圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中一周圍環境圖案係相對於該等邊際錯誤圖案而佈置,使得當建立第二遮罩資料圖案及將該處理程序模擬應用於該第二遮罩圖案資料時獲得的一第二模擬結果比該第一模擬結果更加劣化;及使用藉由將該處理程序模擬應用於基於具有周圍環境圖案之該第二評估目標單元圖案的該第二 遮罩圖案資料而獲得的一結果判定是否存在一嚴重錯誤,並當存在該嚴重錯誤時校正包含該等邊際錯誤圖案之該第二評估目標單元圖案或基於該第二評估目標單元圖案的該第二遮罩圖案資料。
一種根據本發明之一實施例之建立圖案資料之方法,其包括:在一第一評估目標單元圖案之一區域中設定一單元周圍區域,該第一評估目標單元圖案係受在評估目標資料上之該第一評估目標單元圖案之周圍佈置之圖案的影響;將該單元周圍區域分為複數個驗證區域;自該等驗證區域選出一驗證區域並產生在一錯誤之一方向加速在該驗證區域存在一頸區段或一橋區段之一周圍環境圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中該周圍環境圖案係佈置於該第一評估目標單元圖案之周圍;將光學鄰近校正(OPC)處理及微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案以判定是否存在一嚴重錯誤;當該嚴重錯誤存在時執行用於校正該第二評估目標單元圖案之處理;及將該OPC處理及該微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案直到移除該嚴重錯誤為止,判定是否存在一嚴重錯誤、及當該嚴重錯誤存在時重複地執行用於校正該第二評估目標單元圖案之處理。
一種根據本發明之一實施例之具有一電腦可讀記錄媒體之電腦程式產品包含用於建立可由一電腦執行的處理程序模型之複數個命令,該等命令導致該電腦執行:使用藉由將處理程序模擬應用於基於在資料上之一第一評估目標單 元圖案的一第一遮罩圖案資料而獲得的一第一模擬結果,評估是否存在作為在具有不足邊際之該第一評估目標單元圖案中之區段之邊際錯誤圖案;提取該等邊際錯誤圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中一周圍環境圖案係相對於該等邊際錯誤圖案而佈置,使得當建立第二遮罩資料圖案及將該處理程序模擬應用於該第二遮罩圖案資料時獲得的一第二模擬結果比該第一模擬結果更加劣化;使用藉由將該處理程序模擬應用於基於具有周圍環境圖案之該第二評估目標單元圖案的該第二遮罩圖案資料而獲得的一結果判定是否存在一嚴重錯誤;及當該嚴重錯誤存在時,校正包含該等邊際錯誤圖案之該第二評估目標單元圖案或基於該第二評估目標單元圖案的該第二遮罩圖案資料。
一種根據本發明之一實施例之具有一電腦可讀記錄媒體之電腦程式產品包含用於建立可由一電腦執行的處理程序模型之複數個命令,該等命令導致該電腦執行:在一該第一評估目標單元圖案之一區域中設定一單元周圍區域,該第一評估目標單元圖案係受到在評估目標資料之該第一評估目標單元圖案之周圍佈置之圖案的影響;將該單元周圍區域分為複數個驗證區域;自該等驗證區域選出一驗證區域並產生在一錯誤之一方向加速在該驗證區域存在一頸區段或一橋區段之一周圍環境圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中該周圍環境圖案係佈置於該第一評估目標單元圖案之周圍;將OPC處理及微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案 以判定是否存在一嚴重錯誤;當該嚴重錯誤存在時執行用於校正該第二評估目標單元圖案之處理;及將該OPC處理及該微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案直到移除該嚴重錯誤為止,判定是否存在一嚴重錯誤、及當該嚴重錯誤存在時重複地執行用於校正該第二評估目標單元圖案之處理。
圖1A至圖1F係用於解釋由微影術驗證引起的問題之圖解。在圖1A中,繪示一單一評估目標單元圖案。在此評估目標單元圖案10中,注意一X標記區段11。此X標記區段11係其中當建立遮罩資料及執行微影術時一轉印圖案為似頸之一區段。因為預先設定一危險區段判定參考值,該似頸區段之寬度必須經設計不小於72奈米。
在圖1A繪示,在將遮罩資料處理(MDP)/光學鄰近校正(OPC)處理應用於該評估目標單元圖案之後,進一步圍繞該評估目標單元圖案佈置一周圍環境圖案,周圍環境圖案使存在於該評估目標單元圖案中之一危險區段進一步劣化。該評估目標單元圖案係在一最佳焦點狀態及一低於焦點(under focus)狀態下評估。圖1B及圖1C各自繪示在該最佳焦點狀態及該低於焦點狀態下之該評估結果。如圖1B所示,在該最佳焦點狀態下,該似頸X標記區段11之該寬度大於72奈米且滿足該危險區段判定參考值。如圖1C所示,在該低於焦點狀態下,該似頸X標記區段11之該寬度為75.5奈米且大於該危險區段判定參考值。因此,此一評估目標單元圖案10應為無在過去該微影術驗證中之一問題之一圖案。
然而,在過去,因為使用有限數目周圍環境圖案執行評估,當評估目標單元圖案係經擺置在其中可能佈置無限數目周圍環境圖案之一實際產品中時,該微影術驗證係不適用。舉例而言,如圖1D所示,當在圖1A中繪示的該評估目標單元圖案係經佈置在一實際產品20中時,如圖1E所示,在該最佳焦點狀態下,該似頸X標記區段11滿足該危險區段判定參考值。然而,如圖1F所示,在該低於焦點狀態下,該似頸X標記區段11之該寬度為66.75奈米且小於該危險區段判定參考值。此導致一嚴重錯誤。因此,在下文解釋的實施例中,解釋當評估目標單元圖案係經佈置在一實際產品中時可防止該嚴重錯誤發生之一建立圖案資料之方法及一建立圖案資料之程式。
在本發明之一第一實施例中,作為微影術驗證之結果,提取並非一嚴重錯誤但不具有一足夠邊際之一位置(一圖案)作為一邊際錯誤圖案,當一條件甚至少許改變時,該位置可能改變成一危險區段。圍繞該邊際錯誤圖案佈置加速該邊際錯誤圖案成為該嚴重錯誤之一周圍環境圖案以執行微影術驗證。該邊際錯誤圖案為無一周圍環境邊際之一圖案。該嚴重錯誤圖案係一種具有一轉印圖案之圖案,當一處理程序變動時(或即使未變動),該轉印圖案改變成一危險區段。「加速該邊際圖案成為該嚴重錯誤」意為當該微影術驗證結果被設定為一第一模擬結果時,當建立遮罩圖案資料及執行微影術模擬時獲得的一第二模擬結果係比該第一模擬結果更加劣化。劣化意為一設計單元及一轉印圖案彼此疏遠(偏離一容限條件)。
圖2A及圖2B係用於解釋根據該第一實施例之一建立圖案資料之方法的一處理程序之一實例之流程圖。首先,將MDP/OPC處理應用於作為輸入資料之評估目標單元圖案,且藉由將一MDP/OPC程式應用於一評估目標,而產生OPC後之一圖案(步驟S11)。該評估目標單元圖案係下列任一者:一數位電路功能塊;一類比電路功能塊單元;一記憶體巨集單元;及一半導體積體電路之一輸入/輸出電路單元。該MDP處理係用於使用圖形算術處理、一設計規則檢查器或相似物產生及改變一遮罩圖案之處理。該OPC處理係用於校正一光學鄰近效應OPE(optical proximity effects)之處理。
隨後,基於OPC後之該圖案及其中為在一光阻膜上之光劑量、一焦點狀態及相似物之各種微影術條件,使用作為輸入資料之遮罩圖案資料執行該微影術模擬(步驟S12)。因此,獲得一模擬結果。
此後,藉由使用該模擬結果及一評估目標單元圖案而執行微影術評估(步驟S13)以獲得一微影術評估結果。特定言之,計算在該評估目標單元圖案與藉由將該微影術模擬應用於OPC後之該圖案而獲得的該模擬結果之間之一差異(在一設計圖案(評估目標單元圖案)平面形狀與在一模擬晶片上之一修整平面形狀之間之一差異)。採用此差異作為一微影術評估結果。
藉由使用作為輸入資料之該微影術評估結果及一危險區段評估參考而執行嚴重錯誤評估(步驟S14)以獲得一嚴重錯誤評估結果。該嚴重錯誤評估係用於判定在該評估目標單元圖案與在該微影術評估中獲得的該模擬結果之間之該差異是否在預先設定的一容許變動量內之評估。
為圖案給定參數形成該(整個)模擬圖案。對於該等參數之值預先判定容許變動量。該等參數之實例包含與在相同層中圍繞該圖案之圖案之一關係、與高於或低於該圖案存在之圖案之一關係、一裝置特性、及該圖案之一形狀。該容許變動量係根據(舉例而言)是否獲得一預定裝置特性而判定。該容許變動量之一上限值及一下限值對應於作為用於判定一區段是否為一危險區段之一評估參考之該危險區段評估參考。該危險區段係對一裝置之一問題發生之一條件且係改變成實質上劣化良率之一嚴重錯誤之一區段。
作為該嚴重錯誤評估之結果,當存在一嚴重錯誤(在步驟S15為「是」)時,提取該嚴重錯誤(一危險區段)(步驟S16)且校正該評估目標單元圖案(步驟S17)。該處理返回到步驟S11。重複執行該處理直到移除該嚴重錯誤。
當經由該處理移除該嚴重錯誤(在步驟S15為「否」)時,藉由使用作為輸入資料之該微影術評估結果及邊際錯誤圖案評估參考而執行邊際錯誤評估(步驟S18)以獲得一邊際錯誤評估結果。該邊際錯誤評估結果係(舉例而言)判定為一邊際錯誤圖案的一區段之一座標值。該邊際錯誤評估係在該評估目標單元圖案與該模擬結果之間之一差異係在預先設定之該容許變動量內但係對一裝置之一問題之一條件。該邊際錯誤評估係用於判定是否存在可能改變成一嚴重錯誤之一圖案(一區段)。
在步驟S18之該邊際錯誤評估係用於提取不嚴重但不具有用於當一條件甚至少許改變時可能改變成一危險區段之一足夠邊際之一邊際錯誤圖案之處理。因此,在該容許變動量中並包含該容許變動量之該上限值之一預定範圍及在該容許變動量中並包含該容許變動量之該下限值被設定為該錯誤圖案評估參考。在該邊際錯誤評估中,當有一區段滿足該邊際錯誤評估條件時,藉由使用一邊際錯誤發生之該邊際錯誤評估參考而判定該邊際錯誤評估。
當圍繞該評估目標單元圖案佈置其他圖案時,更接近於該評估目標單元圖案之該中心之圖案係更不容易受圍繞該評估目標單元圖案佈置的該等圖案影響。更接近於一周圍區段之圖案係更容易受圍繞該評估目標單元圖案佈置的該等圖案影響。因此,該邊際錯誤評估參考可改變成在更接近於該評估目標單元圖案之該周圍區段之一區段中更嚴格並在更遠離該周圍區段之一區段中更寬鬆之一參考。
此後,自該邊際錯誤評估結果判定是否存在一邊際錯誤(步驟S19)。當該邊際錯誤存在(在步驟S19為「是」)時,自作為該等邊際錯誤評估結果中之邊際錯誤圖案評估的圖案提取一邊際錯誤圖案(步驟S20)。
隨後,產生相對於該評估結果而預先判定並涉及該經提取之邊際錯誤圖案(步驟S21)之一周圍環境圖案。待產生之該周圍環境圖案僅必須為劣化該邊際錯誤圖案之圖案轉印保真度以低於該當前周圍環境圖案中之一邊際錯誤圖案之圖案轉印保真度之一周圍環境圖案。在此實例中,劣化該邊際錯誤圖案之該圖案轉印保真度之一圖案常係用作該周圍環境圖案。此一周圍環境圖案係基於一特定評估函數而計算。舉例而言,當該邊際錯誤圖案為一頸錯誤時,產生用於減少該邊際錯誤圖案之一頸區段之該厚度之一周圍環境圖案。當該邊際錯誤圖案為一橋錯誤時,產生可增加鄰近二圖案之厚度(減少介於鄰近之二圖案之間之一距離)之一周圍環境圖案。在此情況下,待產生之該周圍環境圖案必須為劣化該邊際錯誤圖案之圖案轉印保真度以低於在該當前周圍環境圖案中之一邊際錯誤圖案之圖案轉印保真度之一周圍環境圖案。在上文解釋中,該圖案轉印保真度意指表示一設計圖案之該形狀、該位置、該尺寸及相似物如何再現成為一轉印圖案之一程度。
此後,藉由使用一評估目標單元圖案及該產生之周圍環境圖案來建立具有周圍環境圖案之一評估目標單元圖案(步驟S22),其係應被重新評估之一評估目標單元圖案。藉由佈置該周圍環境圖案,使得該周圍環境圖案之該中心與該評估目標單元圖案之一邊際錯誤圖案之一位置一致並移除重疊該評估目標單元圖案之該周圍環境圖案之一位置,而形成新評估目標單元圖案資料。
此後,將該MDP/OPC處理應用於具有周圍環境圖案之該評估目標單元圖案,藉由應用該MDP/OPC處理至該評估目標單元圖案(步驟S23),以產生OPC後之一圖案。藉由基於作為輸入資料之OPC後之該圖案及各種微影術條件使用遮罩圖案資料而執行該微影術模擬(步驟S24)以獲得一模擬結果。
藉由使用在步驟S24獲得的該模擬結果及該評估目標單元圖案而執行該微影術評估(步驟S25)以獲得一微影術評估結果。藉由使用作為輸入資料之在步驟S25獲得的該微影術評估結果及該危險區段評估參考而執行嚴重錯誤評估(步驟S26)以獲得一嚴重錯誤評估結果。作為在步驟S26之該嚴重錯誤評估之結果,當存在一嚴重錯誤(在步驟27為「是」)時,執行用於該評估目標單元圖案之校正(步驟S28)。用於校正該評估目標單元圖案之實例包含一設計圖案之校正及OPC之校正。此後,該處理返回到步驟S21。重複執行該處理直到移除該嚴重錯誤。
當在步驟S27未存在一嚴重錯誤(在步驟S27為「否」)時,判定在步驟S18之該邊際錯誤評估中提取的所有邊際錯誤圖案是否經評估(步驟S29)。當所有該等邊際錯誤圖案係未經評估(在步驟S29為「否」)時,該處理返回到步驟S20。重複執行該處理。當所有該等邊際錯誤圖案係經評估(在步驟S29為「是」)時或當未在步驟S19存在一邊際錯誤(在步驟S19為「否」)時,即使評估目標單元圖案係擺置在一實際產品中,發生一嚴重錯誤之一可能性為極低。因此,該建立圖案資料之方法結束。
圖3A至圖3D係當一頸錯誤發生時執行的該建立圖案資料之方法之一特定程序之示意圖。首先,在圖3A中繪示,執行具有周圍環境圖案之一評估目標單元圖案之建立涉及一評估目標單元圖案30。係基於該評估目標單元圖案將該MDP/OPC處理、該微影術模擬及該微影術評估應用於遮罩圖案資料。可假定經由校正移除一嚴重錯誤。藉由使用一微影術評估結果及該邊際錯誤圖案評估參考而執行邊際錯誤評估。在圖3A中,一X標記指示作為該邊際錯誤評估之結果而獲得的邊際錯誤圖案31A、31B及31C之位置。在提取該等邊際錯誤圖案31A、31B及31C之後,執行涉及該評估目標單元圖案30之校正。
此後,選取該等邊際錯誤圖案31A、31B及31C之一者。在圖3A中繪示,假定選取該邊際錯誤圖案31C。該邊際錯誤圖案31C係其中涉及關於一頸錯誤之一區段。因此,在圖3B中繪示,產生一用於頸之周圍環境圖案41。一似環形圖案被繪示為該用於頸之周圍環境圖案41之一實例。該似環形圖案具有減少在該用於頸之周圍環境圖案41之一中心41a中佈置的一圖案之該厚度之一作用。一環之一內部圓周之一半徑R1、該環之一外部圓周之一半徑R2及該環之寬度W之最佳值係相依於一評估目標單元圖案之一層與一處理程序以及該評估目標單元圖案是否在低於條件或高於條件而不同。因此,可減少在該中心41a中佈置的一圖案之該厚度之值常經由一預先實驗而計算,該實驗係針對諸如該評估目標單元圖案之該層與該處理程序以及該評估目標單元圖案是否在低於條件或高於條件之條件之每一者。
如圖3C所示,該用於頸之似環形周圍環境圖案41係經佈置以使該評估目標單元圖案30與在該經選取的邊際錯誤圖案31C之位置中設定的該用於頸之似環形周圍環境圖案41之該中心41a重疊。如圖3D所示,在該用於頸之似環形周圍環境圖案41之位置中並重疊該評估目標單元圖案30之環被移除以建立一新評估目標單元圖案,亦即,具有周圍環境圖案之一評估目標單元圖案50。
對於該等經提取的邊際錯誤圖案31A、31B及31C之每一者執行用於建立具有周圍環境圖案之該評估目標單元圖案50之處理。換言之,由許多邊際錯誤圖案建立具有周圍環境圖案之評估目標單元圖案。
在該橋錯誤情況下,以如在該頸錯誤情況相同方式執行用於建立具有周圍環境圖案之該評估目標單元圖案50之該處理。然而,使用不同於用於頸的該周圍環境圖案的一用於橋之周圍環境圖案。圖4A及圖4B係該用於橋之周圍環境圖案之一實例之圖解。在圖4A繪示的該實例中,在低於條件一用於橋之周圍環境圖案42A假定為一圓形。該用於橋之周圍環境圖案42A的半徑R1及寬度W之最佳值亦係相依於一評估目標單元圖案之一層與一處理程序而不同。因此,可增加在該中心中佈置的一圖案之厚度之值常係經由一預先實驗而計算,該實驗係針對諸如該評估目標單元圖案之該層與該處理程序之條件之每一者。
在圖4B繪示的該實例中,在高於條件的一用於橋之周圍環境圖案42B假定為一環形。該用於橋之周圍環境圖案42B的一環的一內部圓周之半徑R1、該環之一外部圓周之半徑R2、及該環之寬度W之最佳值亦係相依於一評估目標單元圖案之一層及一處理程序而不同。因此,可增加在該中心中佈置的一圖案之該厚度之值常係經由一預先實驗而計算,該實驗係針對諸如該評估目標單元圖案之該層及該處理程序之條件之每一者。
劣化在上文解釋的該中心中之該圖案的該周圍環境圖案係基於一特定評估函數而計算。此一周圍環境圖案亦根據一光源及相似物之一曝光條件而改變。圖5係該用於頸之周圍環境圖案之另一實例之一圖解。舉例而言,參考圖3B解釋的該用於頸之周圍環境圖案41係當使用一通常的單眼光源時獲得的一周圍環境圖案。當使用一種四眼(類星體類型)光源時,獲得具有圖5中繪示的一形狀之一圖案。該圖案具有藉由在圖3B繪示的該用於頸之周圍環境圖案41中在對應於該光源之位置(其中傳輸光的位置)中留下圖案431及在無該光源之位置432(其中未傳輸光的位置)中移除圖案而獲得的一結構。
在上文解釋中,該周圍環境圖案係經佈置以在該評估目標單元圖案之該邊際錯誤圖案之該位置中設定該周圍環境圖案的該中心。在重疊該評估目標單元圖案之該位置中之該周圍環境圖案被移除以建立一新評估目標單元圖案。然而,可提供來自該評估目標單元圖案之一外部邊緣之一預定範圍作為一禁止產生周圍環境圖案之區域。在此情況下,圍繞該評估目標單元圖案提供該禁止產生周圍環境圖案之區域。在此狀態下,該周圍環境圖案之該中心位置係經佈置在該評估目標單元圖案中之該邊際錯誤圖案之該位置中,且執行用於建立一新評估目標單元圖案之該處理。
除非未提供此一禁止產生周圍環境圖案之區域,可能的是一周圍環境圖案係經配置接近該評估目標單元圖案且建立違背設計規則之一圖案。導致在具有一環形或相似物之一周圍環境圖案與一實際評估目標單元圖案之間之干涉。此外,當一周圍環境圖案係經佈置時,可能的是在該周圍環境圖案與該評估目標單元圖案之間建立一圖案。因此,可藉由在來自該評估目標單元圖案之外部邊緣之預定範圍中提供該禁止產生周圍環境圖案之區域而防止該等問題。
在該上文實例中,該周圍環境圖案係經佈置以使該評估目標單元圖案與在該邊際錯誤圖案之該位置中設定的該周圍環境圖案之該中心位置重疊,以形成一新評估目標單元圖案。然而,可由其他方法形成一新評估目標單元圖案。圖6A至圖6D係當一頸錯誤發生時執行的該建立圖案資料之方法的一特定程序之另一實例之示意圖。用於頸之一周圍環境圖案係作為一網格圖案予以管理。
用於提取該等經選取的邊際錯誤圖案31A、31B及31C之處理係與參考圖3A解釋的該處理相同。選取在圖6A中繪示的該等邊際錯誤圖案31A、31B及31C之一者。假定選取該邊際錯誤圖案31C。該邊際錯誤圖案31C係改變成一頸錯誤之一區段。因此,產生在圖6B中繪示的用於頸之一周圍環境網格圖案45。在圖6B中,繪示待產生的一圖案影像。該用於頸之周圍環境網格圖案45係一似環形圖案。藉由網格將該用於頸之周圍環境網格圖案45分成區段以指定形成該環之區段之特定座標位置。在圖6B中繪示的該用於頸之周圍環境網格圖案45中,如圖6C所示,根據座標管理圖案之存在及不存在。在圖6B中,在一紙表面上之一左至右方向被設定為一X軸且其一上至下方向被設定為一Y軸。「0」被輸入至(X、Y)之設定作為當無圖案存在時之一值。「1」被輸入為當一圖案存在時之一值。單位係「微米」。
隨後,如圖6D所示,該用於頸之周圍環境網格圖案45係經佈置以使該評估目標單元圖案與在該經選取的邊際錯誤圖案31C之一位置中設定的該用於頸之周圍環境網格圖案45之一中心45a重疊。僅移除在形成該似環形圖案之該等網格之中之在重疊該評估目標單元圖案30之一區段中的網格。換言之,可由移除建立一新評估目標單元圖案,同時該經選取的邊際錯誤圖案31C設定為該評估目標單元圖案30佈置的座標位置之原點、資料。在一用於橋之周圍環境圖案中,可以相同方式建立一新評估目標單元圖案。
圖7係根據該第一實施例執行該建立圖案方法的一資訊處理裝置之一組態之一示意圖。如圖7所示,一資訊處理裝置100包含至少一中央處理單元(CPU)101、一儲存單元102、一輸入單元103、及一輸出單元104。
該儲存單元102包含一唯讀記憶體(ROM)及一隨機存取記憶體(RAM)。該儲存單元102臨時儲存用於導致該資訊處理裝置100執行在後來解釋的一記錄媒體110中儲存的該建立圖案資料之方法之一執行程式。
該ROM儲存該CPU 101使用的一控制程式及相似物。該RAM係一揮發性記憶體且用作該CPU 101之一工作區域。該ROM儲存諸如該控制程式之各種計算程式。
該CPU 101管理該整個資訊處理裝置100之操作。舉例而言,當該資訊處理裝置100接收電力供應時,該CPU 101將在該ROM中儲存的韌體(該控制程式)載入至該RAM上並執行預定處理。該CPU 101根據自該儲存媒體讀出的該控制程式及該執行程式而執行該建立圖案資料之方法之該處理。
該輸入單元103具有輸入(舉例而言)對於預定處理必需的條件及數值的一介面之一功能。該輸出單元104輸出諸如處理之進度、一結果及相似物之各種種類資訊。該輸出單元104可包含輸出此等種類資訊之一顯示器及相似物。
該執行程式係經儲存於該記錄媒體110中。該執行程式可經儲存於作為該儲存單元102的一部分之諸如一磁碟(一硬碟)之一固定磁碟中。可使用諸如一軟碟、諸如一光碟(CD)及一數位光碟(DVD)之光碟、磁光碟、半導體記憶體、及相似物之磁碟,作為該記錄媒體110。該執行程式可經由諸如網際網路之一通信線路(一有線線路或一無線線路)而傳輸至該資訊處理裝置。
根據該第一實施例,自評估目標單元圖案提取對於該微影術評估並非一嚴重錯誤但係接近該嚴重錯誤的一值之該微影術評估之一圖案、一結果作為一邊際錯誤圖案。在該邊際錯誤圖案之該位置中,劣化轉印保真度低於該當前周圍環境圖案之轉印保真度之一周圍環境圖案係經佈置在除了該邊際錯誤圖案之一評估目標單元圖案形成位置外之一位置,以形成一新評估目標單元圖案。該評估目標單元圖案係經校正以防止提取該邊際錯誤圖案。此使可能的是當評估目標單元圖案係經擺置在一實際產品中時防止歸因於一意外周圍圖案之一嚴重錯誤之發生。
在過去,為防止歸因於一意外周圍圖案之一嚴重錯誤,具有無限數目組合之周圍圖案必須圍繞該邊際錯誤圖案佈置及評估。此係不現實的,因為需要用於處理的時間係一天文數字。然而,在該第一實施例中,藉由使用劣化在該邊際錯誤圖案之該位置中之轉印保真度之一圖案而執行評估。因此,有相比過去之評估時間,可減少評估時間。
圖8係用於解釋根據本發明之一第二實施例之一建立圖案資料之方法的一程序的一實例之一流程圖。首先,選取作為輸入資料之一評估目標單元圖案及一評估目標(步驟S51)。隨後,指定作為受圍繞該經選取的評估目標單元圖案佈置的一周圍環境圖案影響的一區域之一單元周圍區域,且將該單元周圍區域分為複數個驗證區域(步驟S52)。
圖9係分離該單元周圍區域之一實例之一圖解。如圖所示,一單元周圍區域61被形成於在一評估目標單元圖案60之一邊際區段中之一像框形狀內。在圖9中,一紙表面之一左至右方向設定為一X軸方向且紙表面之一上至下方向設定為一Y軸方向。在該單元周圍區域61中,形成在該Y軸方向具有如在該評估目標單元圖案60之長度相同長度且在該X軸方向具有預定寬度之複數個矩形驗證區域X1、X2、X3...。此外,在該單元周圍區域61中,形成在該X軸方向具有如在該評估目標單元圖案60之長度相同長度且在該Y軸方向具有預定寬度之複數個矩形驗證區域Y1、Y2...。
此後,自該等驗證區域X1、X2、X3...及Y1、Y2...選出一驗證區域(步驟S53)。產生在不滿足條件之一方向加速包含在該驗證區域中的一頸區段或一橋區段之一周圍環境圖案(步驟S54)。待產生的該周圍環境圖案係包含在該經選取的驗證區域中的一轉印形狀使用該圖案劣化該頸區段或該橋區段之轉印保真度之一圖案。該周圍環境圖案係經由一預先實驗而計算。產生用於一驗證區域之用於頸錯誤偵測之一周圍環境圖案及用於橋錯誤偵測之一周圍環境圖案。
圖10係該周圍環境圖案之一實例之一圖解。在該實例中,選取該驗證區域X1。該實例係一周圍環境圖案71之一實例,包含在該驗證區域X1中的經由模擬或相似物之一轉印形狀使用該周圍環境圖案71在其中區段厚度減少的一方向加速改變成一頸區段之一區段。該周圍環境圖案71之尺寸及自該驗證區域X1之一距離係經由一實驗預先計算,使得包含在該驗證區域X1中的經由模擬或相似物之一轉印形狀常可減少改變成該頸區段之該區段之厚度。該周圍環境圖案71之該尺寸及自該驗證區域之該距離係相依於一層、一處理程序、及相似物而不同,且係預先經計算用於每一層、處理程序、及相似物。
此後,藉由使用一評估目標單元圖案及一產生的環境圖案而建立具有周圍環境圖案之一評估目標單元圖案(步驟S55)。具有周圍環境圖案之該評估目標單元圖案係藉由圍繞一評估目標單元圖案佈置一周圍環境圖案而形成,該評估目標單元圖案根據諸如一驗證區域及待產生的一錯誤圖案、及當該周圍環境圖案重疊該評估目標單元圖案時移除該重疊的周圍環境圖案之條件而預先設定。
隨後,將該MDP/OPC處理應用於具有周圍環境圖案之該評估目標單元圖案(步驟S56)以產生OPC後之一圖案。此後,使用作為輸入資料之遮罩圖案資料基於OPC後產生的該圖案及其中為在一光阻膜上之光劑量、一焦點狀態及相似物之各種微影術條件而執行該微影術模擬(步驟S57)以獲得一模擬結果。
藉由使用該模擬結果及具有周圍環境圖案之該評估目標單元圖案而執行該微影術評估(步驟S58)以獲得一微影術評估結果。特定言之,計算在該評估目標單元圖案與藉由將微影術模擬應用於該OPC後之圖案而獲得的該模擬結果之間之一差異。該差異設定為一微影術評估結果。
藉由使用作為輸入資料之該微影術評估結果及一危險區段評估參考而執行嚴重錯誤評估(步驟S59)以獲得一嚴重錯誤評估結果。該嚴重錯誤評估係用於判定在該評估目標單元圖案與該模擬結果之間之該差異是否在預先設定的一容許變動量內之一評估。
此後,根據該嚴重錯誤評估結果判定是否存在一嚴重錯誤(步驟S60)。當一嚴重錯誤存在(在步驟S60為「是」)時,校正該評估目標單元圖案(步驟S61)。校正該評估目標單元圖案之實例包含一設計圖案之校正及OPC之校正。當提取複數個邊際錯誤圖案時,執行用於複數個區段之校正。此後,該處理返回到步驟S56。重複執行該處理直到移除該嚴重錯誤。
此後,當一嚴重錯誤未存在(在步驟S60為「否」)時,判定是否評估在該單元周圍區域中之所有驗證區域(步驟S62)。當所有該等驗證區域未經評估(在步驟S62為「否」)時,該處理返回到步驟S53。執行該處理用於所有該等驗證區域。當用於所有該等驗證區域之該評估結束(在步驟S62為「是」)時,該建立圖案資料之方法結束。
在該第二實施例中,如在該第一實施例中,可經由一資訊處理裝置執行該建立圖案資料之方法。亦可由用於使該資訊處理裝置執行該處理之一執行程式來實現該建立圖案資料之方法。
根據該第二實施例,將受圍繞一評估目標單元圖案而佈置之圖案影響的一單元周圍區域分為複數個驗證區域。藉由佈置一周圍環境圖案來執行微影術驗證,包含在該等驗證區域之每一者中之經由模擬或相似物之一轉印形狀使用該周圍環境圖案以加速改變成一待減少厚度之頸區段之一區段,或經由模擬或相似物之一轉印形狀加速改變成一待增加厚度之橋區段之一區段。因此,有著該評估目標單元圖案可經校正而不提取一嚴重圖案或一邊際圖案之一效果,當一條件改變時,包含於一單元周圍區域中的該嚴重圖案或該邊際圖案尚未改變成該嚴重錯誤,但趨於接近改變成該嚴重錯誤。
該建立圖案資料之方法可經應用於一半導體裝置製造處理程序。特定言之,藉由使用根據該等實施例之方法產生一圖案及基於該產生的圖案來製造一光罩。隨後,將形成於該光罩上之一遮罩圖案轉印至在一晶片上之一光阻上及發展形成一光阻圖案。可於該晶片上形成一所需圖案,且可藉由使用該光阻圖案作為一遮罩執行蝕刻而製造一半導體裝置。
在上文解釋之實例中,執行該微影術處理程序中之該微影術模擬,且評估該微影術模擬之一結果。然而,本發明係不限於此實例。當執行包含一遮罩處理程序、一微影術處理程序,及一蝕刻處理程序之至少一者之處理程序模擬且評估該處理程序模擬之一結果時,可以相同方式應用本發明。
如上文解釋,根據本發明之該等實施例,有可能提供一建立圖案資料之方法及一建立圖案資料之程式之一效果,當基於一評估目標單元圖案執行一半導體製造方法時,該建立圖案資料之方法及該建立圖案資料之程式可防止發生一嚴重錯誤。
對於熟習此項技術者將容易發生額外的優勢及變更。因此,本發明在其寬泛態樣中係不限於本文呈現及描述的特定細節及代表性實施例。所以,可做各種變更而無違如附屬請求項及相等物定義的本發明大體理念之精神及範圍。
10...評估目標單元圖案
11...X標記區段
20...實際產品
30...評估目標單元圖案
31A...邊際錯誤圖案
31B...邊際錯誤圖案
31C...邊際錯誤圖案
41...用於頸之周圍環境圖案
41a...中心
42A...用於橋之周圍環境圖案
42B...用於橋之周圍環境圖案
43...圖案
45...用於頸之周圍環境網格圖案
45a...中心
50...具有周圍環境圖案之評估目標單元圖案
60...評估目標單元圖案
61...單元周圍區域
71...周圍環境圖案
100...資訊處理裝置
101...中央處理單元
102...儲存單元
103...輸入單元
104...輸出單元
110...記錄媒體
431...圖案
432...無光源圖案
圖1A至圖1F係用於解釋在微影術驗證中之問題之圖解;
圖2A及圖2B係用於解釋根據本發明之一第一實施例之一建立圖案資料之方法的一處理程序之一實例之流程圖;
圖3A至圖3D係當一頸錯誤發生時執行建立資料圖案的該方法之一特定程序之示意圖;
圖4A及圖4B係一用於橋之周圍環境圖案之實例之圖解;
圖5係用於頸之一周圍環境圖案之另一實例之一圖解;
圖6A至圖6D係當一頸錯誤發生時執行該建立圖案資料之方法的該特定程序之另一實例之示意圖;
圖7係執行根據該第一實施例之該建立圖案資料之方法的一資訊處理裝置之一組態之一示意圖;
圖8係用於解釋根據該第二實施例之一建立圖案資料之方法的一程序之一實例之一流程圖;
圖9係分開一單元周圍區域之一實例之一圖解;及
圖10係一周圍環境圖案之一實例之一圖解。
100...資訊處理裝置
101...中央處理單元
102...儲存單元
103...輸入單元
104...輸出單元
110...記錄媒體

Claims (20)

  1. 一種建立圖案資料之方法,其包括:獲取一第一模擬結果,該第一模擬結果係藉由將處理程序模擬應用於基於在評估目標資料上之一第一評估目標單元圖案的第一遮罩圖案資料而獲得;使用該第一模擬結果來評估是否存在作為在該第一評估目標單元圖案中之區段具有不足邊際的邊際錯誤圖案;提取該等邊際錯誤圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中一周圍環境圖案係相對於該等邊際錯誤圖案而佈置,使得當建立第二遮罩資料圖案及將該處理程序模擬應用於該第二遮罩資料圖案時獲得之一第二模擬結果比該第一模擬結果更加劣化;及使用藉由將該處理程序模擬應用於基於具有周圍環境圖案之該第二評估目標單元圖案的該第二遮罩圖案資料而獲得之一結果來判定是否存在一嚴重錯誤,及當該嚴重錯誤存在時,校正包含該等邊際錯誤圖案之該第二評估目標單元圖案,或基於該第二評估目標單元圖案的該第二遮罩圖案資料。
  2. 如請求項1之建立圖案資料之方法,其中當一設計圖案再產生成為一轉印圖案之一程度係稱為圖案轉印保真度時,該周圍環境圖案係在提取該等邊際錯誤圖案之時比在該周圍環境圖案中之該等邊際錯誤圖案之圖案轉印保 真度更加劣化該等邊際錯誤圖案之圖案轉印保真度之一圖案。
  3. 如請求項2之建立圖案資料之方法,其中當該等邊際錯誤圖案之一模擬結果指示一頸區段時,該周圍環境圖案係一似環形圖案,且當該等邊際錯誤圖案之一模擬結果指示一橋區段時,該周圍環境圖案係一似環形圖案或一圓形圖案。
  4. 如請求項3之建立圖案資料之方法,其中當用於曝光之一光源係一種四眼光源時,該周圍環境圖案具有藉由移除在無該光源之位置中之圖案而獲得的結構。
  5. 如請求項1之建立圖案資料之方法,其中該周圍環境圖案之一中心經佈置以被設定在該第一評估目標單元圖案之該等邊際錯誤圖案之一者上,以建立具有周圍環境圖案之該第二評估目標單元圖案,其中移除了該周圍環境圖案之與該第一評估目標單元圖案重疊之一區段中之一圖案。
  6. 如請求項5之建立圖案資料之方法,其中一禁止產生周圍環境圖案之區域係佈置於離該第一評估目標單元圖案之一外部邊緣之一預定範圍中,且具有周圍環境圖案之該第二評估目標單元圖案係藉由移除重疊該禁止產生周圍環境圖案之區域之一區段之一圖案而獲得之一圖案。
  7. 如請求項1之建立圖案資料之方法,其中根據該第一模擬結果與基於該第二評估目標單元圖案之該第二遮罩圖 案資料之間之一參數差異是否包含在設定於一容許變動量之一預定範圍中之一邊際錯誤圖案評估參考中來評估該等邊際錯誤圖案,使用該邊際錯誤圖案評估參考可獲得一預定裝置特性,一預定範圍包含該容許變動量之一上限值,且在該容許變動量中之一預定範圍包含一下限值。
  8. 如請求項7之建立圖案資料之方法,其中該邊際錯誤圖案評估參考取決於該第二評估目標單元圖案中之一位置而被設定為一不同值。
  9. 一種半導體裝置之製造方法,其包括在一半導體基板上形成由如請求項1之建立圖案資料之方法所建立之一圖案。
  10. 一種建立圖案資料之方法,其包括:在一第一評估目標單元圖案之一區域中,設定一單元周圍區域,該第一評估目標單元圖案係受到在評估目標資料上之該第一評估目標單元圖案之周圍佈置之圖案的影響;將該單元周圍區域分成複數個驗證區域;自該等驗證區域選出一驗證區域,並產生在一錯誤之一方向加速存在於該驗證區域中之一頸區段或一橋區段之一周圍環境圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中該周圍環境圖案係佈置於該第一評估目標單元圖案之周圍; 將光學鄰近校正(OPC)處理及微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案以判定是否存在一嚴重錯誤;當該嚴重錯誤存在時,執行用於校正該第二評估目標單元圖案之處理;及將該OPC處理及該微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案直到移除該嚴重錯誤為止,判定是否存在一嚴重錯誤,及當該嚴重錯誤存在時重複地執行用於校正該第二評估目標單元圖案之處理。
  11. 如請求項10之建立圖案資料之方法,其中當該第一評估目標單元圖案具有一矩形形狀時,該等驗證區域係具有預定寬度且具有長度相同於該第一評估目標單元圖案之側之長度的矩形區域。
  12. 如請求項10之建立圖案資料之方法,其中,當該周圍環境圖案重疊該第一評估目標單元圖案時,將與該第一評估目標單元圖案重疊之一區段之一圖案移除以形成具有周圍環境圖案之該第二評估目標單元圖案。
  13. 一種半導體裝置之製造方法,其包括在一半導體基板上形成由如請求項10之建立圖案資料之方法建立之一圖案。
  14. 一種具有一電腦可讀記錄媒體之電腦程式產品,其包含可由一電腦執行之用於建立處理程序模型的複數個命令,該等命令使該電腦執行:使用藉由將處理程序模擬應用於基於在資料上之一第 一評估目標單元圖案的一第一遮罩資料圖案而獲得之一第一模擬結果,來評估是否存在作為在具有不足邊際之該第一評估目標單元圖案中之區段的邊際錯誤圖案;提取該等邊際錯誤圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中一周圍環境圖案係相對於該等邊際錯誤圖案而佈置,使得當建立第二遮罩資料圖案及將該處理程序模擬應用於該第二遮罩圖案資料時獲得之一第二模擬結果比該第一模擬結果更加劣化;使用藉由將該處理程序模擬應用於基於具有周圍環境圖案之該第二評估目標單元圖案的該第二遮罩圖案資料而獲得之一結果來判定是否存在一嚴重錯誤;及當該嚴重錯誤存在時,校正包含該等邊際錯誤圖案之該第二評估目標單元圖案,或基於該第二評估目標單元圖案的該第二遮罩圖案資料。
  15. 如請求項14之電腦程式產品,其中當該等邊際錯誤圖案之一模擬結果指示一頸區段時,該周圍環境圖案係一似環形圖案,且當該等邊際錯誤圖案之一模擬結果指示一橋區段時,該周圍環境圖案係一似環形圖案或一圓形圖案。
  16. 如請求項14之電腦程式產品,其中該周圍環境圖案之一中心經佈置以被設定在該第一評估目標單元圖案之該等邊際錯誤圖案之一者上,以建立具有周圍環境圖案之該第二評估目標單元圖案,其中移除了該周圍環境圖案之 與該第一評估目標單元圖案重疊之一區段中之一圖案。
  17. 如請求項16之電腦程式產品,其中一禁止產生周圍環境圖案之區域係佈置於離該第一評估目標單元圖案之一外部邊緣之一預定範圍中,且具有周圍環境圖案之該第二評估目標單元圖案係藉由移除重疊該禁止產生周圍環境圖案之區域之一區段之一圖案而獲得之一圖案。
  18. 如請求項14之電腦程式產品,其中藉由網格管理該周圍環境圖案,該網格周圍環境圖案之一中心係設定於該等邊際錯誤圖案之一者上,僅移除形成該圖案之該等網格之中之在與該第一評估目標單元圖案重疊之一區段中的網格,以建立具有周圍環境圖案之該第二評估目標單元圖案。
  19. 如請求項14之電腦程式產品,其中根據該第一模擬結果與基於該第二評估目標單元圖案的該第二遮罩圖案資料之間之一參數差異是否包含在設定於一容許變動量之一預定範圍中之一邊際錯誤圖案評估參考中來評估該等邊際錯誤圖案,使用該邊際錯誤圖案評估參考可獲得一預定裝置特性,一預定範圍包含該容許變動量之一上限值,且在該容許變動量中之一預定範圍包含一下限值。
  20. 一種具有一電腦可讀記錄媒體之電腦程式產品,其包含可由一電腦執行之用於建立處理程序模型的複數個命令,該等命令使該電腦執行:在一第一評估目標單元圖案之一區域中,設定一單元 周圍區域,該第一評估目標單元圖案係受到在評估目標資料之該第一評估目標單元圖案之周圍佈置之圖案的影響;將該單元周圍區域分成複數個驗證區域;自該等驗證區域選出一驗證區域,並產生在一錯誤之一方向加速存在於該驗證區域中之一頸區段或一橋區段之一周圍環境圖案;建立具有周圍環境圖案之一第二評估目標單元圖案,其中該周圍環境圖案係佈置於該第一評估目標單元圖案之周圍;將OPC處理及微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案,以判定是否存在一嚴重錯誤;當該嚴重錯誤存在時,執行用於校正該第二評估目標單元圖案之處理;及將該OPC處理及該微影術模擬應用於具有周圍環境圖案之該第二評估目標單元圖案直到移除該嚴重錯誤為止,判定是否存在一嚴重錯誤,及當該嚴重錯誤存在時重複地執行用於校正該第二評估目標單元圖案之處理。
TW98130429A 2008-09-29 2009-09-09 建立圖案資料之方法、建立圖案資料之程式及半導體裝置之製造方法 TWI474205B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250293A JP4852083B2 (ja) 2008-09-29 2008-09-29 パタンデータの作成方法およびパタンデータ作成プログラム

Publications (2)

Publication Number Publication Date
TW201027381A TW201027381A (en) 2010-07-16
TWI474205B true TWI474205B (zh) 2015-02-21

Family

ID=42057930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98130429A TWI474205B (zh) 2008-09-29 2009-09-09 建立圖案資料之方法、建立圖案資料之程式及半導體裝置之製造方法

Country Status (3)

Country Link
US (1) US8234596B2 (zh)
JP (1) JP4852083B2 (zh)
TW (1) TWI474205B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010128279A (ja) * 2008-11-28 2010-06-10 Toshiba Corp パターン作成方法及びパターン検証プログラム
JP5421054B2 (ja) * 2009-10-13 2014-02-19 株式会社東芝 マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
TWI475597B (zh) * 2012-02-08 2015-03-01 日立全球先端科技股份有限公司 Pattern evaluation method and pattern evaluation device
US9107291B2 (en) * 2012-11-21 2015-08-11 International Business Machines Corporation Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
CN102998896B (zh) * 2012-12-13 2014-06-25 北京理工大学 一种基于基本模块的掩模主体图形优化方法
US8826196B2 (en) * 2013-01-30 2014-09-02 Mentor Graphics Corporation Integration of optical proximity correction and mask data preparation
JP6338368B2 (ja) * 2013-12-25 2018-06-06 キヤノン株式会社 パターンの光学像の評価方法
US10162928B2 (en) 2015-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing a semiconductor device, system for implementing the method and standard cell
KR102545141B1 (ko) 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11360382B2 (en) * 2019-07-18 2022-06-14 Synopsys, Inc. Enforcing mask synthesis consistency across random areas of integrated circuit chips

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053807A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp マスクメーカ選定方法
WO2006062542A2 (en) * 2004-12-07 2006-06-15 Photronics, Inc. System and method for automatically generating a tooling specification using a logical operations utility that can be used to generate a photomask order
US20060273266A1 (en) * 2005-06-03 2006-12-07 Brion Technologies, Inc. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US20070026322A1 (en) * 2005-08-01 2007-02-01 Chin-Cheng Yang Integration system and the method for operating the same
US20080046846A1 (en) * 2006-08-15 2008-02-21 Chew Marko P System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization
US20080127028A1 (en) * 2006-11-27 2008-05-29 Dan Rittman Integrated circuits verification checks of mask layout database, via the internet method and computer software
US20080148216A1 (en) * 2006-12-18 2008-06-19 Cadence Design Systems, Inc. Method and system for mask optimization
US20080148195A1 (en) * 2006-12-18 2008-06-19 Cadence Design Systems, Inc. Method and system for inspection optimization
US20080163140A1 (en) * 2006-12-06 2008-07-03 Christophe Fouquet Methods, designs, defect review tools, and systems for determining locations on a wafer to be reviewed during defect review
US20080163141A1 (en) * 2006-12-29 2008-07-03 Cadence Design Systems, Inc. Supplant design rules in electronic designs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328323B2 (ja) * 1992-07-20 2002-09-24 株式会社日立製作所 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
US7313769B1 (en) 2004-03-01 2007-12-25 Advanced Micro Devices, Inc. Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin
JP4744980B2 (ja) * 2005-08-25 2011-08-10 株式会社東芝 パターン検証方法、そのプログラム、半導体装置の製造方法
JP4714930B2 (ja) * 2006-08-25 2011-07-06 独立行政法人産業技術総合研究所 マスクパターン設計方法およびそれを用いた半導体装置の製造方法
JP4851924B2 (ja) * 2006-12-08 2012-01-11 株式会社東芝 危険箇所集計方法、パターン修正方法およびプログラム
JP4417975B2 (ja) 2007-04-20 2010-02-17 株式会社東芝 半導体集積回路の設計方法、設計装置並びに設計用プログラム
US8156451B2 (en) * 2007-09-14 2012-04-10 Renesas Electronics Corporation Method of manufacturing photomask
JP2009181053A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 評価パタンの作成方法および作成プログラム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053807A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp マスクメーカ選定方法
WO2006062542A2 (en) * 2004-12-07 2006-06-15 Photronics, Inc. System and method for automatically generating a tooling specification using a logical operations utility that can be used to generate a photomask order
US20060273266A1 (en) * 2005-06-03 2006-12-07 Brion Technologies, Inc. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US20070026322A1 (en) * 2005-08-01 2007-02-01 Chin-Cheng Yang Integration system and the method for operating the same
US20080046846A1 (en) * 2006-08-15 2008-02-21 Chew Marko P System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization
US20080127028A1 (en) * 2006-11-27 2008-05-29 Dan Rittman Integrated circuits verification checks of mask layout database, via the internet method and computer software
US20080163140A1 (en) * 2006-12-06 2008-07-03 Christophe Fouquet Methods, designs, defect review tools, and systems for determining locations on a wafer to be reviewed during defect review
US20080148216A1 (en) * 2006-12-18 2008-06-19 Cadence Design Systems, Inc. Method and system for mask optimization
US20080148195A1 (en) * 2006-12-18 2008-06-19 Cadence Design Systems, Inc. Method and system for inspection optimization
US20080163141A1 (en) * 2006-12-29 2008-07-03 Cadence Design Systems, Inc. Supplant design rules in electronic designs

Also Published As

Publication number Publication date
TW201027381A (en) 2010-07-16
US20100081294A1 (en) 2010-04-01
JP2010079184A (ja) 2010-04-08
JP4852083B2 (ja) 2012-01-11
US8234596B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
TWI474205B (zh) 建立圖案資料之方法、建立圖案資料之程式及半導體裝置之製造方法
US7765515B2 (en) Pattern match based optical proximity correction and verification of integrated circuit layout
CN107797375B (zh) 目标图形的修正方法
JP4758358B2 (ja) レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
KR101264114B1 (ko) 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템
US8307310B2 (en) Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
US8458626B1 (en) Method for calibrating an SRAF printing model
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
KR102570888B1 (ko) 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
TWI571701B (zh) 偵測微影熱點的方法
JP2010175898A (ja) マスクパターンの補正方法、マスク、露光方法および半導体装置の製造方法
US20150213161A1 (en) Optical model employing phase transmission values for sub-resolution assist features
US20090281778A1 (en) Method and system for identifying weak points in an integrated circuit design
US7458060B2 (en) Yield-limiting design-rules-compliant pattern library generation and layout inspection
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
JP4621485B2 (ja) パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
JP4133047B2 (ja) 補正マスクパターン検証装置および補正マスクパターン検証方法
KR102860018B1 (ko) 광 근접 보정을 수행하는 방법 및 이를 이용한 리소그래피 마스크 제조 방법
US8146022B2 (en) Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program
KR20090072670A (ko) 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법
JP2005250360A (ja) マスクパターンの検証装置および検証方法
KR102889846B1 (ko) 광학적 근접 효과 보정의 검증 방법
US8885949B2 (en) Pattern shape determining method, pattern shape verifying method, and pattern correcting method
KR102238708B1 (ko) 리소그래피 공정의 초점 이동 체크 방법 및 이를 이용한 전사 패턴 오류 분석 방법
KR100882730B1 (ko) 마스크 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees