TWI473097B - 自動切換記憶體介面模式之快閃記憶體裝置 - Google Patents

Description

自動切換記憶體介面模式之快閃記憶體裝置

本發明係涉及一種快閃記憶體裝置，特別係指一種在搭配不同型式之快閃記憶體時，會自動切換記憶體介面模式的快閃記憶體裝置。

請參考第一圖，為習知技術快閃記憶體儲存裝置之系統功能方塊圖。如圖所示，快閃記憶體儲存裝置9包含有複數個快閃記憶體91、一控制器92及一系統介面93。其中，快閃記憶體91是例如為NAND型快閃記憶體，而控制器92是透過系統介面93來連接一應用系統(圖未示)，例如：個人電腦、筆記型電腦、工業用電腦、可攜式多媒體播放裝置、數位相機、數位攝影機等。並且，系統介面93可為並列式ATA介面(PATA)、串列式ATA介面(SATA)、CompactFlash介面、PCI-Express介面及USB介面等。

控制器92是透過至少一記憶體介面921及922(或稱為通道Channel))來連接快閃記憶體91，並且每個通道可分別連接至少一快閃記憶體91。而控制器92再針對每個記憶體介面921及922來分別提供控制信號923及924以控制每一快閃記憶體91。而圖一所示者，即為一雙通道之控制器92。

由於NAND型快閃記憶體的介面存取速度可能由於製造廠商、容量大小及製程等因素而會有所差異，在習知之快閃記憶體控制器的記憶體介面中，常設計有可調整記憶體介面存取速度之設計。亦即，控制器可藉由讀取快閃記 憶體的製造廠商代碼(Maker Code)以及快閃記憶體本身的裝置代碼(Device Code)來辨識快閃記憶體之型式，並且選擇合適的介面存取速度。舉例來說，若控制器之記憶體介面存取速度是支援70ns、50ns、25ns三種不同的速度(以讀取或寫入觸發信號寬度表示-represented byRE# or WE# enable signal width)，控制器即需先以最低的速度(70ns)來存取快閃記憶體，辨識其代碼，確定該快閃記憶體所支持的介面存取速度範圍後，再調整快閃記憶體的介面電路，以調整介面時序(timing)的方式來選擇快閃記憶體可支持之範圍內的最高存取速度。藉以避免因介面存取速度超過快閃記憶體可支持的範圍，而導致資料錯誤；或因介面存取速度過低，未能充分發揮儲存裝置存取效能的現象。

而除了介面時序的差異以外，為了提高記憶體介面的傳輸速度，業界更提出了多種新規格，以及用來偵測與設定不同介面模式的標準。例如：開放式快閃記憶體介面(Open NAND Flash Interface，ONFI)標準，就列出除了回朔相容的基本介面模式Mode 0之外的另外五種不同的介面存取模式，亦即：Mode 1~5。其中，又有兩種介面其存取信號之動作模式更支援延伸資料輸出(Extended Data Out，EDO)的模式，以提高在高速存取動作中，傳輸資料的穩定性。

此外，在混合密度(Hybrid Density)的快閃記憶體儲存裝置中，所使用的快閃記憶體可能包含兩種或兩種以上不同型態的快閃記憶體。例如：保存單一位元資料記憶體製程技術稱為單級單元製程(Single-level-cell，SLC)， 而製成之記憶體稱為低密度記憶體(Low density memory)；保存多位元資料記憶體製程技術稱為多級單元製程(Multi-level-cell，MLC)，而製成之記憶體則稱為高密度記憶體(High density memory)。此時，由於控制器是同時連接兩種以上不同型態的快閃記憶體，而控制器的記憶體介面雖然能調整其介面模式或介面時序，但單一介面在同一時間，只能設定為一種模式與時序。若同一介面同時連接兩種或兩種以上不同的快閃記憶體時，則控制器只能夠在偵測與辨識上述兩種記憶體後，選擇兩種記憶體均支援的模式進行存取。或者是在每次改變存取對象之前，進行調整記憶體介面的設定，先將介面設定改變為即將存取的快閃記憶體所支援的模式。

然而，上述作業不論是選擇使用所有連接到同一介面的快閃記憶體都支援的存取模式(通常是速度最慢者)，或者是在存取記憶體之前，頻繁地改變記憶體介面的設定，都不能達到充分發揮儲存裝置的存取效能，同時避免資料錯誤的目的。

有鑑於此，本發明所要解決的技術問題在於，在完成快閃記憶體的偵測、辨識作業等初始設定程序之後，即可配合記憶體介面上所連接的各個快閃記憶體所支援的不同存取介面模式，而分別進行設定相關的存取時序及標準等設定值，進而使記憶體介面在之後正常運作狀態下，能自動依據目前所欲存取的快閃記憶體以及相對的設定值而進行切換記憶體介面的介面模式，以達到充分發揮儲存裝置存取速度，以及有效避免資料錯誤的目的。

為了達到上述目的，根據本發明所提出之一方案，提供一種自動切換記憶體介面模式之快閃記憶體控制器，係應用於一具有至少一快閃記憶體的儲存裝置，其包括：一記憶體介面、一微處理單元及一介面模式控制單元。其中，記憶體介面係連接該些快閃記憶體，並且提供複數個啟動腳位來對應啟動該些快閃記憶體，而微處理單元係控制該些啟動腳位的致能運作，以透過該記憶體介面來存取該些快閃記憶體。介面模式控制單元則是對應該些啟動腳位來暫存複數個介面模式設定值，並接收該微處理單元的控制，以依據該些啟動腳位的致能運作來切換輸出對應的介面模式設定值。其中，微處理單元在一初始設定程序時係控制該介面模式控制單元固定切換輸出一基本介面模式設定值，以依序啟動並辨識該些快閃記憶體之型式，而取得該些快閃記憶體各自所支援的介面模式，並將代表該介面模式的介面模式設定值設定於該介面模式控制單元。藉此，當該儲存裝置運作於正常運作狀態時，該記憶體介面得以依據目前致能運作的啟動腳位所對應的介面模式設定值，而自動調整切換成該介面模式設定值所代表的介面模式，以存取該啟動的快閃記憶體。

為了達到上述目的，根據本發明所提出之另一方案，提供一種自動切換記憶體介面模式之方法，係應用於一快閃記憶體控制器，該快閃記憶體控制器係包含一記憶體介面，以連接複數個快閃記憶體，並且該記憶體介面提供複數個啟動腳位用以分別啟動該些快閃記憶體，而該方法之步驟包括：首先，於一初始設定程序下，預設切換該記憶體介面於一基本介面模式，進而依序致能該些啟動腳位， 以辨識該些啟動腳位所對應連接的快閃記憶體各自所支援的一介面模式，並且更分別對應該些快閃記憶體的介面模式來進行設定及儲存一介面模式設定值。之後，當快閃記憶體控制器運作於一正常運作狀態下時，則依據該些啟動腳位的致能運作，來切換輸出對應的介面模式設定值。

藉此，使該記憶體介面得以依據目前致能運作的該啟動腳位所對應的介面模式設定值，而自動調整切換成該介面模式設定值所代表的介面模式，以存取該啟動的快閃記憶體。進而達到充分發揮儲存裝置存取速度，以及有效避免資料錯誤的目的。

以上之概述與接下來的詳細說明及附圖，皆是為了能進一步說明本發明為達成預定目的所採取之方式、手段及功效。而有關本發明的其他目的及優點，將在後續的說明及圖式中加以闡述。

本發明主要是在快閃記憶體控制器中進行改良，並且在搭配多個支援不同介面模式的快閃記憶體(如：開放式快閃記憶體介面(Open NAND Flash Interface，ONFI)標準之NAND型快閃記憶體)時，效果最為顯著。本發明之快閃記憶體控制器可以在儲存裝置進行快閃記憶體的偵測、辨識作業等初始設定程序時，依據記憶體介面上所連接的各個快閃記憶體所支援的不同存取介面模式，而分別進行設定相關的存取時序及標準等設定值，進而當之後儲存裝置運作於正常運作狀態時，記憶體介面得以依據所輸出的設定值而進行調整及切換介面模式，以存取目前啟動的快閃記憶體，藉以產生充分發揮儲存裝置存取速度，以及有效避 免資料錯誤的效果。

請參考第二圖，為本發明自動切換記憶體介面模式之快閃記憶體控制器的實施例方塊圖。如圖所示，本實施例提供一種快閃記憶體控制器1，是應用於一具有複數個快閃記憶體的儲存裝置(圖未示)上，其包括：一系統介面11、一記憶體介面12、一微處理單元13、一介面模式控制單元14、一資料緩衝/控制單元15及一記憶單元16。

其中，系統介面11是連接一應用系統(圖未示)，用以作為快閃記憶體控制器1與應用系統的傳輸介面。而記憶體介面12則是連接該些快閃記憶體，並且其中更提供有複數個啟動腳位(Chip Enable Pin，CE# Pin)(圖未示)來對應啟動該些快閃記憶體。換句話說，儲存裝置中每個的快閃記憶體都必須藉由記憶體介面12中不同的啟動腳位來作為啟動控制，以決定快閃記憶體的啟動與否。當然，記憶體介面12並非僅限制為一組之設計，而每一個記憶體介面12即可視為一個記憶體通道，因此當設計為多組記憶體介面12時，快閃記憶體控制器1即是支援多通道的控制器。

微處理單元13是用以控制記憶體介面12，以控制啟動腳位的致能運作，而當微處理單元13控制特定一啟動腳位致能運作時，則該啟動腳位所連接的快閃記憶體即會啟動，於是微處理單元13便可以透過記憶體介面12來存取該啟動的快閃記憶體。

介面模式控制單元14是連接微處理單元13，並且其是對應該記憶體介面12所提供的啟動腳位來設計，以對應該些啟動腳位來暫存複數個介面模式設定值。於是，介面 模式控制單元14之後即可接收微處理單元13的控制，以依據目前微處理單元13是控制哪一啟動腳位的致能運作，而來切換輸出該啟動腳位對應暫存的介面模式設定值。

其中，微處理單元13在運作於一初始設定程序時，微處理單元13是預設控制該介面模式控制單元14在對應每一啟動腳位時都是設定為一基本介面模式設定值，以固定切換輸出該基本介面模式設定值，使記憶體介面12是依據基本介面模式設定值而切換為一基本介面模式。進而使微處理單元13得以依序啟動並辨識目前所連接的快閃記憶體之型式，進而取得該些快閃記憶體各自所支援的介面模式，並將代表該介面模式的介面模式設定值設定及儲存於介面模式控制單元14。而其中的基本介面模式即是屬於一種回朔相容的介面模式，是各種不同快閃記憶體都能支援的介面模式，通常是為最低的存取速度。而微處理單元13則是例如讀取該些快閃記憶體的製造商代碼(Maker Code)及裝置代碼(Device Code)來辨識快閃記憶體之型式。

藉此，在完成初始設定程序之後，當儲存裝置之後運作於一正常運作狀態時，介面模式控制單元14便會依據目前微處理單元13所致能的啟動腳位，來切換輸出對應的介面模式設定值，而記憶體介面12便得以依據介面模式控制單元14所輸出的介面模式設定值，來自動調整及切換成該介面模式設定值所代表的介面模式，以存取目前啟動的快閃記憶體。

當然，熟悉該項技術者，應可了解快閃記憶體所支援的設定方式，是微處理單元13在基本介面模式下辨識到該 快閃記憶體所支援的介面模式後，即會通知該快閃記憶體在之後是改變以該支援的介面模式來進行傳輸。而接著微處理單元13才會再進行設定介面模式控制單元14中對應儲存的介面模式設定值。使得以後記憶體介面12是依據該介面模式設定值而切換為該快閃記憶體所支援的介面模式，讓雙方得以採用相同的介面模式來進行傳輸。

接著，快閃記憶體控制器1中所包含的資料緩衝/控制單元15是連接於系統介面11及記憶體介面12之間，用以接收微處理單元13的控制而進行應用系統與快閃記憶體之間的資料傳輸。再者，記憶單元16是連接微處理單元13，並且進一步包含一隨機存取記憶體161及一程式記憶體162，用以搭配微處理單元13而運作。其中，隨機存取記憶體161是用以暫存微處理單元13在運算處理過程中所產生的資料；而程式記憶體162則是用以存放微處理單元13所執行之韌體程式，並且在實際設計上，程式記憶體162可例如為唯讀記憶體(Read Only Memory)或唯讀記憶體及隨機存取記憶體之組合。

最後，附帶一提的是，本實施例中所提到的記憶體介面12中是例如具有複數個介面電路(圖未示)，以依據介面模式控制單元14所切換輸出的介面模式設定值，而來調整及切換介面電路以實現對應的介面模式。並且，上述其中之一介面電路更可進一步為可程式介面電路，以藉由韌體程式的更新來實際改變介面電路之架構。如此一來，假使以後有較新的介面模式標準產生時，快閃記憶體控制器1可以不需更改實際硬體設計，而只需更新韌體程式便可進行支援。

而關於本實施例所提及的介面模式控制單元14中的介面模式設定值之實際儲存及切換態樣，請再繼續參考以下的說明。

請參照第三圖，為本發明的介面模式控制單元的第一實施例方塊圖。如圖所示，本實施例所提供的介面模式控制單元14'是進一步包含：複數個控制暫存器141'、一選擇電路142'及一啟動選擇單元143'。

其中，控制暫存器141'是對應記憶體介面12所提供的啟動腳位來設計。在初始設定程序時，控制暫存器141'用以接收微處理單元13的控制設定，而固定都是暫存基本介面模式設定值，以使記憶體介面12是對應切換為基本介面模式，以讓微處理單元13得以辨識各個快閃記憶體所支援的介面模式。進而，控制暫存器141'再接收微處理單元13的設定控制，以進行改變而暫存該些啟動腳位所連接之快閃記憶體所支援的介面模式之介面模式設定值。

選擇電路142'是連接該些控制暫存器141'，用以切換輸出該些介面模式設定值給記憶體介面12。而啟動選擇單元143'則是連接選擇電路142'，用以依據微處理單元13目前致能的啟動腳位，而控制選擇電路142'進行選擇該致能的啟動腳位所對應之控制暫存器141'，以輸出該控制暫存器141'中的介面模式設定值給記憶體介面12。

而本實施例在實際運用上，若所記憶體介面12所連接的快閃記憶體都是支援相同的介面模式的話，則必須要重複在每個控制暫存器141'中進行設定相同的介面模式設定值。

請再參照第四圖，為本發明的介面模式控制單元的第二實施例方塊圖。如圖所示，本實施例所提供的介面模式控制單元14"是包含：複數個控制暫存器141"、一選擇電路142"、一啟動選擇單元143"及複數個選擇暫存器144"。

其中，控制暫存器141"並非對應啟動腳位來設計，而是用以暫存目前所連接之快閃記憶體所有可以支援的介面模式所對應之介面模式設定值。例如：目前已知的介面模式是有五種，於是便會設計有五個控制暫存器141"來分別暫存該些介面模式所對應的介面模式設定值。而選擇電路142"是連接控制暫存器141"，用以接收一選擇信號來切換輸出控制暫存器141"中所儲存的介面模式設定值。

而本實施例與第一實施例的不同點在於，增加了選擇暫存器144"的設計，選擇暫存器144"是連接選擇電路142"，並且依據該些快閃記憶體所支援之介面模式來歸類暫存該些快閃記憶體所連接的啟動腳位之名稱，以及暫存用來對應控制暫存器141"的選擇信號。例如：假設微處理單元13依序在辨識該些快閃記憶體各自所支援的介面模式時，辨識到有兩個啟動腳位(如CE0及CE1)所連接的快閃記憶體是支援相同的介面模式(如Mode l)，而Mode 1介面模式設定值是例如暫存於第二個控制暫存器141"中。因此，第一個選擇暫存器141"中便是用以暫存啟動腳位之名稱(CE0及CE1)，以及暫存用來對應選擇第二個控制暫存器141"的選擇信號。

最後，啟動選擇單元143"是連接選擇暫存器144"， 用以依據微處理單元13目前所致能的啟動腳位，而選擇暫存有該致能之啟動腳位名稱的選擇暫存器144"，以輸出對應選擇控制暫存器141"的選擇信號給選擇電路142"。

藉由上面所述之各實施例的架構設計，以實現本發明自動切換記憶體介面模式之快閃記憶體控制器1的設計。然而，為了能夠進一步說明本發明在實際設定及切換記憶體介面模式的程序流程之運作，請以上述的快閃記憶體控制器1之架構為基準，再來參考第五圖所示之本發明自動切換記憶體介面模式之方法的實施例流程圖。

如第五圖所示，本實施例提供一種自動切換記憶體介面模式之方法，其是應用於快閃記憶體控制器1，而該方法之步驟包括：首先，將製造完成後的儲存裝置連接至應用系統上，以將儲存裝置的電源啟動(S501)。接著，快閃記憶體控制器1便會進行判斷是否已完成一初始設定程序(S503)。若初始設定程序尚未完成，則快閃記憶體控制器1便會進入初始設定程序，以透過預設值而使記憶體介面12切換設定為一基本介面模式(S505)。

緊接著，便開始依序致能記憶體介面12所提供的啟動腳位(S507)，並且每次僅致能一個啟動腳位來逐一辨識。而首先會進行偵測目前所致能的啟動腳位是否連接有快閃記憶體(S509)，若偵測連接快閃記憶體的結果為是，則表示目前致能的啟動腳位有連接快閃記憶體，並且該快閃記憶體即受啟動腳位的啟動而開始運作。於是便可進行辨識快閃記憶體所支援的介面模式(S511)，並且隨之會進行判斷是否可以正確辨識介面模式(S513)，以判斷快閃記憶體控制器1是否可以辨識支援目前啟動連接的快閃記憶 體除了基本介面模式之外所支援的介面模式。

若步驟(S513)的判斷結果為是，則表示快閃記憶體控制器1是可以辨識並支援目前啟動連接的快閃記憶體的介面模式，因此便會針對該啟動腳位來對應地設定及儲存代表該介面模式的介面模式設定值(S515)；而相反的，若步驟(S513)的判斷結果為否，則表示快閃記憶體控制器1並無法辨識及支援目前啟動連接的快閃記憶體的介面模式，於是便只能針對該啟動腳位而對應地設定及儲存為一基本介面模式設定值(S517)，以讓之後在存取此一快閃記憶體時，記憶體介面12即切換於基本介面模式來進行傳輸。

而在步驟(S515)或步驟(S517)執行之後，則進行判斷所有的啟動腳位是否都已致能掃描完畢(S519)。若判斷掃描完畢之結果為是，則表示已完成初始設定程序(S521)。而若判斷掃描完畢之結果為否，或者在步驟(S509)偵測目前啟動腳位是否連接快閃記憶體之結果為否時，則會繼續進行致能下一個啟動腳位(S523)，直到完成所有的啟動腳位之致能掃描。

當然，至目前的流程步驟為止，由於都是處於初始設定程序的階段，因此，記憶體介面12都是透過基本介面模式來與所連接的快閃記憶體進行溝通及傳輸。

而在步驟(S521)完成初始設定程序後，則繼續執行步驟(S503)，使快閃記憶體控制器1再一次判斷是否完成初始設定程序。而此時的判斷結果即為已完成初始設定程序，於是便會進入一正常運作狀態(S525)，也就是讓使用者可以開始透過在應用系統中的操作來存取儲存裝置中的資料。

而由於儲存裝置是搭配有多個快閃記憶體，且使用者的資料可能儲存在不同的快閃記憶體中，因此快閃記憶體控制器1便會因要存取特定的快閃記憶體而進行致能連接該快閃記憶體的啟動腳位。進而會依據目前致能腳位來切換輸出對應的介面模式設定值(S527)給記憶體介面12。最後，記憶體介面12便會依據該輸出的介面模式設定值，而自動調整切換成該介面模式設定值所代表的介面模式，以使快閃記憶體控制器1得以透過該切換的介面模式來與目前啟動的快閃記憶體進行資料存取及傳輸(S529)。藉此，便可完成本實施例自動切換記憶體介面之方法的實際運作流程。

綜上所述，本發明的優點即在於當儲存裝置製造完成之後，快閃記憶體控制器得以先進行快閃記憶體的偵測、辨識作業等初始設定程序，進而配合所連接的各個快閃記憶體所支援的不同存取介面模式，而分別進行設定相關的存取時序及標準等設定值，進而使記憶體介面在之後正常運作狀態下，能自動依據目前所欲存取的快閃記憶體以及相對的設定值而進行切換記憶體介面的介面模式，以達到充分發揮儲存裝置存取速度，以及有效避免資料錯誤的目的。

惟，以上所述，僅為本發明的具體實施例之詳細說明及圖式而已，並非用以限制本發明，本發明之所有範圍應以下述之申請專利範圍為準，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案所界定之專利範圍。

[習知技術]

快閃記憶體儲存裝置‧‧‧9

記憶體‧‧‧91

控制器‧‧‧92

記憶體介面‧‧‧921，922

控制信號‧‧‧923，924

系統介面‧‧‧93

[本發明]

快閃記憶體控制器‧‧‧1

系統介面‧‧‧11

記憶體介面‧‧‧12

微處理單元‧‧‧13

介面模式控制單元‧‧‧14，14'，14"

控制暫存器‧‧‧141'，141"

選擇電路‧‧‧142'，142"

啟動選擇單元‧‧‧143'，143"

選擇暫存器‧‧‧144"

資料緩衝/控制單元‧‧‧15

記憶單元‧‧‧16

隨機存取記憶體‧‧‧161

程式記憶體‧‧‧162

第一圖係習知技術快閃記憶體儲存裝置之系統功能方塊圖；第二圖係本發明自動切換記憶體介面模式之快閃記憶體控制器的實施例方塊圖；第三圖係本發明的介面模式控制單元的第一實施例方塊圖；第四圖係本發明的介面模式控制單元的第二實施例方塊圖；及第五圖係本發明自動切換記憶體介面模式之方法的實施例流程圖。

快閃記憶體控制器‧‧‧1

系統介面‧‧‧11

記憶體介面‧‧‧12

微處理單元‧‧‧13

介面模式控制單元‧‧‧14

資料緩衝/控制單元‧‧‧15

記憶單元‧‧‧16

隨機存取記憶體‧‧‧161

程式記憶體‧‧‧162

Claims (10)

1. 一種自動切換記憶體介面模式之快閃記憶體裝置，包括一可連接複數個快閃記憶體的快閃記憶體控制器，該快閃記憶體控制器更包括：一記憶體介面，提供複數個啟動腳位來對應啟動該些快閃記憶體；一微處理單元，控制該些啟動腳位的致能運作，以透過該記憶體介面來存取該些快閃記憶體；以及一介面模式控制單元，包括：複數個控制暫存器，係用於儲存該些快閃記憶體的介面模式設定值；一選擇電路，用以切換輸出該些介面模式設定值；及一啟動選擇單元，控制該選擇電路選擇該些控制暫存器，以輸出介面模式設定值；其中該微處理單元運作於一初始設定程序以取得該些快閃記憶體各自所支援的介面模式，且於該初始設定程序之後，該介面模式控制單元依據該微處理單元所致能的啟動腳位，來切換輸出對應的介面模式設定值，以供該記憶體介面依據該介面模式控制單元所輸出的介面模式設定值，來自動調整及切換成該介面模式設定值所代表的介面模式，以存取目前啟動的快閃記憶體。
2. 如申請專利範圍第1項所述之自動切換記憶體介面模式之快閃記憶體裝置，其中該記憶體介面係具有複數個介面電路，以依據該介面模式設定值而調整切換該 些介面電路，以形成對應的介面模式。
3. 如申請專利範圍第2項所述之自動切換記憶體介面模式之快閃記憶體裝置，其中該些介面電路的其中之一係進一步為可程式介面電路，以藉由韌體程式的更新來改變介面電路之架構。
4. 如申請專利範圍第1項所述之自動切換記憶體介面模式之快閃記憶體裝置，其中該微處理單元係讀取該些快閃記憶體的製造商代碼(Maker Code)及裝置代碼(Device Code)來辨識該些快閃記憶體之型式。
5. 如申請專利範圍第1項所述之自動切換記憶體介面模式之快閃記憶體裝置，進一步包含：複數個選擇暫存器，係連接該選擇電路，並且依據該些快閃記憶體所支援之介面模式來歸類暫存該些快閃記憶體所連接的一啟動腳位名稱，以及暫存用來對應該些控制暫存器的一選擇信號。
6. 如申請專利範圍第1項所述之自動切換記憶體介面模式之快閃記憶體裝置，其中該快閃記憶體控制器進一步包含：一系統介面，係用以連接一應用系統；一資料緩衝/控制單元，係連接於該系統介面及該記憶體介面之間，用以接收該微處理單元的控制而進行該應用系統與該些快閃記憶體之間的資料傳輸；及一記憶單元，係連接該微處理單元，用以搭配該微處理單元而運作。
7. 如申請專利範圍第6項所述之自動切換記憶體介面模式之快閃記憶體裝置，其中該記憶單元進一步包含：一隨機存取記憶體，係用以暫存該微處理單元所處理之資料；及一程式記憶體，係用以存放該微處理器執行之韌體程式。
8. 如申請專利範圍第1項所述之自動切換記憶體介面模式之快閃記憶體裝置，提供一種自動切換記憶體介面模式之方法，包括：於一初始設定程序下，預設切換該記憶體介面於一基本介面模式；依序致能該些啟動腳位，以辨識該些啟動腳位所對應連接的快閃記憶體各自所支援的一介面模式，並分別對應該些快閃記憶體的介面模式來進行設定及儲存一介面模式設定值；及於一正常運作狀態下，依據該些啟動腳位的致能運作，來切換輸出對應的介面模式設定值；藉此，使該記憶體介面得以依據目前致能運作的該啟動腳位所對應的介面模式設定值，而自動調整切換成該介面模式設定值所代表的介面模式，以存取該啟動的快閃記憶體。
9. 如申請專利範圍第8項所述之自動切換記憶體介面模式之快閃記憶體裝置，其中該自動切換記憶體介面模式之方法，進一步進行判斷是否完成該初始設定程序的運作，以在判斷完成該初始設定程序後，進行進入 該正常運作狀態。
10. 如申請專利範圍第8項所述之自動切換記憶體介面模式之快閃記憶體裝置，其中該自動切換記憶體介面模式之方法，若對應該些快閃記憶體的介面模式無法正確辨識時，則設定及儲存為一基本介面模式設定值。