KR100844988B1 - 메모리 고속복사 장치 및 방법 - Google Patents

메모리 고속복사 장치 및 방법 Download PDF

Info

Publication number
KR100844988B1
KR100844988B1 KR1020060085932A KR20060085932A KR100844988B1 KR 100844988 B1 KR100844988 B1 KR 100844988B1 KR 1020060085932 A KR1020060085932 A KR 1020060085932A KR 20060085932 A KR20060085932 A KR 20060085932A KR 100844988 B1 KR100844988 B1 KR 100844988B1
Authority
KR
South Korea
Prior art keywords
memory
data
target
source
copying
Prior art date
Application number
KR1020060085932A
Other languages
English (en)
Other versions
KR20080022606A (ko
Inventor
한덕환
Original Assignee
주식회사 스타칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 스타칩 filed Critical 주식회사 스타칩
Priority to KR1020060085932A priority Critical patent/KR100844988B1/ko
Publication of KR20080022606A publication Critical patent/KR20080022606A/ko
Application granted granted Critical
Publication of KR100844988B1 publication Critical patent/KR100844988B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 고속복사 장치 및 방법에 관한 것으로서, 보다 자세하게는 소스 낸드 플래쉬 메모리에 기록된 데이터를 타겟 낸드 플래쉬 메모리에 기록함에 있어서, 소스 낸드 플래쉬 메모리에서 로드한 데이터가 씨피유(CPU)를 통하지 않고 직접 타겟 낸드 플래쉬 메모리에 기록되어 낸드 플래쉬 메모리의 복사 시간을 단축할 수 있는 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치 및 방법에 관한 것이다.
본 발명의 메모리 고속복사 장치는 원본 데이터를 저장하기 위한 소스 메모리와 상기 소스 메모리에 저장된 원본 데이터를 복사하여 저장하기 위한 타겟 메모리 및 제어수단의 복사 명령에 대응하여, 상기 소스 메모리에 저장된 원본 데이터를 상기 타겟 메모리에 기록하기 위한 논리회로수단으로 이루어짐에 기술적 특징이 있다.
낸드 플래쉬 메모리, 프로그래머블 반도체, 주문형 반도체, 메모리 복사

Description

메모리 고속복사 장치 및 방법{Memory high-speed copy equipment and a method}
도 1은 종래의 플래시 메모리에 데이터를 기록하기 위한 장치의 구성도,
도 2는 본 발명에 따른 낸드 플래시 메모리에 데이터를 기록하기 위한 장치의 구성도,
도 3은 본 발명의 일실시예에 따른 복수의 낸드 플래시 메모리에 데이터를 기록하기 위한 장치의 구성도,
도 4는 본 발명의 다른 실시예에 따른 복수의 낸드 플래시 메모리에 데이터를 기록하기 위한 장치의 구성도,
도 5는 본 발명에 따른 낸드 플래시 메모리에 데이터를 기록하기 위한 방법의 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
205 : 초기 데이터 저장수단 210 : CPU
215 : FPGA 220 : 소스 메모리
225 : 제1필터 230 : 타겟 메모리
235 : 제2필터 240 : 작업상황 표시수단
245 : 시작버튼 250 : 디버깅용 인터페이스
255 : 모니터링용 인터페이스 260 : 전원관리부
본 발명은 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치 및 방법에 관한 것으로서, 보다 자세하게는 소스 낸드 플래쉬 메모리에 기록된 데이터를 타겟 낸드 플래쉬 메모리에 기록함에 있어서, 소스 낸드 플래쉬 메모리에서 로드한 데이터가 씨피유(CPU)를 통하지 않고 직접 타겟 낸드 플래쉬 메모리에 기록되어 낸드 플래쉬 메모리의 복사 시간을 단축할 수 있는 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치 및 방법에 관한 것이다.
일반적인 플래쉬 메모리는 전원이 끊겨도 저장된 정보가 지워지지 않는 기억장치를 말한다. 정보의 입출력이 자유로워 디지털 텔레비전, 디지털 캠코더, 휴대전화, 디지털 카메라, 개인휴대단말기(PDA), 게임기, 엠피3 플레이어 등에 널리 쓰이며, 저장 용량이 큰 ‘낸드(NAND)’와 처리속도가 빠른 ‘노어(NOR)’ 2가지로 나뉜다. 노어형이란 셀이 병렬로 연결된 방식이고, 낸드형이란 셀이 직렬로 연결된 구조를 가지고 있다.
낸드 플래쉬 메모리는 SD(Secure Digital) 카드나 메모리 스틱(Memory Stick), MMC(MultiMedia Card)카드, 콤팩트 플래쉬(Compact Flash) 메모리 등 스토리지(storage)용으로 주로 사용되는 메모리이고, 노어 플래쉬 메모리는 CPU 부트 등 프로그램 실행용으로 주로 쓰이는 타입이다.
낸드 형은 노어 형에 비해 제조단가가 싸고, 대용량이 가능하고 대용량 데이터의 읽기 쓰기가 빠르다는 장점이 있는 반면에, 노어 형은 낸드 형에 비해 데이터의 랜덤 엑세스(access) 타임이 짧고, 데이터의 안정성이 우수한 장점을 가지고 있다.
도 1은 종래의 플래시 메모리에 데이터를 기록하기 위한 장치의 구성도이다. 도 1에 도시된 바와 같이, 플래쉬 메모리 기록장치는 PC(120)로부터 데이터를 기록하여 저장할 마스터 플래시 메모리(130)를 구비하며, 마스터 플래시 메모리(130)에 저장된 데이터를 기록하기 위한 복수의 복사 대상 메모리(140)를 구비하고 있다.
또한, 플래쉬 메모리 기록장치에 전원을 공급하기 위한 전원공급부(150) 및 플래쉬 메모리 기록장치를 구동하기 위한 시작버튼(160)을 구비하고 있다.
전원공급부(150)는 AC/DC 어댑터를 통해 인가되는 직류 전원을 공급받아 본 플래쉬 메모리 기록장치의 동작에 필요한 전원을 공급하기 위한 것으로, 전원스위치에 의해 전원 공급 여부를 사용자가 선택하도록 구현되어 있다.
시작버튼(160)은 복사 대상인 플래쉬 메모리에 데이터를 기록하도록 명령을 전송하는 역할을 수행한다.
CPU(110)는 전원공급부(150) 및 시작버튼(160)에 연결되어 있으며, 전원공급부(150)에서 공급되는 전원에 의해 동작을 개시하고, PC(120)로부터 전송되는 각종 데이터를 마스터 플래쉬 메모리(130)에 저장하도록 제어하며, 시작버튼(160)에서 인가되는 데이터 기록 명령 신호를 입력받아서 복사 대상 플래시 메모리(140)로 해당 데이터를 복사하도록 제어하고, 복사 대상 메모리(140)에 데이터를 기록하기 위한 각종 제어신호를 송출하도록 총괄 제어하는 역할을 수행한다.
마스터 플래시 메모리(130)는 CPU(110)와 상호 연결되어 있으며, CPU(110)로부터 인가되는 데이터를 저장하고, 데이터 추출신호에 의해 저장된 데이터를 추출하여 해당 경로로 전달하는 역할을 수행한다.
이후, 복사 수행시 복사 대상 메모리(140)는 마스터 플래시 메모리(130)에 저장되어 있던 데이터가 CPU(110)를 통해 전송되면, 이 데이터를 수신하여 기록하며, 동일한 데이터를 저장하기 위해서 복수개로 구비된다.
이러한 종래의 플래쉬 메모리 기록장치는 외부에 저장되어 있는 데이터를 마스터 플래쉬 메모리(130)에 저장한 후, CPU(110)의 제어에 따라 마스터 플래쉬 메모리(130)에 저장된 데이터는 구비된 버퍼로 임시 저장되며, 버퍼에 임시 저장된 데이터는 다시 CPU(110)의 제어에 따라 복사 대상 메모리(140)에 전송되어 저장하고 있다.
이 경우, 복사 대상 메모리(140)에 기록할 데이터의 크기가 작은 경우, 데이터가 마스터 플래쉬 메모리(130)로부터 복사 대상 메모리(140)로 전송되고, 기록되는 시간이 문제되지 않지만, 메모리의 대용량화에 따라 10기가비트(giga bit) 이상의 플래쉬 메모리에 데이터를 기록하는 경우, 데이터를 복사하는 시간이 결코 빠르지 않음을 예상할 수 있다.
특히, 대량의 메모리에 대용량의 데이터를 기록하는 경우, 하나의 플래쉬 메모리 기록장치에서 동시에 기록할 수 있는 복사 대상 메모리의 제한이 있으며, 데이터를 기록하기 위한 시간 소비가 심한 문제점이 발생한다.
본 발명은 종래 기술의 문제점을 해결하기 위한 것으로, 낸드 플래쉬 메모리에 데이터를 기록함에 있어서, CPU의 제어에 의해 복사 원본 데이터가 CPU의 버퍼에 로드되고, CPU의 버퍼에 로드된 데이터가 복사 대상 메모리에 기록되는 시간을 감소시키기 위해 원본 데이터를 로드하여 복사 대상 메모리에 직접 기록하기 위한 낸드 플래쉬 메모리에 데이터를 기록하는 장치를 제공하는 데에 목적이 있다.
또한, 본 발명은 주문형 반도체 또는 프로그래머블 반도체를 사용하여 CPU의 복사명령에 대응하여, 원본 낸드 플래쉬 메모리에 저장된 데이터를 CPU의 버퍼를 이용하지 않고, 직접 기록 대상 낸드 플래쉬 메모리에 저장하며, 기록된 플래쉬 메모리의 데이터 오류 검사를 함에 있어서, CPU를 통하지 않고 하드웨어적으로 직접 비교하기 위한 방법을 제공하는 데에 목적이 있다.
본 발명의 상기 목적은 원본 데이터를 저장하기 위한 소스 메모리와 상기 소스 메모리에 저장된 원본 데이터를 복사하여 저장하기 위한 타겟 메모리 및 제어수단의 복사 명령에 대응하여, 상기 소스 메모리에 저장된 원본 데이터를 상기 타겟 메모리에 기록하기 위한 논리회로수단에 의해 달성된다.
또한, 본 발명의 다른 목적은 메모리 복사 방법에 있어서, 상기 메모리의 복사를 위해 입출력 포트 및 변수를 초기화하는 제1단계와 소스 메모리 및 타겟 메모리의 아이디를 이용하여 상기 소스 메모리 및 타겟 메모리의 에러를 검출하는 제2단계와 논리회로수단에 의해 상기 소스 메모리에 저장된 상기 데이터를 상기 타겟 메모리에 기록하는 제3단계 및 상기 타겟 메모리에 기록된 상기 데이터를 상기 소스 메모리에 저장된 데이터와 비교하는 제4단계에 의해 달성된다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 2는 본 발명에 따른 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치의 구성도이다. 도 2에 도시된 바와 같이, 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치는 복사할 데이터를 저장하고 있는 초기 데이터 저장수단(205)과 초기 데이터 저장수단(205)에 저장된 데이터를 기록하기 위한 원본 데이터 저장수단인 소스 메모리(220)를 구비하고 있다.
또한, 메모리 복사 장치는 소스 메모리(220)에 저장된 원본 데이터를 저장하기 위한 타겟 메모리(230)를 구비하고 있으며, 낸드 플래시 메모리에 데이터를 기 록하기 위한 동작제어를 수행하는 제어수단(210)과 제어수단(210)의 명령을 수신하여 소스 메모리(220)에 저장된 원본 데이터를 타겟 메모리(230)에 전송하기 위한 논리회로수단인 프로그래머블 반도체(215)(FPGA : Field Programmable Gate Array) 또는 주문형 반도체(ASIC : Application Specific Integrated Circuit)를 구비하고 있다.
소스 메모리(220)에 저장된 원본 데이터가 타겟 메모리(230)에 기록되기 위해 전송되는 데이터의 잡음제거 및 소스 메모리(220) 또는 타겟 메모리(230)의 특성에 따라 데이터를 가공하는 제1필터(225)와 제2필터(235)를 구비하고 있다.
또한, 메모리 복사 장치에 전원을 공급하기 위한 전원공급수단(260)과 낸드 플래쉬 메모리의 복사를 실행하기 위한 시작버튼(245)과 소스 메모리(220)에 저장된 원본 데이터를 타겟 메모리(230)에 기록하는 작업상황을 표시하기 위한 작업상황 표시수단(240)을 포함한다.
더불어, 메모리 복사 장치는 소스 메모리(220)로부터 전송되는 데이터가 상기 타겟 메모리(230)에 저장되는 경우, 데이터 및 타겟 메모리(230)의 오류를 검출하기 위한 디버깅용 인터페이스(250)와 타겟 메모리(230)에 상기 데이터를 기록하는 동작상태를 모니터링 하기 위한 모니터링용 인터페이스(255)를 포함하고 있다.
또한, 메모리 복사 장치의 외부에 존재하는 초기 데이터를 전송받기 위한 데이터 수신용 인터페이스(265)가 제어수단(210)과 연결되어 있다.
초기 데이터 저장수단(205)은 복사할 원본 데이터가 저장되어 있는 저장장치로서, 일반적인 SD 메모리 카드, MMC 메모리 카드, USB 인터페이스를 구비한 메모 리 스틱 등에 저장된 데이터이다. 따라서, SD 메모리 카드, MMC 메모리 카드 및 메모리 스틱 등의 인터페이스를 구비하고 있다.
또한, 초기 데이터는 초기 데이터 저장수단(205)이 아닌 원격에 존재하는 PC 등에 위치할 수 있기 때문에 PC와 연결될 수 있는 데이터 수신용 인터페이스(265)를 구비하고 있다.
시작버튼(245)에 입력되는 메모리 복사 장치의 동작 실행 신호에 따라 제어수단(210)은 초기 데이터 저장수단(205)에 저장 명령 신호를 전달하여 초기 데이터 저장수단(205)를 소스 메모리(220)에 저장하도록 한다.
소스 메모리(220)는 낸드 플래쉬 메모리이며, 초기 데이터 저장수단(205)에 저장된 데이터를 기록하기 위해 구비된다. 소스 메모리(220)는 초기 데이터 저장수단(205)으로부터 전송되는 데이터를 저장하며, 프로그래머블 반도체(215)로부터 전송되는 신호에 대응하여 저장된 데이터를 로드하여 타겟 메모리(230)로 전송한다.
제1필터(225)는 소스 메모리(220)와 프로그래머블 반도체(215) 사이에 위치하며, 타겟 메모리(230)로 전송되는 데이터의 잡음제거 및 소스 메모리(220)의 소자 특성에 따라 데이터를 가공하여 타겟 메모리(230)로 전송한다.
제2필터(235)는 타겟 메모리(230)와 프로그래머블 반도체(215) 사이에 위치하며, 소스 메모리(220)로부터 전송되는 데이터의 잡음제거 및 타겟 메모리(230)의 소자 특성에 따라 데이터를 가공하여 타겟 메모리(230)로 전송한다.
타겟 메모리(230)는 소스 메모리(220)로부터 전송되는 데이터를 기록하여 저장한다.
제어수단(210)은 메모리 복사 장치의 동작을 제어하기 위한 제어명령을 전송한다. 제어수단(210)은 초기 데이터 저장수단(205)에 저장된 데이터를 소스 메모리(220)에 기록하기 위한 제어명령을 초기 데이터 저장수단(205)에 전송하며, 소스 메모리(220) 및 타겟 메모리(230)에 포함된 배드 블록 테이블(BBT : Bad Block Table) 정보 등을 포함한 배드 블록 정보를 검사하여 저장하는 기능을 수행한다.
또한, 제어수단(210)은 시작버튼(245)으로부터 메모리 복사 명령 신호가 입력되면 이에 대응하여 소스 메모리(220) 및 타겟 메모리(230)의 종류 및 아이디(ID)를 식별하여, 메모리 종류를 판단한다.
프로그래머블 반도체(215)는 프로그램이 가능한 하드웨어로서 제어수단(210), 소스메모리(220), 타겟메모리(230) 그리고 소스메모리(220)와 타겟메모리(230) 사이의 제1필터(225) 및 제2필터(235)의 컨트롤 시그널 및 데이터의 흐름과 방향을 제어한다. 즉, 제어수단(210)으로부터 입력되는 복사명령신호에 대응하여 메모리 복사를 수행하는 기능을 통해 소스 메모리(220)에 저장된 데이터를 타겟 메모리(230)에 전송하여 기록될 수 있도록 한다.
따라서, 프로그래머블 반도체(215)는 소스 메모리(220) 및 타겟 메모리(230)에 접근(access)할 수 있는 것으로서, 하드웨어적인 통로의 역할을 함에 있어서, 소스메모리 측으로부터 입력받도록 열어주고 타겟메모리 측으로 출력하여, 타겟 메모리에서 데이터를 받아가도록 하며, 제어신호는 클럭에 동기화하여 소스메모리 쪽은 읽기(read enable) 신호를 타겟메모리 쪽은 쓰기(write enable) 신호를 보내어 데이터가 넘어가도록 한다. 즉, 소스 메모리(220)로부터 데이터를 리드(read)하여 타겟 메모리(230)에 기록(recording)할 수 있게 하는 기능을 포함한다.
또한, 소스 메모리(220)에 저장된 데이터가 타겟 메모리(230)에 기록된 이후, 두 메모리에 저장된 데이터를 비교하는 방법은 다음과 같다.
소스메모리(220)와 타겟메모리(230) 양쪽으로부터 입력받도록 열어주고 소스메모리(220)와 타겟메모리(230)에 클럭에 동기화된 읽기(read) 신호를 보내어 프로그래머블 반도체(215)로 데이터를 받아들여 내부에 있는 비교기를 사용하여 비교하고, 또한 제어수단(210)으로 그 결과를 전송한다.
작업상황 표시수단(240)은 사용자가 식별이 가능한 엘이디(LED) 등으로 구성되며, 낸드 플래쉬 메모리에 데이터를 기록하는 메모리 복사 장치의 동작 상황에 대한 정보를 제어수단(210)으로부터 수신하여 표시함으로써, 메모리 복사 장치의 상태를 사용자에게 디스플레이할 수 있다.
데이터수신용 인터페이스(265)는 초기 데이터 저장수단(205)으로부터 낸드 플래쉬 메모리에 기록할 데이터를 받지 못하는 경우, PC 및 기타 저장수단에 저장된 데이터를 전송받기 위한 인터페이스 수단으로서, 랜(LAN), USB, IEEE 1394 포트, 시리얼(serial) 포트, 블루투스, 적외선 및 무선랜 어느 하나 이상으로 구성할 수 있다.
전원공급수단(260)은 메모리 복사 장치에 필요한 전원을 공급하기 위한 것으로서, 메모리 복사 장치 내의 각 구성요소에 필요한 전원을 공급한다.
또한, 제어수단(210)에 연결되는 디버깅용 인터페이스(250)는 타겟 메모리(230)에 저장된 데이터 및 타겟 메모리(230)의 오류를 검출하기 위해 사용자의 PC와 연결되는 인터페이스 수단이며, 모니터링용 인터페이스(255)는 타겟 메모리(230)에 데이터를 기록하는 동작상태를 모니터링 하기 위해 구비된다.
도 3은 본 발명의 일실시예에 따른 복수의 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치의 구성도이다. 도 3에 도시된 바와 같이, 메모리 복사 장치는 도 2에 도시된 구성과 동일하나, 프로그래머블 반도체(215)에 연결된 제2필터(235-1, …, 235-n)와 타겟 메모리(230-1, …, 230-n)가 복수개 구성된 구성이다. 메모리 복사 장치에 포함된 소스 메모리(220)는 원본 데이터를 저장하고 있으며, 제어수단(210)으로부터 전송되는 복사 명령에 의해 프로그래머블 반도체(215)는 소스 메모리(220)의 데이터를 리드(read)하고, 제1필터(225) 및 제2필터(235-1, …, 235-n)를 거쳐 복수의 타겟 메모리(230-1, …, 230-n)에 동시에 저장하도록 하고 있다.
프로그래머블 반도체(215)는 소스 메모리(220)의 데이터를 엑세스하기 전에 타겟 메모리(230-1, …, 230-n)의 종류 및 아이디(ID) 정보를 확인한 이후, 복사 작업을 수행하면서, 타겟 메모리(230)의 종류 및 아이디에 대응하여 데이터를 전송한다.
도 4는 본 발명의 다른 실시예에 따른 복수의 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치의 구성도이다. 도 4에 도시된 바와 같이, 메모리 복사 장치는 도 2에 도시된 구성을 일부 포함하고 있으며, 복수의 프로그래머블 반도체(215-1, …, 215-n)와 복수의 제2필터(271-1, …, 27m-n) 및 복수의 타겟 메모리(231-1, …, 23m-n)를 포함하고 있는 차이점이 있다.
즉, 복수의 프로그래머블 반도체(215-1, …, 215-n) 중에서 어느 하나의 프로그래머블 반도체에는 하나 이상의 제2필터(271-1, …, 27m-n)와 제2필터(271-1, …, 27m-n)에 대응하는 하나 이상의 타겟메모리(231-1, …, 23m-n)가 연결되어 있다.
복수의 프로그래머블 반도체(215-1, …, 215-n)는 각각의 프로그래머블 반도체(215-1, …, 215-n)에 연결된 타겟 메모리(231-1, …, 23m-n)의 종류 및 아이디 정보를 가지고 있으며, 제어수단(210)으로부터 전송되는 복사 명령에 대응하여 소스 메모리(220)에 접근하여 원본데이터를 타겟 메모리(231-1, …, 23m-n)에 전송하여 저장한다.
도 5는 본 발명에 따른 낸드 플래쉬 메모리에 데이터를 기록하기 위한 방법의 흐름도이다. 도 5에 도시된 바와 같이, 소스 메모리와 타겟 메모리가 구비되면 메모리 복사 장치의 제어수단은 소스 메모리, 타겟 메모리, 초기 데이터 저장수단 및 메모리 복사 장치에 구비된 인터페이스 수단의 입출력 포트 및 변수를 초기화한다(S305).
사용자가 시작버튼을 통해 메모리 복사 동작수행을 요청하는 신호를 발생하면, 제어수단은 동작 수행 신호를 수신하고(S310), 메모리 복사 장치에 포함된 작업상태 표시수단을 메모리 복사 실행으로 설정한다(S315).
제어수단은 소스 메모리 및 타겟 메모리의 종류 및 아이디를 파악하며(S320), 소스 메모리 및 타겟 메모리의 종류 및 아이디에 에러가 발생하지 않는 경우, 소스 메모리에 포함된 배드 블록 테이블(BBT : Bad Block Table) 정보 등을 포함하고 있는 배드 블록 정보를 저장하고(S325), 저장된 배드 블록 정보의 오류를 검출한다(S330).
만약, 소스 메모리 또는 타겟 메모리의 종류 및 아이디에 에러가 발생하는 경우(S320), 제어수단은 작업상태 표시수단을 소스 메모리 또는 타겟 메모리의 아이디 에러발생으로 설정하고 종료한다(S365).
또한, 제어수단은 소스 메모리에 포함된 배드 블록 정보에 오류가 검출되는 경우(S330), 작업상태 표시수단을 배드 블록 정보 오류발생으로 설정하고 종료한다(S365).
제어수단은 S330 단계에서 제어수단에 저장된 소스 메모리의 배드 블록 정보에 오류가 발생하지 않은 경우, 초기 데이터 저장수단에 저장되어 있는 원본 데이터를 소스 메모리에 저장하고(S335), 이후, 소스 메모리에 저장된 데이터를 기록하기 위한 타겟 메모리를 초기화한다(S340).
이후, 제어수단은 초기화된 타겟 메모리의 배드 블록 정보를 초기화하여, 타겟 메모리에 데이터를 기록하기 위한 준비를 완료한다(S345).
타겟 메모리에 데이터를 기록하기 위한 준비가 완료되는 제어수단은 프로그래머블 반도체에 메모리 복사 수행 명령을 전송하며, 프로그래머블 반도체는 저장된 데이터 복사 동작에 따라, 소스 메모리에 접근하여, 저장된 데이터를 리드하고, 리드한 데이터를 타겟 메모리에 전송하여 데이터를 기록한다(S350).
타겟 메모리에 모든 데이터가 저장되면, 프로그래머블 반도체는 소스 메모리에 저장된 데이터와 타겟 메모리에 기록된 데이터를 상호 비교하여(S350), 데이터 오류를 검출하며(S355), 타겟 메모리에 기록된 데이터에 오류가 발생하지 않은 경우, 타겟 메모리의 배드 블록 정보를 저장하고, 메모리 복사 단계를 종료한다(S360).
만약, 타겟 메모리에 기록된 데이터에 오류가 발생하는 경우(S355), 제어수단은 작업상황 표시수단에 타겟 메모리에 기록된 데이터의 에러 발생을 표시하기 위한 신호를 전송하고, 작업상황 표시수단은 수신한 신호에 대응한 에러발생 신호를 표시하며, 메모리 복사 수행을 종료한다(S365).
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 낸드 플래쉬 메모리에 데이터를 기록하기 위한 장치 및 방법은 소스 메모리에 저장된 데이터가 프로그래머블 반도체에 의해 직접 타겟 메모리에 기록됨으로써 메모리 복사를 수행하는 시간을 단축하는 효과가 있다. 즉, 8기가비트(giga bit) 용량의 낸드 플래쉬 메모리에 저장된 데이터를 타겟 메모리에 기록하기 위해서 종래의 플래쉬 메모리 기록장치는 20분이 소요되나, 본 발명에 따른 메모리 복사 장치는 6분이 소요되는 것으로 측정되어, 종래의 플래쉬 메모리 기록장치와 비교하여 1/3의 시간이 소요되는 장점이 있다.
또한, 본 발명은 하나의 소스 메모리에 저장된 데이터를 복수의 타겟 메모리에 저장할 수 있기 때문에, 적은 시간에 많은 수의 메모리에 데이터를 기록할 수 있어, 동일한 시간에 메모리를 저장함에 있어서, 종래기술의 구성보다 적은 메모리 복사 장치로서 데이터가 기록된 대용량의 메모리를 복사할 수 있기 때문에 저비용으로 빠른시간에 대량생산할 수 있는 효과가 있다.

Claims (23)

  1. 원본 데이터를 저장하고 있는 초기 데이터 저장수단;
    상기 초기 데이터 저장수단으로부터 원본 데이터를 복사하기 위해 저장하는 소스 메모리;
    상기 소스 메모리에 저장된 원본 데이터를 복사하여 저장하기 위한 타겟 메모리;
    상기 소스 메모리 및 타겟 메모리의 복사를 위한 동작제어를 수행하는 제어수단;
    상기 소스 메모리로부터 전송되는 데이터의 잡음을 제거하기 위한 제1필터수단;
    상기 타겟 메모리에 기록될 데이터의 잡음을 제거하기 위한 제2필터수단; 및
    상기 제어수단의 복사 명령에 대응하여, 상기 소스 메모리에 저장된 원본 데이터를 상기 타겟 메모리에 기록하기 위한 제1필터수단과 제2필터수단 사이에 위치하는 논리회로수단을 포함하는 메모리 고속복사 장치.
  2. 제 1 항에 있어서,
    상기 논리회로수단은 상기 제어수단에서 전송되는 메모리 복사 명령에 대응하여 소스 메모리에 저장된 데이터를 타겟 메모리에 기록하기 위한 프로그램을 저장하는 메모리 고속복사 장치
  3. 제 1 항에 있어서,
    상기 논리회로수단은 주문형 반도체 또는 프로그래머블 반도체인 메모리 고속복사 장치.
  4. 삭제
  5. 제 1 항에 있어서, 상기 메모리 고속복사 장치는
    상기 메모리 복사 장치의 실행을 위한 시작버튼;
    상기 메모리 복사 장치에 전원을 공급하기 위한 전원공급수단;
    상기 메모리 복사 장치의 작업상황을 표시하기 위한 작업상황 표시수단; 및
    상기 메모리 복사 장치 외부로부터 초기 데이터를 전송받기 위한 데이터수신용 인터페이스 수단
    을 더 포함하는 메모리 고속복사 장치.
  6. 제 1 항에 있어서, 상기 메모리 복사 장치는
    상기 소스 메모리로부터 전송되는 데이터가 상기 타겟 메모리에 저장되는 경우, 상기 데이터 및 타겟 메모리의 오류를 검출하기 위한 디버깅용 인터페이스 수단; 및
    상기 타겟 메모리에 상기 데이터를 기록하는 동작상태를 모니터링 하기 위한 모니터링용 인터페이스 수단
    을 더 포함하는 메모리 고속복사 장치.
  7. 원본 데이터를 저장하고 있는 초기 데이터 저장수단;
    상기 초기 데이터 저장수단으로부터 원본 데이터를 복사하기 위해 저장하는 소스 메모리;
    상기 소스 메모리에 저장된 원본 데이터를 복사하여 저장하기 위해 논리회로수단과 병렬 연결된 복수의 타겟 메모리;
    상기 소스 메모리 및 복수의 타겟 메모리 복사를 위한 동작제어를 수행하는 제어수단;
    상기 소스 메모리로부터 전송되는 데이터의 잡음을 제거하기 위한 제1필터수단;
    상기 복수의 타겟 메모리에 기록될 데이터의 잡음을 제거하기 위한 상기 논리회로수단과 복수의 타겟 메모리 사이에 위치하는 복수의 제2필터수단; 및
    상기 제어수단의 복사 명령에 대응하여 상기 소스 메모리에 저장된 원본 데이터를 복수의 타겟 메모리에 기록하기 위한 제1필터수단과 제2필터수단 사이에 위치하는 논리회로수단을 포함하는 메모리 고속복사 장치.
  8. 제 7 항에 있어서,
    상기 논리회로수단은 상기 제어수단에서 전송되는 메모리 복사 명령에 대응 하여 소스 메모리에 저장된 데이터를 타겟 메모리에 기록하기 위한 프로그램을 저장하는 메모리 고속복사 장치
  9. 제 7 항에 있어서,
    상기 논리회로수단은 주문형 반도체 또는 프로그래머블 반도체인 메모리 고속복사 장치.
  10. 삭제
  11. 제 7 항에 있어서, 상기 메모리 고속복사 장치는
    상기 메모리 복사 장치의 실행을 위한 시작버튼;
    상기 메모리 복사 장치에 전원을 공급하기 위한 전원공급수단;
    상기 메모리 복사 장치의 작업상황을 표시하기 위한 작업상황 표시수단; 및
    상기 메모리 복사 장치 외부로부터 초기 데이터를 전송받기 위한 데이터수신용 인터페이스 수단
    을 더 포함하는 메모리 고속복사 장치.
  12. 제 7 항에 있어서, 상기 메모리 복사 장치는
    상기 소스 메모리로부터 전송되는 데이터가 상기 타겟 메모리에 저장되는 경우, 상기 데이터 및 타겟 메모리의 오류를 검출하기 위한 디버깅용 인터페이스 수단; 및
    상기 타겟 메모리에 상기 데이터를 기록하는 동작상태를 모니터링 하기 위한 모니터링용 인터페이스 수단
    을 더 포함하는 메모리 고속복사 장치.
  13. 원본 데이터를 저장하기 위한 소스 메모리;
    상기 소스 메모리에 제공할 원본 데이터를 저장하고 있는 초기 데이터 저장수단;
    상기 소스 메모리에 저장된 원본 데이터를 복사하여 저장하기 위해 논리회로수단과 병렬 연결된 복수의 타겟 메모리;
    상기 소스 메모리 및 타겟 메모리의 복사를 위한 동작제어를 수행하는 제어수단;
    상기 소스 메모리로부터 전송되는 데이터의 잡음을 제거하기 위한 제1필터수단;
    상기 복수의 타겟 메모리에 기록될 데이터의 잡음을 제거하기 위한 논리회로수단과 복수의 타겟 메모리 사이에 위치하는 복수의 제2필터수단; 및
    상기 제어수단의 복사 명령에 대응하여 상기 소스 메모리에 저장된 원본 데이터를 상기 복수의 타겟 메모리에 기록하기 위한 제1필터수단과 제2필터수단 사이에 위치하는 병렬 연결된 복수의 논리회로수단을 포함하는 메모리 고속복사 장치.
  14. 제 13 항에 있어서,
    상기 논리회로수단은 상기 제어수단에서 전송되는 메모리 복사 명령에 대응하여 소스 메모리에 저장된 데이터를 타겟 메모리에 기록하기 위한 프로그램을 저장하는 메모리 고속복사 장치
  15. 제 13 항에 있어서,
    상기 논리회로수단은 주문형 반도체 또는 프로그래머블 반도체인 메모리 고속복사 장치.
  16. 삭제
  17. 제 13 항에 있어서, 상기 메모리 고속복사 장치는
    상기 메모리 복사 장치의 실행을 위한 시작버튼;
    상기 메모리 복사 장치에 전원을 공급하기 위한 전원공급수단;
    상기 메모리 복사 장치의 작업상황을 표시하기 위한 작업상황 표시수단; 및
    상기 메모리 복사 장치 외부로부터 초기 데이터를 전송받기 위한 데이터수신용 인터페이스 수단
    을 더 포함하는 메모리 고속복사 장치.
  18. 제 13 항에 있어서, 상기 메모리 복사 장치는
    상기 소스 메모리로부터 전송되는 데이터가 상기 타겟 메모리에 저장되는 경우, 상기 데이터 및 타겟 메모리의 오류를 검출하기 위한 디버깅용 인터페이스 수단; 및
    상기 타겟 메모리에 상기 데이터를 기록하는 동작상태를 모니터링 하기 위한 모니터링용 인터페이스 수단
    을 더 포함하는 메모리 고속복사 장치.
  19. 메모리 복사 방법에 있어서,
    상기 메모리의 복사를 위해 입출력 포트 및 변수를 초기화하는 제1단계;
    소스 메모리 및 타겟 메모리의 아이디를 이용하여 상기 소스 메모리 및 타겟 메모리의 에러를 검출하는 제2단계;
    논리회로수단에 의해 상기 소스 메모리에 저장된 상기 데이터를 상기 타겟 메모리에 기록하는 제3단계; 및
    상기 타겟 메모리에 기록된 상기 데이터를 상기 소스 메모리에 저장된 데이터와 비교하는 제4단계
    를 포함하는 메모리 고속복사 방법
  20. 제 19 항에 있어서,
    상기 제2단계 이후, 상기 소스 메모리에 포함된 배드 블록 정보를 저장하는 단계;
    상기 데이터가 기록된 상기 타겟 메모리를 초기화하는 단계;
    상기 타겟 메모리를 초기화하는 단계 이후, 상기 타겟 메모리의 배드 블록 정보를 초기화하는 단계; 및
    상기 제4단계 이후, 상기 타겟 메모리의 배드 블록 정보 저장하는 단계
    를 더 포함하는 메모리 고속복사 방법.
  21. 제 19 항에 있어서,
    상기 제2단계에서 에러가 발생하는 경우, 대응되는 에러 메시지를 생성하고, 작업상황 표시수단에 상기 에러의 발생을 표시하는 메모리 고속복사 방법.
  22. 제 19 항에 있어서,
    상기 제4단계에서 에러가 발생하는 경우, 대응되는 에러 메시지를 생성하고, 작업상황 표시수단에 상기 에러의 발생을 표시하는 메모리 고속복사 방법.
  23. 제 20 항에 있어서,
    상기 소스 메모리의 배드 블록 정보를 저장하는 단계에서, 상기 소스 메모리의 배드블록이 임계치를 초과하는 경우, 대응되는 에러 메시지를 생성하고, 작업상황 표시수단에 상기 에러의 발생을 표시하는 메모리 고속복사 방법.
KR1020060085932A 2006-09-07 2006-09-07 메모리 고속복사 장치 및 방법 KR100844988B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085932A KR100844988B1 (ko) 2006-09-07 2006-09-07 메모리 고속복사 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085932A KR100844988B1 (ko) 2006-09-07 2006-09-07 메모리 고속복사 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080022606A KR20080022606A (ko) 2008-03-12
KR100844988B1 true KR100844988B1 (ko) 2008-07-08

Family

ID=39396453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085932A KR100844988B1 (ko) 2006-09-07 2006-09-07 메모리 고속복사 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100844988B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037663B1 (ko) 2009-03-11 2011-05-27 (주) 동호이앤씨 저장장치 고속 복사장치 및 고속 복사방법
KR101476018B1 (ko) * 2010-03-11 2014-12-23 인터내셔널 비지네스 머신즈 코포레이션 플래시카피 캐스케이드내의 버퍼 디스크

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955010B1 (ko) * 2007-11-20 2010-04-27 모바일 어플라이언스 주식회사 실행 코드를 포함하는 낸드 플래시 메모리 복사 방법
CN107168899A (zh) * 2017-04-19 2017-09-15 山东超越数控电子有限公司 一种基于FPGA的NandFlash控制器
CN109783411B (zh) * 2018-12-20 2022-05-17 成都旋极历通信息技术有限公司 一种基于fpga的flash阵列控制方法及控制器
KR20240042984A (ko) * 2022-09-26 2024-04-02 주식회사 엘지에너지솔루션 배터리 데이터 처리 장치 및 그것의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153048A (ja) * 1994-11-28 1996-06-11 Kofu Nippon Denki Kk 記憶装置
JP2000231512A (ja) * 1999-02-09 2000-08-22 Nec Saitama Ltd 高速メモリコピー方法およびコピー回路
KR20040027790A (ko) * 2004-03-05 2004-04-01 주식회사 넥스토디아이 데이터 복사장치
KR20050077505A (ko) * 2004-01-27 2005-08-03 삼성전자주식회사 플래시 메모리의 데이터 관리 장치 및 방법
KR20050105311A (ko) * 2004-04-28 2005-11-04 삼성전자주식회사 Ｎａｎｄ 플래시 메모리 블록의 오류 복구 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153048A (ja) * 1994-11-28 1996-06-11 Kofu Nippon Denki Kk 記憶装置
JP2000231512A (ja) * 1999-02-09 2000-08-22 Nec Saitama Ltd 高速メモリコピー方法およびコピー回路
KR20050077505A (ko) * 2004-01-27 2005-08-03 삼성전자주식회사 플래시 메모리의 데이터 관리 장치 및 방법
KR20040027790A (ko) * 2004-03-05 2004-04-01 주식회사 넥스토디아이 데이터 복사장치
KR20050105311A (ko) * 2004-04-28 2005-11-04 삼성전자주식회사 Ｎａｎｄ 플래시 메모리 블록의 오류 복구 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037663B1 (ko) 2009-03-11 2011-05-27 (주) 동호이앤씨 저장장치 고속 복사장치 및 고속 복사방법
KR101476018B1 (ko) * 2010-03-11 2014-12-23 인터내셔널 비지네스 머신즈 코포레이션 플래시카피 캐스케이드내의 버퍼 디스크

Also Published As

Publication number Publication date
KR20080022606A (ko) 2008-03-12

Similar Documents

Publication Publication Date Title
JP6166792B2 (ja) 電力管理
KR100844988B1 (ko) 메모리 고속복사 장치 및 방법
TWI566253B (zh) 用來管理一記憶裝置之方法以及記憶裝置與控制器
US20140082267A1 (en) EMBEDDED MULTIMEDIA CARD (eMMC), HOST CONTROLLING eMMC, AND METHOD OPERATING eMMC SYSTEM
US8606970B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
US8595523B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
KR102138110B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
US8266371B2 (en) Non-volatile storage device, host device, non-volatile storage system, data recording method, and program
CN101133404A (zh) 用于与存储器装置通信的系统和方法
CN107491267B (zh) 一种基于lvds接口的高速图像数据存储装置
TWI754050B (zh) 微控制器、具有該微控制器的記憶系統及其操作方法
TW201308080A (zh) 記憶體儲存裝置、記憶體控制器與資料寫入方法
KR100837268B1 (ko) 메모리 카드에서의 파워다운모드 제어장치 및 방법
KR20160022671A (ko) 데이터 저장 장치의 동작 방법
KR20220059981A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US11500446B2 (en) Reducing power consumption in nonvolatile memory due to standby leakage current
KR102140297B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
TW201502977A (zh) 指令執行方法、連接器與記憶體儲存裝置
US7447853B2 (en) Data copy device
JP4841069B2 (ja) 記憶装置
CN206331414U (zh) 一种固态硬盘
US10216421B2 (en) Method of operating storage device using serial interface and method of operating data processing system including the same
TWI752838B (zh) 電子裝置、記憶體系統及傳送方法
US10324777B2 (en) Register-based communications interface
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110704

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee