TWI385517B - Storage device and data management method - Google Patents

Storage device and data management method Download PDF

Info

Publication number
TWI385517B
TWI385517B TW097147461A TW97147461A TWI385517B TW I385517 B TWI385517 B TW I385517B TW 097147461 A TW097147461 A TW 097147461A TW 97147461 A TW97147461 A TW 97147461A TW I385517 B TWI385517 B TW I385517B
Authority
TW
Taiwan
Prior art keywords
flash memory
block address
data
logical block
storage device
Prior art date
Application number
TW097147461A
Other languages
English (en)
Other versions
TW201022933A (en
Original Assignee
Apacer Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apacer Technology Inc filed Critical Apacer Technology Inc
Priority to TW097147461A priority Critical patent/TWI385517B/zh
Priority to US12/630,338 priority patent/US8090900B2/en
Publication of TW201022933A publication Critical patent/TW201022933A/zh
Application granted granted Critical
Publication of TWI385517B publication Critical patent/TWI385517B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/217—Hybrid disk, e.g. using both magnetic and solid state storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Description

儲存裝置及資料管理方法
本發明是有關於一種資料管理方法，特別是指適用於具有多種快閃記憶體之儲存裝置的資料管理方法方法。
固態硬碟(Solid-State Drive，以下簡稱SSD)相較於傳統硬碟有存取速度快、耗電量低、重量輕等優勢，逐漸發展為新一代儲存裝置的主流，目前常見應用於隨身碟、記憶卡、行動電話，及筆記型電腦等。
現行SSD所採用的快閃記憶體(Flash Memory)利用浮置閘極(Floating Gate)電晶體來儲存數據，且依據每個電晶體所能儲存的資料數量，快閃記憶體可至少區分成單級單元式(Single-Level Cell，以下簡稱SLC)與多級單元式(Multi-Level Cell，以下簡稱MLC)等兩種技術。SLC資料寫入的方式，是透過源極(Source)對浮置閘極取消施加電壓(以0代表)，以及對浮置閘極的電荷加電壓(以1代表)而產生兩種電壓的變化，藉此進行資料的消除及寫入以儲存一個個的資訊位元。MLC則是在浮置閘極中使用2~3不同位準的電荷，藉此在單一電晶體(transistor)中提供除了0代表的電壓之外還有三種電壓變化。
因此MLC每個電晶體能提供相對於SLC數倍的容量，製造成本相對低廉，但寫入及讀取的速度卻較慢且使用壽命短。SLC擁有穩定性高、寫入及讀取的速度較快(約MLC的2~3倍)，及使用壽命長(允許消除資料次數約MLC的10倍)等優勢，但每個單元儲存資料量的密度較低，成本因此居高不下。
為了兼顧SLC快速及壽命長的優點，以及MLC低價及大容量的優點，各廠紛紛提出方案，其中，SLC與MLC混用設計的複合式儲存裝置受各廠重視。然而現有快閃記憶體管理方法，例如中華民國發明第I293729號專利「快閃記憶體的管理演算法」，及第94125951號申請案「可調式快閃記憶體管理系統及方法」所揭露的管理技術，並未考慮儲存裝置中是否有不同種類的快閃記憶體。但實際上SLC與MCL特性不同，混用兩種以上快閃記憶體的儲存裝置時，如何有效管理讀取及寫入工作，以讓使用者確實享受到讀寫速度快、壽命長、低價及大容量的好處，則為一重要課題。
因此，本發明之目的，即在提供一種針對混用兩種以上快閃記憶體之儲存裝置可有效管理工作效能的資料管理方法。
本發明之另一目的，在於提供一種可有效管理混用兩種以上快閃記憶體之儲存裝置的工作效能的儲存裝置。
於是，本發明儲存裝置是例如一裝設於筆記型電腦、行動電話或作為隨身碟的固態硬碟，其具有至少二個種類的快閃記憶體，例如SLC及各種儲存容量的MLC，以下以二種特性(例如單一電晶體儲存容量)相異的快閃記憶體-分別為第一快閃記憶體與第二快閃記憶體作說明，以統稱快閃記憶體模組。該第一快閃記憶體包括m個資料區塊(data block)，每一資料區塊包含p個第一記憶單元(memory cell)而具有特定的儲存容量，例如32k，每個資料區塊對應一實體區塊位址(physical block address，簡稱PBA)並紀錄一對應的邏輯區塊位址(logical block address，簡稱LBA)，該第一快閃記憶體的實體區塊位址為P0 ~Pm-1 ，邏輯區塊位址為L0 ~Lm-1 。該第二快閃記憶體包括n個資料區塊，每一資料區塊包含數量同樣為p個的第二記憶單元，每個第二記憶單元與每個第一記憶單元的儲存容量不同，因此該第二快閃記憶體的每個資料區塊的儲存容量與第一快閃記憶體不同，例如128k。該第二快閃記憶體的n個資料區塊對應的實體區塊位址為Pm ~Pm+n-1 ，邏輯區塊位址為Lm ~Lm+n-1 。
該儲存裝置還包括一與該第一、第二快閃記憶體電連接的處理模組。該處理模組具有一控制器(controller)。該控制器可讀取一第一映對表與一第二映對表，每一映對表各具有PBA欄及LBA欄。該控制器在該儲存裝置開機時，掃描該第一快閃記憶體的PBA及LBA並將PBA依邏輯順序填入第一映對表，同時讀取該第一快閃記憶體每個資料區塊的資料被消除次數；也掃描第二快閃記憶體的PBA及LBA並將PBA依邏輯順序填入第二映對表，同時讀取該第二快閃記憶體每個資料區塊的資料被消除次數。
當儲存裝置的處理模組接收一電腦端傳來之寫入指令，該指令包含LBA及資料長度，該控制器進行初步解碼得知該指令中的LBA對應到第一快閃記憶體或第二快閃記憶體。若LBA對應到第一快閃記憶體，則控制器到該第一映對表尋找對應的PBA，並將資料寫入第一快閃記憶體的空白區塊，該空白區塊是利用一第一平均寫入演算法而決定，接著再將第一映對表進行修改更新。前述第一平均寫入演算法是依據事先讀得的該第一快閃記憶體每個資料區塊之資料被消除次數，以盡可能讓每個資料區塊的資料被消除次數平均的原則找出適合寫入的空白區塊。
若LBA對應到第二快閃記憶體，則控制器到該第二映對表尋找對應的PBA，並將資料寫入第二快閃記憶體的空白區塊，該空白區塊是利用一第二平均寫入演算法而決定，接著再將第二映對表進行修改更新。前述第二平均寫入演算法是依據事先讀得的該第二快閃記憶體每個資料區塊之資料被消除次數，以盡可能讓每個資料區塊的資料被消除次數平均的原則找出適合寫入的空白區塊。
當儲存裝置的處理模組接收一電腦端傳來之讀取指令，該指令包含LBA，該控制器進行初步解碼得知該LBA對應到第一或第二快閃記憶體，則到所對應的第一或第二快閃記憶體取出資料並回傳給電腦，完成資料讀取動作。
若該儲存裝置包括第三種以上的快閃記憶體，其特性也與第一、第二快閃記憶體相異，該處理模組應更具有其對應專屬的映對表，管理原則方式與前述相同。
整體而言，本發明資料管理方法在資料寫入方面，是包含以下步驟：
(A)接收一包含邏輯區塊位址的寫入指令。
(B)解讀該邏輯區塊位址，得知該邏輯區塊位址對應於一標的快閃記憶體，該標的快閃記憶體是多數種類之快閃記憶體(也就是前述第一、第二快閃記憶體)其中之一。
(C)在該標的快閃記憶體的對應專屬的映對表中查詢實體區塊位址。
(D)將資料寫入該標的快閃記憶體之對應步驟(C)所查出之實體區塊位址的資料區塊中。
前述步驟(A)之前更可包含步驟(A0)分別掃描各個種類之快閃記憶體的實體區塊位址及邏輯區塊位址且分別讀取該等快閃記憶體之每個資料區塊的資料被消除次數，並填入各個種類隻快閃記憶體對應專屬的映對表中。步驟(D)更可利用一平均寫入演算法，參考該標的快閃記憶體之每個資料區塊的資料被消除次數，找出空白區塊後進行寫入。
本發明資料管理方法在資料讀取方面，則包含：(a)接收一包含邏輯區塊位址的讀取指令；(b)解讀該邏輯區塊位址，得知該邏輯區塊位址對應於一標的快閃記憶體，該標的快閃記憶體是多數種類之快閃記憶體其中之一；(c)在該標的快閃記憶體的對應專屬的映對表中查詢實體區塊位址；及(d)在該標的快閃記憶體之對應步驟(c)所查出之實體區塊位址的資料區塊中讀取該資料。
本發明針對不同種類的快閃記憶體，利用不同的映對表進行管理，因此該控制器會針對指令內容的LBA找到對應的映對表，並依據映對表將資料寫入對應的快閃記憶體的特定PBA或將資料讀出。此技術與一般管理方法相較，一般管理方法忽略快閃記憶體的種類、特性，是利用單一映對表管理資料的寫入及讀取，可能在一檔案寫入時被打散儲存到各種不同種類、特性的快閃記憶體中，導致無法達成所期望的效能，本發明則能確保一檔案盡可能寫入到單一種快閃記憶體中，使各種快閃記憶體確實發揮其效能。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。
參閱圖1與圖2，本發明儲存裝置1之較佳實施例包含一快閃記憶體模組2及一處理模組3。該快閃記憶體模組2在本實施例是第一快閃記憶體21與第二快閃記憶體22的統稱，該第一快閃記憶體21在本實施例是每個電晶體可儲存一位元的單級單元式(SLC)快閃記憶體，該第二快閃記憶體22在本實施例是每個電晶體可儲存四位元的多級單元式(MLC)快閃記憶體，但不以此為限。當然，快閃記憶體模組2更可包含單位儲存容量等種類各異的第三、第四快閃記憶體，由於管理原則相同，以下僅以二種種類相異的快閃記憶體為例作說明。
第一快閃記憶體21包括m個資料區塊20，每一資料 區塊20包含多數個第一記憶單元(memory cell)(即電晶體)而具有特定的儲存容量，每個資料區塊20對應一實體區塊位址(PBA)並紀錄一對應的邏輯區塊位址(LBA)，該第一快閃記憶體的實體區塊位址為P0 ~Pm-1 ，邏輯區塊位址為L0 ~Lm-1 。
第二快閃記憶體22包括n個資料區塊20，每一資料區塊20所包含第二記憶單元(圖未示)的數量與第一快閃記憶體21每個資料區塊20相同，但本實施例每個第二記憶單元的儲存容量為第一記憶單元的四倍，因此第二快閃記憶體22的每個資料區塊的儲存容量與第一快閃記憶體21有明顯差異。第二快閃記憶體22的n個資料區塊20對應的實體區塊位址為Pm ~Pm+n-1 ，邏輯區塊位址為Lm ~Lm+n-1 。
處理模組3與第一、第二快閃記憶體21、22電連接，並具有一控制器30，該控制器30可讀取一第一映對表31與一第二映對表32，該等映對表31、32各具有PBA欄及LBA欄。
配合參閱圖3，控制器30在儲存裝置1開機時，會執行步驟S1 ，也就是掃描第一快閃記憶體21的PBA(P0 ~Pm-1 )及LBA(L0 ~Lm-1 )，並將PBA依邏輯順序填入第一映對表31，同時讀取並記錄第一快閃記憶體21每個資料區塊20的資料被消除次數。同一步驟中，控制器30也掃描第二快閃記憶體22的PBA(Pm ~Pm+n-1 )及LBA(Lm ~Lm+n-1 )並將PBA依邏輯順序填入第二映對表32，同時讀取並記錄第二快閃記憶體22每個資料區塊20的資料被消除次數。
本實施例之儲存裝置1的處理模組3執行如圖3步驟S2 所述之步驟，接收一電腦端4傳來之寫入指令(指令包含資料長度及LBA，例如600)時，將接著執行步驟S3 -控制器30進行初步解碼得知該指令中的LBA=600。由於已知LBA介於0~m-1之間者是對應到第一快閃記憶體21，LBA介於m~m+n-1之間者是對應到第二快閃記憶體22，因此在步驟S4 中，控制器30可判斷該LBA是對應到第一快閃記憶體或第二快閃記憶體？若LBA對應到第一快閃記憶體21，則進行步驟S51 ~S53 ；若LBA對應到第二快閃記憶體22，則進行步驟S61 ~S63 。
步驟S51 -控制器30依據該指令到第一映對表31尋找LBA=600對應的PBA，在此實施例是以所找到PBA=300舉例說明。
步驟S52 -控制器30雖得知資料要寫入位址為300的資料區塊，但在本實施例是依據一第一平均寫入演算法進行平均寫入。該第一平均寫入演算法是依據步驟S1 中記錄的有關該第一快閃記憶體21每個資料區塊20之資料被消除次數，以盡可能讓每個資料區塊20的資料被消除次數平均的原則，找出適合寫入的空白區塊。
步驟S53 -將資料寫入S52 所找出的空白區塊，接著並將第一映對表進行修改更新。本發明不限特定平均寫入演算法及特定寫入方式，在此不予贅述。
類似地，當指令中的LBA是對應到第二快閃記憶體，所執行的步驟S61 ~S63 分別是：控制器30到第二映對表32 尋找對應的PBA，並利用一第二平均寫入演算法找出第二快閃記憶體22的空白區塊，最後將資料寫入該空白區塊並將第二映對表32進行修改更新。
如圖1、圖2，及圖4所示，當儲存裝置1的處理模組3接收電腦端4傳來之一讀取指令(步驟S2 ’)，該指令包含LBA(例如LBA=600)，控制器30進行初步解碼得知該LBA(步驟S3 ’)，並判斷該LBA對應到第一快閃記憶體21或第二快閃記憶體22(步驟S4 ’)。若LBA是對應到第一快閃記憶體21，則查詢第一映對表31得知PBA(步驟S71 )，接著控制器3將第一快閃記憶體21對應位址的資料取出(步驟S72 )，最後回傳給電腦而完成資料讀取動作(步驟S9 )。
當控制器30在步驟S4 ’中判斷該LBA對應到第二快閃記憶體22，則進行步驟S81 -查詢第二映對表32而得知PBA，接著進行步驟S82 -控制器3將第二快閃記憶體22對應位址的資料取出，最後進行步驟S9 將資料回傳給電腦而完成資料讀取動作。
歸納上述，本發明針對例如SLC與MLC等不同種類之快閃記憶體混用的儲存裝置，採用該等快閃記憶體各自對應專屬的映對表進行資料讀寫管理，可方便系統安裝業者或一般電腦使用者使用及操作上更得心應手，可確保將一檔案盡可能寫入到單一種快閃記憶體中(例如會經常使用修改的檔案儲存於SLC快閃記憶體，較少使用之檔案儲存於MLC快閃記憶體)，使各種快閃記憶體確實發揮其效能 ，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1．．．儲存裝置
2．．．快閃記憶體模組
20．．．資料區塊
21．．．第一快閃記憶體
22．．．第二快閃記憶體
3．．．處理模組
30．．．控制器
31．．．第一映對表
32．．．第二映對表
4．．．電腦端
S1 ~S4 ．．．步驟
S51 ~S53 ．．．步驟
S61 ~S63 ．．．步驟
S2 ‘~S4 ‘．．．步驟
S71 ~S72 ．．．步驟
S81 ~S82 ．．．步驟
S9 ．．．步驟
圖1是一系統方塊圖，說明本發明儲存裝置的較佳實施例；圖2是該實施例之第一、第二映對表與對應之第一、第二快閃記憶體的示意圖；圖3是一流程圖，說明該實施例寫入資料之管理方法；及圖4是另一流程圖，說明該實施例讀取資料之管理方法。
1．．．儲存裝置
2．．．快閃記憶體模組
21．．．第一快閃記憶體
22．．．第二快閃記憶體
3．．．處理模組
30．．．控制器
31．．．第一映對表
32．．．第二映對表
4．．．電腦端

Claims (10)

  1. 一種儲存裝置，包括：一第一快閃記憶體，屬一第一快閃記憶體種類，包括m個資料區塊，每個資料區塊對應一實體區塊位址並紀錄一對應的邏輯區塊位址，該第一快閃記憶體的實體區塊位址為P0 ~Pm-1 ，邏輯區塊位址為L0 ~Lm-1 ；一第二快閃記憶體，屬一與該第一快閃記憶體種類相異之第二快閃記憶體種類，包括n個資料區塊，該第二快閃記憶體的實體區塊位址為Pm ~Pm+n-1 ，邏輯區塊位址為Lm ~Lm+n-1 ；及一處理模組，具有一控制器，該控制器可讀取一第一映對表與一第二映對表，該第一映對表紀錄有對應該第一快閃記憶體的實體區塊位址P0 ~Pm-1 及邏輯區塊位址L0 ~Lm-1 ，該第二映對表則紀錄有該第二快閃記憶體的實體區塊位址Pm ~Pm+n-1 及邏輯區塊位址Lm ~Lm+n-1 ；當該處理模組接收一指令，該指令包含一邏輯區塊位址，該控制器解讀得該邏輯區塊位址對應至該第一或第二快閃記憶體，並依據該邏輯區塊位址所在的映對表尋找對應的實體區塊位址，在該實體區塊位址所對應的資料區塊執行指令動作。
  2. 依據申請專利範圍第1項所述之儲存裝置，其中，該第一快閃記憶體的每個記憶單元與該第二快閃記憶體的每個記憶單元所提供的儲存容量相異。
  3. 依據申請專利範圍第2項所述之儲存裝置，其中，該第 一快閃記憶體是單級單元式快閃記憶體，該第二快閃記憶體是多級單元式快閃記憶體。
  4. 依據申請專利範圍第2項所述之儲存裝置，更包括一第三快閃記憶體，且該處理模組更具有一紀錄有該第三快閃記憶體的實體區塊位址及邏輯區塊位址的第三映對表。
  5. 依據申請專利範圍第4項所述之儲存裝置，其中，該第一快閃記憶體是單級單元式快閃記憶體，該第二快閃記憶體與第三快閃記憶體分別是儲存容量相異的多級單元式快閃記憶體。
  6. 依據申請專利範圍第1項所述之儲存裝置，其中，該處理模組的控制器在執行寫入資料的指令動作時，利用一平均寫入演算法，依據該第一或第二快閃記憶體的每一資料區塊之資料被消除次數找出一空白區塊進行平均寫入。
  7. 一種資料管理方法，包含：(A)接收一包含邏輯區塊位址的寫入指令；(B)解讀該邏輯區塊位址，得知該邏輯區塊位址對應於一標的快閃記憶體，該標的快閃記憶體是多數種類之快閃記憶體其中之一；(C)在該標的快閃記憶體的對應專屬的映對表中查詢實體區塊位址；及(D)將資料寫入該標的快閃記憶體之對應步驟(C)所查出之實體區塊位址的資料區塊中。
  8. 依據申請專利範圍第7項所述之資料管理方法，更包含步驟(A)之前的步驟(A0)分別掃描各個種類之快閃記憶體的實體區塊位址及邏輯區塊位址，並填入各個種類之快閃記憶體對應專屬的映對表中。
  9. 依據申請專利範圍第8項所述之資料管理方法，其中，該步驟(A0)更分別讀取該等快閃記憶體之每個資料區塊的資料被消除次數，且該步驟(D)是以一平均寫入演算法，參考該標的快閃記憶體之每個資料區塊的資料被消除次數，找出空白區塊後進行寫入。
  10. 一種資料管理方法，包含：(a)接收一包含邏輯區塊位址的讀取指令；(b)解讀該邏輯區塊位址，得知該邏輯區塊位址對應於一標的快閃記憶體，該標的快閃記憶體是多數種類之快閃記憶體其中之一；(c)在該標的快閃記憶體的對應專屬的映對表中查詢實體區塊位址；及(d)在該標的快閃記憶體之對應步驟(c)所查出之實體區塊位址的資料區塊中讀取該資料。
TW097147461A 2008-12-05 2008-12-05 Storage device and data management method TWI385517B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097147461A TWI385517B (zh) 2008-12-05 2008-12-05 Storage device and data management method
US12/630,338 US8090900B2 (en) 2008-12-05 2009-12-03 Storage device and data management method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097147461A TWI385517B (zh) 2008-12-05 2008-12-05 Storage device and data management method

Publications (2)

Publication Number Publication Date
TW201022933A TW201022933A (en) 2010-06-16
TWI385517B true TWI385517B (zh) 2013-02-11

Family

ID=42232350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147461A TWI385517B (zh) 2008-12-05 2008-12-05 Storage device and data management method

Country Status (2)

Country Link
US (1) US8090900B2 (zh)
TW (1) TWI385517B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9311991B2 (en) 2014-08-26 2016-04-12 Apacer Technology Inc. Solid state drive with hybrid storage mode
TWI559137B (zh) * 2014-06-27 2016-11-21 Apacer Technology Inc Solid storage device with mixed storage mode

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514838B2 (en) 2011-05-31 2016-12-06 Micron Technology, Inc. Apparatus including memory system controllers and related methods for memory management using block tables
US9116620B2 (en) * 2011-12-30 2015-08-25 Sandisk Technologies Inc. Controller and method for memory aliasing for different flash memory types
JP5949122B2 (ja) * 2012-05-11 2016-07-06 ソニー株式会社 制御装置、記憶装置、記憶制御方法
US9495287B2 (en) 2012-09-26 2016-11-15 International Business Machines Corporation Solid state memory device logical and physical partitioning
CN105320463B (zh) * 2014-07-11 2018-07-10 宇瞻科技股份有限公司 具有混合储存模式的固态储存装置
TWI537816B (zh) * 2014-10-13 2016-06-11 慧榮科技股份有限公司 非揮發性儲存裝置與控制器進行的控制方法
US10089243B2 (en) * 2016-02-25 2018-10-02 SK Hynix Inc. Memory controller and system including variable address mapping tables and a fixed address mapping table
US10121555B2 (en) * 2016-05-26 2018-11-06 Advanced Micro Devices, Inc. Wear-limiting non-volatile memory
TWI604373B (zh) * 2016-12-13 2017-11-01 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
CN109491593B (zh) * 2018-09-28 2020-11-17 方一信息科技（上海）有限公司 一种数据存储管理系统及方法
CN111949197B (zh) * 2019-05-16 2024-03-29 兆易创新科技集团股份有限公司 一种3d tlc闪存存储器及其数据写入方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261168B (en) * 2002-10-28 2006-09-01 Sandisk Corp Non-volatile memory system with erase counts stored in an erase count block
TWI293729B (zh) * 2005-06-24 2008-02-21 Key Technology Corp
TW200847179A (en) * 2007-04-04 2008-12-01 Samsung Electronics Co Ltd Memory device including connector for independently interfacing host and memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799168A (en) * 1996-01-05 1998-08-25 M-Systems Flash Disk Pioneers Ltd. Standardized flash controller
US20080209114A1 (en) * 1999-08-04 2008-08-28 Super Talent Electronics, Inc. Reliability High Endurance Non-Volatile Memory Device with Zone-Based Non-Volatile Memory File System
US20050160218A1 (en) * 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6807106B2 (en) 2001-12-14 2004-10-19 Sandisk Corporation Hybrid density memory card
US7757037B2 (en) * 2005-02-16 2010-07-13 Kingston Technology Corporation Configurable flash memory controller and method of use
TWI375888B (en) * 2008-05-16 2012-11-01 Phison Electronics Corp Method, apparatus and controller for managing memories
TWI473097B (zh) * 2008-06-02 2015-02-11 A Data Technology Co Ltd 自動切換記憶體介面模式之快閃記憶體裝置
TWI373769B (en) * 2008-08-15 2012-10-01 Phison Electronics Corp Block management method for flash memory and storage system and controller using the same
KR20100055565A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
US8205037B2 (en) * 2009-04-08 2012-06-19 Google Inc. Data storage device capable of recognizing and controlling multiple types of memory chips operating at different voltages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261168B (en) * 2002-10-28 2006-09-01 Sandisk Corp Non-volatile memory system with erase counts stored in an erase count block
TWI293729B (zh) * 2005-06-24 2008-02-21 Key Technology Corp
TW200847179A (en) * 2007-04-04 2008-12-01 Samsung Electronics Co Ltd Memory device including connector for independently interfacing host and memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559137B (zh) * 2014-06-27 2016-11-21 Apacer Technology Inc Solid storage device with mixed storage mode
US9311991B2 (en) 2014-08-26 2016-04-12 Apacer Technology Inc. Solid state drive with hybrid storage mode

Also Published As

Publication number Publication date
US8090900B2 (en) 2012-01-03
TW201022933A (en) 2010-06-16
US20100146194A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
TWI385517B (zh) Storage device and data management method
US8407397B2 (en) Block management method for flash memory and controller and storage system using the same
US7864572B2 (en) Flash memory storage apparatus, flash memory controller, and switching method thereof
US9298384B2 (en) Method and device for storing data in a flash memory using address mapping for supporting various block sizes
KR102289919B1 (ko) 스토리지 컨트롤러, 스토리지 장치, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법
US8055837B2 (en) Data writing method for non-volatile memory and controller using the same
US8386698B2 (en) Data accessing method for flash memory and storage system and controller using the same
US20180089074A1 (en) Techniques to Manage Key-Value Storage at a Memory or Storage Device
US9244619B2 (en) Method of managing data storage device and data storage device
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
KR20200022118A (ko) 데이터 저장 장치 및 그 동작 방법
CN106548789A (zh) 用于操作叠瓦式磁记录设备的方法和装置
US20150186259A1 (en) Method and apparatus for storing data in non-volatile memory
US9372802B2 (en) Data writing method, hard disc module, and data writing system
KR100854032B1 (ko) 메모리 시스템 및 그것의 데이터 저장 방법
US20150324281A1 (en) System and method of implementing an object storage device on a computer main memory system
US20200327066A1 (en) Method and system for online recovery of logical-to-physical mapping table affected by noise sources in a solid state drive
US8812772B2 (en) Data merging method for non-volatile memory and controller and storage apparatus using the same
CN109800178A (zh) 垃圾收集方法以及用于混合地址映射的存储器系统
US10445372B2 (en) Method and device to access auxiliary mapping data for a data structure
CN104423892A (zh) 数据写入方法、磁盘模块以及数据写入系统
KR100982440B1 (ko) 단일 플래시 메모리의 데이터 관리시스템
US11921625B2 (en) Storage device for graph data
US10613973B1 (en) Garbage collection in solid state drives
US9311991B2 (en) Solid state drive with hybrid storage mode