TWI472159B - Delivery device - Google Patents

Delivery device Download PDF

Info

Publication number
TWI472159B
TWI472159B TW98132496A TW98132496A TWI472159B TW I472159 B TWI472159 B TW I472159B TW 98132496 A TW98132496 A TW 98132496A TW 98132496 A TW98132496 A TW 98132496A TW I472159 B TWI472159 B TW I472159B
Authority
TW
Taiwan
Prior art keywords
signal
node
switch
switches
output terminal
Prior art date
Application number
TW98132496A
Other languages
English (en)
Other versions
TW201021417A (en
Inventor
Tetsuya Iizuka
Hiroyuki Matsumoto
Original Assignee
Thine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thine Electronics Inc filed Critical Thine Electronics Inc
Publication of TW201021417A publication Critical patent/TW201021417A/zh
Application granted granted Critical
Publication of TWI472159B publication Critical patent/TWI472159B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

送訊裝置
本發明係有關於，藉由改變已經被施以終端電阻的一對之差動傳輸線路中的電流方向，以發送數位訊號的送訊裝置。
藉由改變已經被施以終端電阻的一對之差動傳輸線路中的電流方向以收送數位訊號的方式，係有小振幅差動訊號方式(LVDS：Low-Voltage Differential Signaling)為人所熟知。LVDS係被規格化成為IEEE P1596.3，一般是可以高速‧低消費電力‧低雜訊來收送數位訊號。
LVDS中所使用的送訊裝置，係具備被連接至差動傳輸線路的第1輸出端子及第2輸出端子，當所欲發送之數位訊號是H位準時則輸出從第1輸出端子經由差動傳輸線路往第2輸出端子流動的電流訊號，當所欲發送之數位訊號是L位準時則輸出從第2輸出端子經由差動傳輸線路往第1輸出端子流動的電流訊號。
在LVDS中，當數位訊號之外還要發送時脈訊號時，必須要使用獨立於數位訊號送訊用差動傳輸線路之外的時脈訊號送訊用差動傳輸線路。相對於此，使用共通的差動傳輸線路來發送數位訊號及時脈訊號雙方的技術，已為人知(參照專利文獻1及非專利文獻1)。
專利文獻1及非專利文獻1中所記載之技術，係在藉由改變已經被施以終端電阻的一對之差動傳輸線路中的電流方向以收送數位訊號這點，是和LVDS相同，但每當該數位訊號收送了一定之位元數時，就將電流訊號的輸出值加大而亦收送了時脈訊號。亦即，送訊裝置係具有2值的差動輸出位準。收訊裝置，係偵測已經被施以終端電阻的一對之差動傳輸線路之間的電壓，當該電壓的絕對值小於所定值時就判斷其為數位訊號，當該電壓的絕對值大於所定值時就判斷其為時脈訊號。若採用該技術，則可減少差動傳輸線路的條數。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2007/013718號小冊子
[非專利文獻]
[非專利文獻1]M. Park,et al,“An Advanced Intra-Panel Interface(AiPi)with Clock Embedded Multi-Level Point-to-Point Differential Signaling for Large-Sized TFT-LCD Applications,”SIDDIGEST,43.3,pp.1502-1505(2006)。
然而，使用共通的差動傳輸線路來輸出具有2值的差動輸出位準之電流訊號的先前之送訊裝置，係為了輸出較大差動輸出位準的電流訊號，而具備有含大尺寸電晶體的緩衝電路，而電流訊號之輸出的跳越率(slew rate)是很慢的。
本發明係為了解決上記問題點而硏發，目的在於提供一種送訊裝置，係為使用共通的差動傳輸線路來輸出具有2值的差動輸出位準之電流訊號的送訊裝置，且可改善跳越率。
第1發明的的送訊裝置，係屬於具備被連接至已經被施以終端電阻的一對之差動傳輸線路上的第1輸出端子及第2輸出端子，藉由改變從這些第1輸出端子及第2輸出端子往差動傳輸線路輸出之電流訊號的流動方向以發送數位訊號，當EN訊號是有義值時則加大電流訊號之輸出值的送訊裝置，其特徵為，具備如以下之主輸出緩衝電路、副輸出緩衝電路及驅動電路。
主輸出緩衝電路，係含有：被設在第1節點與第1輸出端子之間的開關SW11 ；和被設在第1節點與第2輸出端子之間的開關SW12 ；和被設在第2節點與第1輸出端子之間的開關SW21 ；和被設在第2節點與第2輸出端子之間的開關SW22 ；這些開關SW11 、SW12 、SW21 及SW22 係由電晶體所構成，第1節點是被連接至第1基準電位，第2節點是被連接至第2基準電位。
副輸出緩衝電路，係含有：被設在第3節點與第1輸出端子之間的開關SW31 ；和被設在第3節點與第2輸出端子之間的開關SW32 ；和被設在第4節點與第1輸出端子之間的開關SW41 ；和被設在第4節點與第2輸出端子之間的開關SW42 ；和被設在第3節點與第1基準電位之間的開關SW30 ；和被設在第4節點與第2基準電位之間的開關SW40 ；這些開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 係由電晶體所構成。
驅動電路，係當數位訊號是H位準時就將開關SW11 及SW22 設成ON狀態並且將開關SW12 及SW21 設成OFF狀態，當數位訊號是L位準時就將開關SW11 及SW22 設成OFF狀態並且將開關SW12 及SW21 設成ON狀態。驅動電路，係當EN訊號是非有義值時就將開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 設成OFF狀態，當EN訊號是有義值時就將開關SW30 及開關SW40 設成ON狀態。又，驅動電路，係當數位訊號是H位準且EN訊號是有義值時就將開關SW31 及SW42 設成ON狀態並且將開關SW32 及SW41 設成OFF狀態，當數位訊號是L位準且EN訊號是有義值時就將開關SW31 及SW42 設成OFF狀態並且將開關SW32 及SW41 設成ON狀態。
第2發明的的送訊裝置，係屬於具備被連接至已經被施以終端電阻的一對之差動傳輸線路上的第1輸出端子及第2輸出端子，藉由改變從這些第1輸出端子及第2輸出端子往差動傳輸線路輸出之電流訊號的流動方向以發送數位訊號，當EN訊號是有義值時則加大電流訊號之輸出值的送訊裝置，其特徵為，具備如以下之主輸出緩衝電路、副輸出緩衝電路、主驅動電路及副驅動電路。
主輸出緩衝電路及副輸出緩衝電路，係分別與上述者相同。
主驅動電路，係當數位訊號是H位準時就將開關SW11 及SW22 設成ON狀態並且將開關SW12 及SW21 設成OFF狀態，當數位訊號是L位準時就將開關SW11 及SW22 設成OFF狀態並且將開關SW12 及SW21 設成ON狀態。
副驅動電路，係當EN訊號是非有義值時就將開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 設成OFF狀態，當EN訊號是有義值時就將開關SW30 及開關SW40 設成ON狀態。又，副驅動電路，係在EN訊號是有義值之期間內，位準已經被確定的POL訊號是H位準且EN訊號是有義值時，就將開關SW31 及SW42 設成ON狀態並且將開關SW32 及SW41 設成OFF狀態，當POL訊號是L位準且EN訊號是有義值時就將開關SW31 及SW42 設成OFF狀態並且將開關SW32 及SW41 設成ON狀態。
於第1或第2發明中，副輸出緩衝電路係還更含有被連接至第3節點的電容元件、和被連接至第4節點的電容元件，較為理想。
此處，第1基準電位及第2基準電位係彼此互異，例如一方是電源電位，另一方是接地電位。主輸出緩衝電路中所含之開關SW11 、SW12 、SW21 及SW22 ，以及，副輸出緩衝電路中所含之開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 ，係由MOS電晶體所構成，較為理想。亦可在第1節點與第1基準電位之間、第2節點與第2基準電位之間、第3節點與第1基準電位之間、以及第4節點與第2基準電位之間，分別係設有與上記開關不同的由電晶體所成之開關。相對於主輸出緩衝電路，副輸出緩衝電路係為其相似之電路構成較為理想，對應之電晶體的尺寸係為K倍(K係超過值1的一定值)較為理想。驅動電路、主驅動電路及副驅動電路分別可為含有邏輯電路等所構成。
本發明所述的送訊裝置，係為使用共通的差動傳輸線路來輸出具有2值的差動輸出位準之電流訊號的送訊裝置，且可改善跳越率。
以下，參照添附圖面，詳細說明用以實施本發明之最佳形態。此外，於圖面之說明中，對同一要素係標示同一符號，並省略重複說明。又，以下係一面比對第1比較例之送訊裝置1A的構成一面說明第1實施形態之送訊裝置1的構成，又，一面比對第2比較例之送訊裝置2A的構成一面說明第2實施形態之送訊裝置2的構成。
(第1比較例)
圖1係第1比較例之送訊裝置1A的概略構成圖。第1比較例的送訊裝置1A，係具備資料轉換電路11、驅動電路20A、主輸出緩衝電路31及副輸出緩衝電路32。
資料轉換電路11，係輸入平行的數位訊號Dpara，將其轉換成序列的數位訊號(DIN訊號)，將該序列的DIN訊號按照位元順序而輸出至驅動電路20A。該DIN訊號，係不只含有所被輸入之平行的數位訊號Dpara被轉換成序列的數位訊號的位元，在它們之間還含有虛假(dummy)的位元。又，資料轉換電路11，係在1個平行的數位訊號所對應之DIN訊號正在輸出的期間中，週期性地將EN訊號輸出成為有義值。於本例中，係在1個平行的數位訊號所對應之DIN訊號正在輸出的期間中，EN訊號係會成為有義值1次或2次。
EN訊號被輸出成為有義值的時間，係等同於DIN訊號之各位元所被輸出的時間。EN訊號被輸出成為有義值的期間中，係有與其前一個期間中所被輸出之DIN訊號相同值，是被當成DIN訊號而輸出。EN訊號被輸出成為有義值的期間的後一個期間中，DIN訊號係有可能是輸出相同值與輸出反轉值的兩種情形。此EN訊號係表示時脈訊號。
驅動電路20A，係將從資料轉換電路11所輸出的DIN訊號及EN訊號加以接受，然後輸出用來驅動主輸出緩衝電路31及副輸出緩衝電路32的訊號。主輸出緩衝電路31及副輸出緩衝電路32，係共用著第1輸出端子OUTP及第2輸出端子OUTN，接受從驅動電路20A所輸出之訊號，從第1輸出端子OUTP及第2輸出端子OUTN往已經被施以終端電阻的一對之差動傳輸線路，輸出電流訊號。用來驅動主輸出緩衝電路31的訊號中，係包含有BIASp訊號、BIASn訊號、CTRLp訊號及CTRLn訊號。又，用來驅動副輸出緩衝電路32的訊號中，係包含有BIASp訊號、BIASn訊號、CTRLp訊號、CTRLn訊號、EN訊號及ENb訊號。
圖2係第1比較例之送訊裝置1A的要部構成圖。此圖係表示驅動電路20A、主輸出緩衝電路31及副輸出緩衝電路32各自的電路圖。
主輸出緩衝電路31，係含有開關SW10 ～SW13 及開關SW20 ～SW23 。這些開關，係由電晶體所構成而為理想，尤其是由MOS電晶體所構成較為理想。當開關是由MOS電晶體所構成時，相應於被輸入至該MOS電晶體之閘極端子的訊號之值，該電晶體會被設定成ON狀態(開狀態)及OFF狀態(閉狀態)之任一者。
開關SW11 ，係被設在第1節點N1 與第1輸出端子OUTP之間。開關SW12 ，係被設在第1節點N1 與第2輸出端子OUTN之間。開關SW10 及開關SW13 ，係彼此串聯而被設在第1節點N1 與第1基準電位(電源電位)之間。
開關SW21 ，係被設在第2節點N2 與第1輸出端子OUTP之間。開關SW22 ，係被設在第2節點N2 與第2輸出端子OUTN之間。開關SW20 及開關SW23 ，係彼此串聯而被設在第2節點N2 與第2基準電位(接地電位)之間。
開關SW11 及SW22 ，係相應於CTRLp訊號之值而被設定成ON狀態及OFF狀態之任一者。開關SW12 及SW21 ，係相應於CTRLn訊號之值而被設定成ON狀態及OFF狀態之任一者。開關SW10 及SW20 ，係在動作時總是被設定成ON狀態。開關SW13 ，係在動作時藉由BIASp訊號而總是被設定成ON狀態。又，開關SW23 ，係在動作時藉由BIASn訊號而總是被設定成ON狀態。此外，在主輸出緩衝電路31中，係藉由調整該BIASp訊號及BIASn訊號的電壓，就可調整在第1輸出端子OUTP及第2輸出端子OUTN之間流動的電流量。
副輸出緩衝電路32，係含有開關SW30 ～SW33 及開關SW40 ～SW43 。這些開關，係由電晶體所構成而為理想，尤其是由MOS電晶體所構成較為理想。當開關是由MOS電晶體所構成時，相應於被輸入至該MOS電晶體之閘極端子的訊號之值，該電晶體會被設定成ON狀態(開狀態)及OFF狀態(閉狀態)之任一者。副輸出緩衝電路32中所含之開關SW30 ～SW33 及開關SW40 ～SW43 ，係相較於主輸出緩衝電路31中所含之開關SW10 ～SW13 及開關SW20 ～SW23 ，是由閘極寬度較大的MOS電晶體所構成。
開關SW31 ，係被設在第3節點N3 與第1輸出端子OUTP之間。開關SW32 ，係被設在第3節點N3 與第2輸出端子OUTN之間。開關SW30 及開關SW33 ，係彼此串聯而被設在第3節點N3 與第1基準電位(電源電位)之間。
開關SW41 ，係被設在第4節點N4 與第1輸出端子OUTP之間。開關SW42 ，係被設在第4節點N4 與第2輸出端子OUTN之間。開關SW40 及開關SW43 ，係彼此串聯而被設在第4節點N4 與第2基準電位(接地電位)之間。
開關SW31 及SW42 ，係相應於CTRLp訊號之值而被設定成ON狀態及OFF狀態之任一者。開關SW32 及SW41 ，係相應於CTRLn訊號之值而被設定成ON狀態及OFF狀態之任一者。開關SW30 及SW40 ，係相應於EN訊號之值而被設定成ON狀態及OFF狀態之任一者。開關SW33 ，係在動作時藉由BIASp訊號而總是被設定成ON狀態。又，開關SW43 ，係在動作時藉由BIASn訊號而總是被設定成ON狀態。又，和主輸出緩衝電路31同樣地，在副輸出緩衝電路32中，係藉由調整該BIASp訊號及BIASn訊號的電壓，就可調整在第1輸出端子OUTP及第2輸出端子OUTN之間流動的電流量。
驅動電路20A，係含有緩衝器BUFp及緩衝器BUFn。緩衝器BUFp，係輸出著與所被輸入之DIN訊號的位準為相同位準的CTRLp訊號。緩衝器BUFn，係輸出著相對於所被輸入之DIN訊號的位準為邏輯反轉之位準的CTRLn訊號。驅動電路20A，係當DIN訊號是H位準時，將CTRLp訊號設成H位準而將開關SW11 、SW22 、SW31 及SW42 設成ON狀態，並且將CTRLn訊號設成L位準而將開關SW12 、SW21 、SW32 及SW41 設成OFF狀態。驅動電路20A，係當DIN訊號是L位準時，將CTRLp訊號設成L位準而將開關SW11 、SW22 、SW31 及SW42 設成OFF狀態，並且將CTRLn訊號設成H位準而將開關SW12 、SW21 、SW32 及SW41 設成ON狀態。又，驅動電路20A，係當EN訊號是非有義值時就將開關SW30 及SW40 設成OFF狀態，當EN訊號是有義值時就將開關SW30 及SW40 設成ON狀態。
在主輸出緩衝電路31中，當DIN訊號是H位準時，開關SW11 及SW22 係變成ON狀態，並且開關SW12 及SW21 係變成OFF狀態，第1輸出端子OUTP係透過開關SW11 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW22 而與第2節點N2 連接。另一方面，當DIN訊號是L位準時，開關SW11 及SW22 係變成OFF狀態，並且開關SW12 及SW21 係變成ON狀態，第1輸出端子OUTP係透過開關SW12 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW21 而與第2節點N2 連接。因此，從主輸出緩衝電路31經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路所輸出的電流訊號之流動方向，係隨著DIN訊號的位準而不同。
在副輸出緩衝電路32中，當DIN訊號是H位準時，開關SW31 及SW42 係變成ON狀態，並且開關SW32 及SW41 係變成OFF狀態，第1輸出端子OUTP係透過開關SW31 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW42 而與第4節點N4 連接。另一方面，當DIN訊號是L位準時，開關SW31 及SW42 係變成OFF狀態，並且開關SW32 及SW41 係變成ON狀態，第1輸出端子OUTP係透過開關SW32 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW41 而與第4節點N4 連接。
又，在副輸出緩衝電路32中，當EN訊號是非有義值時，第3節點N3 係不與第1基準電位連接，第4節點N4 係不與第2基準電位連接。另一方面，當EN訊號是有義值時，第3節點N3 係透過開關SW30 與開關SW33 而與第1基準電位連接，並且第4節點N4 係透過開關SW40 與開關SW43 而與第2基準電位連接。
因此，當EN訊號是非有義值時，從副輸出緩衝電路32就不會輸出電流訊號。另一方面，當EN訊號是有義值時，從副輸出緩衝電路32經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路會輸出電流訊號，該電流訊號的流動方向係隨著DIN訊號的位準而不同。
圖3係第1比較例之送訊裝置1A中的各訊號之時序圖。在第1比較例的送訊裝置1A中，當EN訊號是非有義值時，則從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係只有從主輸出緩衝電路31所輸出之電流訊號，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。另一方面，當EN訊號是有義值時，則從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係變成是主輸出緩衝電路31及副輸出緩衝電路32所分別輸出之電流訊號所加算而成者，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。因此，EN訊號是有義值時所被輸出的電流訊號係較大。
在此種第1比較例的送訊裝置1A中，由於主輸出緩衝電路31中所含之開關SW10 ～SW13 及開關SW20 ～SW23 中所流動的電流較小，因此可使用閘極寬度較小的MOS電晶體來作為這些開關。可是，由於副輸出緩衝電路32中所含之開關SW30 ～SW33 及開關SW40 ～SW43 中所流動的電流較大，因此使用閘極寬度較大的MOS電晶體來作為這些開關，又，用來驅動這些開關所需之驅動電路20A中所含之緩衝器BUFp及BUFn也是使用尺寸較大者。
順便一提，如圖2中所示，在第3節點N3 中係有寄生電容Cp3 存在，在第4節點N4 中係有寄生電容Cp4 存在。又，當EN訊號是非有義值時，雖然從副輸出緩衝電路32就不會有電流訊號被輸出，但開關SW31 及SW32 當中之任一方的開關係處於ON狀態，開關SW41 及SW42 當中之任一方的開關係處於ON狀態。
因此，當EN訊號是非有義值且只有從主輸出緩衝電路31有電流訊號被輸出時，將開關SW31 及SW32 當中變成ON狀態之一方的開關加以構成的MOS電晶體的汲極‧閘極間的電容，將開關SW41 及SW42 當中變成ON狀態之一方的開關加以構成的MOS電晶體的汲極‧閘極間的電容，存在於這些開關之前的寄生電容Cp3 及寄生電容Cp4 ，就會被附加至第1輸出端子OUTP及第2輸出端子OUTN。而且，這些電容有時候會大到無法忽視。因此，在第1比較例的送訊裝置1A中，當EN訊號是非有義值且只有從主輸出緩衝電路31有電流訊號被輸出時，從第1輸出端子OUTP及第2輸出端子OUTN所輸出之電流訊號的遷移之際的跳越率，會有變差的情形。
(第1實施形態)
圖4係第1實施形態之送訊裝置1的概略構成圖。第1實施形態的送訊裝置1，係具備資料轉換電路11、驅動電路20、主輸出緩衝電路31及副輸出緩衝電路32。第1實施形態的送訊裝置1中所含之資料轉換電路11、主輸出緩衝電路31及副輸出緩衝電路32，係具有和第1比較例之送訊裝置1A相同的構成。若和第1比較例的送訊裝置1A相比較，則第1實施形態的送訊裝置1，係取代了驅動電路20A改成具備驅動電路20這點有所不同。
驅動電路20，係將從資料轉換電路11所輸出的DIN訊號及EN訊號加以接受，然後輸出用來驅動主輸出緩衝電路31及副輸出緩衝電路32的訊號。主輸出緩衝電路31及副輸出緩衝電路32，係共用著第1輸出端子OUTP及第2輸出端子OUTN，接受從驅動電路20所輸出之訊號，從第1輸出端子OUTP及第2輸出端子OUTN往已經被施以終端電阻的一對之差動傳輸線路，輸出電流訊號。用來驅動主輸出緩衝電路31的訊號中，係包含有BIASp訊號、BIASn訊號、CTRL1p訊號及CTRL1n訊號。又，用來驅動副輸出緩衝電路32的訊號中，係包含有BIASp訊號、BIASn訊號、CTRL2p訊號、CTRL2n訊號、EN訊號及ENb訊號。
圖5係第1實施形態之送訊裝置1的要部構成圖。此圖係表示驅動電路20、主輸出緩衝電路31及副輸出緩衝電路32各自的電路圖。主輸出緩衝電路31及副輸出緩衝電路32各自的構成，係和第1比較例時相同。
驅動電路20，係含有緩衝器BUFp及緩衝器BUFn以外，還含有邏輯積閘ANDp及邏輯積閘ANDn。緩衝器BUFp，係輸出著與所被輸入之DIN訊號的位準為相同位準的CTRL1p訊號。緩衝器BUFn，係輸出著相對於所被輸入之DIN訊號的位準為邏輯反轉之位準的CTRL2n訊號。邏輯積閘ANDp，係將CTRL1p訊號位準與EN訊號位準的邏輯積，輸出成為CTRL2p訊號。邏輯積閘ANDn，係將CTRL1n訊號位準與EN訊號位準的邏輯積，輸出成為CTRL2n訊號。
驅動電路20，係當DIN訊號是H位準時，將CTRL1p訊號設成H位準而將開關SW11 及SW22 設成ON狀態，並且將CTRL1n訊號設成L位準而將開關SW12 及SW21 設成OFF狀態。驅動電路20，係當DIN訊號是L位準時，將CTRL1p訊號設成L位準而將開關SW11 及SW22 設成OFF狀態，並且將CTRL1n訊號設成H位準而將開關SW12 及SW21 設成ON狀態。
驅動電路20，係當EN訊號是非有義值時，將CTRL2p訊號及CTRL2n訊號設成L位準，而將開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 設成OFF狀態。驅動電路20，係當EN訊號是有義值時，就將開關SW30 及開關SW40 設成ON狀態。
又，驅動電路20，係當DIN訊號是H位準且EN訊號是有義值時，將CTRL2p訊號設成H位準而將開關SW31 及SW42 設成ON狀態，並且將CTRL2n訊號設成L位準而將開關SW32 及SW41 設成OFF狀態。驅動電路20，係當DIN訊號是L位準且EN訊號是有義值時，將CTRL2p訊號設成L位準而將開關SW31 及SW42 設成OFF狀態，並且將CTRL2n訊號設成H位準而將開關SW32 及SW41 設成ON狀態。
在主輸出緩衝電路31中，當DIN訊號是H位準時，開關SW11 及SW22 係變成ON狀態，並且開關SW12 及SW21 係變成OFF狀態，第1輸出端子OUTP係透過開關SW11 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW22 而與第2節點N2 連接。另一方面，當DIN訊號是L位準時，開關SW11 及SW22 係變成OFF狀態，並且開關SW12 及SW21 係變成ON狀態，第1輸出端子OUTP係透過開關SW12 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW21 而與第2節點N2 連接。因此，從主輸出緩衝電路31經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路所輸出的電流訊號之流動方向，係隨著DIN訊號的位準而不同。
在副輸出緩衝電路32中，當DIN訊號是H位準且EN訊號是有義值時，開關SW31 及SW42 係變成ON狀態，並且開關SW32 及SW41 係變成OFF狀態，第1輸出端子OUTP係透過開關SW31 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW42 而與第4節點N4 連接。另一方面，當DIN訊號是L位準且EN訊號是有義值時，開關SW31 及SW42 係變成OFF狀態，並且開關SW32 及SW41 係變成ON狀態，第1輸出端子OUTP係透過開關SW32 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW41 而與第4節點N4 連接。
又，在副輸出緩衝電路32中，當EN訊號是非有義值時，第3節點N3 係不與第1基準電位連接，第4節點N4 係不與第2基準電位連接。又，當EN訊號是非有義值時，開關SW31 、SW32 、SW41 及SW42 係成為OFF狀態。
因此，當EN訊號是非有義值時，從副輸出緩衝電路32就不會輸出電流訊號。另一方面，當EN訊號是有義值時，從副輸出緩衝電路32經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路會輸出電流訊號，該電流訊號的流動方向係隨著DIN訊號的位準而不同。
圖6係第1實施形態之送訊裝置1中的各訊號之時序圖。在第1實施形態的送訊裝置1中，當EN訊號是非有義值時，則從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係只有從主輸出緩衝電路31所輸出之電流訊號，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。另一方面，當EN訊號是有義值時，則從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係變成是主輸出緩衝電路31及副輸出緩衝電路32所分別輸出之電流訊號所加算而成者，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。因此，EN訊號是有義值時所被輸出的電流訊號係較大。
尤其是，在第1實施形態的送訊裝置1中，當EN訊號是非有義值時，CTRL2p訊號及CTRL2n訊號均為L位準，開關SW31 、SW32 、SW41 及SW42 係變成OFF狀態。因此，即使當這些開關的汲極‧閘極間的電容或寄生電容Cp3 、Cp4 是大到無法忽視的情況下，當僅從主輸出緩衝電路31有電流訊號被輸出時，從第1輸出端子OUTP及第2輸出端子OUTN所輸出之電流訊號的遷移之際的跳越率，就會變得良好。
(第1實施形態的變形例)
圖7係第1實施形態之變形例的送訊裝置1a的概略構成圖。第1實施形態的變形例的送訊裝置1a，係具備資料轉換電路11、驅動電路20、主輸出緩衝電路31及副輸出緩衝電路32a。若和前面的第1實施形態的送訊裝置1相比較，則此變形例的送訊裝置1a，係取代了副輸出緩衝電路32而改成具備副輸出緩衝電路32a這點有所不同。
圖8係第1實施形態之變形例的送訊裝置1a的要部構成圖。此圖係表示驅動電路20、主輸出緩衝電路31及副輸出緩衝電路32a各自的電路圖。副輸出緩衝電路32a，係除了圖5的副輸出緩衝電路32的構成外，還更含有：被連接至第3節點N3 的電容元件C3 、被連接至第4節點N4 的電容元件C4 。
電容元件C3 、C4 係亦可為，由MOS電晶體的源極端子與汲極端子作短路所構成。此情況下，構成電容元件C3 的MOS電晶體的閘極端子係被連接至第3節點N3 ，該MOS電晶體的源極端子及汲極端子係被連接至第2基準電位。又，構成電容元件C4 的MOS電晶體的閘極端子係被連接至第4節點N4 ，該MOS電晶體的源極端子及汲極端子係被連接至第1基準電位。
第1實施形態的變形例的送訊裝置1a中的各訊號之時序圖係和圖6相同。只不過，該變形例的送訊裝置1a，係藉由設置電容元件C3 、C4 ，因此相較於圖5之構成，在動作上具有如以下之特徵。
在未設有電容元件C3 、C4 的圖5之構成中，由於第1輸出端子OUTP及第2輸出端子OUTN的負荷電容是遠遠大於寄生電容Cp3 、Cp4 ，因此DIN訊號為H位準的情況下，EN訊號是成為有義值而從副輸出緩衝電路32有電流訊號被輸出時，第3節點N3 的電位係由於開關SW31 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第1輸出端子OUTP的電位。又，第4節點N4 的電位係由於開關SW42 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第2輸出端子OUTN的電位。藉此，變成ON狀態的開關SW31 、SW42 的汲極‧源極間的電位差係為較小，流過開關SW31 、SW42 的電流量是較小，因此從副輸出緩衝電路32有電流訊號被輸出之際的跳越率會惡化。甚至，DIN訊號為L位準的情況下，EN訊號是成為有義值而從副輸出緩衝電路32有電流訊號被輸出時，第3節點N3 的電位係由於開關SW32 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第2輸出端子OUTN的電位。又，第4節點N4 的電位係由於開關SW41 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第1輸出端子OUTP的電位。藉此，變成ON狀態的開關SW32 、SW41 的汲極‧源極間的電位差係為較小，流過開關SW32 、SW41 的電流量是較小，因此從副輸出緩衝電路32有電流訊號被輸出之際的跳越率會惡化。
相對於此，本變形例的送訊裝置1a，係藉由設置了電容元件C3 、C4 ，使得EN訊號成為有義值而從副輸出緩衝電路32有電流訊號被輸出時的第3節點N3 及第4節點N4 各自的電位變為穩定，因此副輸出緩衝電路32a中所含之開關SW31 、SW32 、SW41 及SW42 當中處於ON狀態之開關的汲極‧源極間的電位差係被穩定地維持，從副輸出緩衝電路32有電流訊號被輸出之際的跳越率，係變為良好。
(第2比較例)
圖9係第2比較例之送訊裝置2A的概略構成圖。第2比較例的送訊裝置2A，係具備資料轉換電路12、主驅動電路21、副驅動電路22A、主輸出緩衝電路31及副輸出緩衝電路32。第2比較例的送訊裝置2A中所含之主輸出緩衝電路31及副輸出緩衝電路32，係具有和第1比較例之送訊裝置1A相同的構成。若和第1比較例的送訊裝置1A相比較，則第2比較例的送訊裝置2A，係取代了資料轉換電路11而改為具備資料轉換電路12這點有所不同，並且取代了驅動電路20A而改為具備主驅動電路21及副驅動電路22A這點有所不同。
資料轉換電路12，係輸入平行的數位訊號Dpara，將其轉換成序列的數位訊號(DIN訊號)，將該序列的DIN訊號按照位元順序而輸出至主驅動電路21。該DIN訊號，係不只含有所被輸入之平行的數位訊號Dpara被轉換成序列的數位訊號的位元，在它們之間還含有虛假(dummy)的位元。又，資料轉換電路12，係在1個平行的數位訊號所對應之DIN訊號正在輸出的期間中，週期性地將EN訊號輸出成為有義值。於本例中，係在1個平行的數位訊號所對應之DIN訊號正在輸出的期間中，EN訊號係會成為有義值1次或2次。
EN訊號被輸出成為有義值的時間，係等同於DIN訊號之各位元所被輸出的時間。EN訊號被輸出成為有義值的期間中，係有與其前一個期間中所被輸出之DIN訊號相同值，是被當成DIN訊號而輸出。EN訊號被輸出成為有義值的期間的後一個期間中，DIN訊號係有可能是輸出相同值與輸出反轉值的兩種情形。此EN訊號係表示時脈訊號。
又，資料轉換電路12，係接受所被輸入之平行的數位訊號Dpara，而將POL訊號往副驅動電路22A輸出。該POL訊號，係直到EN訊號是有義值之期間為止，其位準都是被確定的。其位準係相等於，在EN訊號是有義值之期間中所被輸出的DIN訊號的位準。
主驅動電路21，係將從資料轉換電路12所輸出的DIN訊號加以接受，然後輸出用來驅動主輸出緩衝電路31的訊號。用來驅動主輸出緩衝電路31的訊號中，係包含有BIASp訊號、BIASn訊號、CTRL1p訊號及CTRL1n訊號。
副驅動電路22A，係將從資料轉換電路12所輸出的EN訊號及POL訊號加以接受，然後輸出用來驅動副輸出緩衝電路32的訊號。用來驅動副輸出緩衝電路32的訊號中，係包含有BIASp訊號、BIASn訊號、CTRL2p訊號、CTRL2n訊號、EN訊號及ENb訊號。
圖10係第2比較例之送訊裝置2A的要部構成圖。此圖係表示主驅動電路21、副驅動電路22A、主輸出緩衝電路31及副輸出緩衝電路32各自的電路圖。主輸出緩衝電路31及副輸出緩衝電路32各自的構成，係和第1比較例時相同。
主驅動電路21，係含有緩衝器BUF1p及緩衝器BUF1n。緩衝器BUF1p，係輸出著與所被輸入之DIN訊號的位準為相同位準的CTRL1p訊號。緩衝器BUF1n，係輸出著相對於所被輸入之DIN訊號的位準為邏輯反轉之位準的CTRL1n訊號。主驅動電路21，係當DIN訊號是H位準時，將CTRL1p訊號設成H位準而將開關SW11 及SW22 設成ON狀態，並且將CTRL1n訊號設成L位準而將開關SW12 及SW21 設成OFF狀態。主驅動電路21，係當DIN訊號是L位準時，將CTRL1p訊號設成L位準而將開關SW11 及SW22 設成OFF狀態，並且將CTRL1n訊號設成H位準而將開關SW12 及SW21 設成ON狀態。
副驅動電路22A，係含有緩衝器BUF2p及緩衝器BUF2n。緩衝器BUF2p，係輸出著與所被輸入之POL訊號的位準為相同位準的CTRL2p訊號。緩衝器BUF2n，係輸出著相對於所被輸入之POL訊號的位準為邏輯反轉之位準的CTRL2n訊號。副驅動電路22A，係當POL訊號是H位準時，將CTRL2p訊號設成H位準而將開關SW31 及SW42 設成ON狀態，並且將CTRL2n訊號設成L位準而將開關SW32 及SW41 設成OFF狀態。副驅動電路22A，係當POL訊號是L位準時，將CTRL2p訊號設成L位準而將開關SW31 及SW42 設成OFF狀態，並且將CTRL2n訊號設成H位準而將開關SW32 及SW41 設成ON狀態。又，副驅動電路22A，係當EN訊號是非有義值時就將開關SW30 及SW40 設成OFF狀態，當EN訊號是有義值時就將開關SW30 及SW40 設成ON狀態。
在主輸出緩衝電路31中，當DIN訊號是H位準時，開關SW11 及SW22 係變成ON狀態，並且開關SW12 及SW21 係變成OFF狀態，第1輸出端子OUTP係透過開關SW11 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW22 而與第2節點N2 連接。另一方面，當DIN訊號是L位準時，開關SW11 及SW22 係變成OFF狀態，並且開關SW12 及SW21 係變成ON狀態，第1輸出端子OUTP係透過開關SW12 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW21 而與第2節點N2 連接。因此，從主輸出緩衝電路31經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路所輸出的電流訊號之流動方向，係隨著DIN訊號的位準而不同。
在副輸出緩衝電路32中，當POL訊號是H位準時，開關SW31 及SW42 係變成ON狀態，並且開關SW32 及SW41 係變成OFF狀態，第1輸出端子OUTP係透過開關SW31 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW42 而與第4節點N4 連接。另一方面，當POL訊號是L位準時，開關SW31 及SW42 係變成OFF狀態，並且開關SW32 及SW41 係變成ON狀態，第1輸出端子OUTP係透過開關SW32 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW41 而與第4節點N4 連接。
又，在副輸出緩衝電路32中，當EN訊號是非有義值時，第3節點N3 係不與第1基準電位連接，第4節點N4 係不與第2基準電位連接。另一方面，當EN訊號是有義值時，第3節點N3 係透過開關SW30 與開關SW33 而與第1基準電位連接，並且第4節點N4 係透過開關SW40 與開關SW43 而與第2基準電位連接。
因此，當EN訊號是非有義值時，從副輸出緩衝電路32就不會輸出電流訊號。另一方面，當EN訊號是有義值時，從副輸出緩衝電路32經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路會輸出電流訊號，該電流訊號的流動方向係隨著POL訊號的位準而不同。
圖11係第2比較例之送訊裝置2A中的各訊號之時序圖。在第2比較例的送訊裝置2A中，當EN訊號是非有義值時，則從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係只有從主輸出緩衝電路31所輸出之電流訊號，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。另一方面，當EN訊號是有義值時，則POL訊號的位準是等於DIN訊號的位準，從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係變成是主輸出緩衝電路31及副輸出緩衝電路32所分別輸出之電流訊號所加算而成者，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。因此，EN訊號是有義值時所被輸出的電流訊號係較大。
本第2比較例的送訊裝置2A中，係有別於驅動主輸出緩衝電路31用的主驅動電路21，另外設置有驅動副輸出緩衝電路32用的副驅動電路22A。由於主輸出緩衝電路31中所含之開關SW10 ～SW13 及開關SW20 ～SW23 中所流動的電流較小，因此可使用閘極寬度較小的MOS電晶體來作為這些開關。因此，驅動主輸出緩衝電路31用的主驅動電路21中所含之緩衝器BUF1p及BUF1n，係尺寸較小者即已足夠，消費電力可被降低。
另一方面，由於副輸出緩衝電路32中所含之開關SW30 ～SW33 及開關SW40 ～SW43 中所流動的電流較大，因此使用閘極寬度較大的MOS電晶體來作為這些開關。
可是，在副輸出緩衝電路32中，在EN訊號是成為有義值之前，POL訊號的位準就確定，因此開關SW31 、SW32 、SW41 及SW42 的狀態也是確定的，EN訊號變成有義值而開關SW30 及SW40 就變成ON狀態，因此會輸出電流訊號。
因此，驅動副輸出緩衝電路32用的副驅動電路22A中所含之緩衝器BUF2p及BUF2n，係不需要使CTRL2p訊號及CTRL2n訊號的輸出位準高速遷移，所以尺寸較小者即已足夠。又，緩衝器BUF2p及BUF2n，係輸出位準發生遷移的次數較少即可。因此，緩衝器BUF2p及BUF2n的消費電力會被降低。
可是，和第1比較例的情形同樣地，於本第2比較例的送訊裝置2A中也是，如圖10所示，在第3節點N3 中係有寄生電容Cp3 存在，在第4節點N4 中係有寄生電容Cp4 存在。又，當EN訊號是非有義值時，雖然從副輸出緩衝電路32就不會有電流訊號被輸出，但開關SW31 及SW32 當中之任一方的開關係處於ON狀態，開關SW41 及SW42 當中之任一方的開關係處於ON狀態。
因此，當EN訊號是非有義值且只有從主輸出緩衝電路31有電流訊號被輸出時，將開關SW31 及SW32 當中變成ON狀態之一方的開關加以構成的MOS電晶體的汲極‧閘極間的電容，將開關SW41 及SW42 當中變成ON狀態之一方的開關加以構成的MOS電晶體的汲極‧閘極間的電容，存在於這些開關之前的寄生電容Cp3 及寄生電容Cp4 ，就會被附加至第1輸出端子OUTP及第2輸出端子OUTN。而且，這些電容有時候會大到無法忽視。因此，在第2比較例的送訊裝置2A中也是，當EN訊號是非有義值且只有從主輸出緩衝電路31有電流訊號被輸出時，從第1輸出端子OUTP及第2輸出端子OUTN所輸出之電流訊號的遷移之際的跳越率，會有變差的情形。
(第2實施形態)
圖12係第2實施形態之送訊裝置2的概略構成圖。第2實施形態的送訊裝置2，係具備資料轉換電路12、主驅動電路21、副驅動電路22、主輸出緩衝電路31及副輸出緩衝電路32。第2實施形態的送訊裝置2中所含之資料轉換電路12、主驅動電路21、主輸出緩衝電路31及副輸出緩衝電路32，係具有和第2比較例之送訊裝置2A相同的構成。若和第2比較例的送訊裝置2A相比較，則第2實施形態的送訊裝置2，係取代了副驅動電路22A改成具備副驅動電路22這點有所不同。
圖13係第2實施形態之送訊裝置2的要部構成圖。此圖係表示主驅動電路21、副驅動電路22、主輸出緩衝電路31及副輸出緩衝電路32各自的電路圖。主驅動電路21、主輸出緩衝電路31及副輸出緩衝電路32各自的構成，係和第1比較例時相同。
副驅動電路22，係含有緩衝器BUF2p及緩衝器BUF2n以外，還含有邏輯積閘ANDp及邏輯積閘ANDn。緩衝器BUF2p，係輸出著與所被輸入之POL訊號的位準為相同位準的訊號。緩衝器BUF2n，係輸出著相對於所被輸入之POL訊號的位準為邏輯反轉之位準的訊號。邏輯積閘ANDp，係將從緩衝器BUF2p所輸出之訊號位準與EN訊號位準的邏輯積，輸出成為CTRL2p訊號。邏輯積閘ANDn，係將從緩衝器BUF2n所輸出之訊號位準與EN訊號位準的邏輯積，輸出成為CTRL2n訊號。
副驅動電路22，係當EN訊號是非有義值時，將CTRL2p訊號及CTRL2n訊號設成L位準，而將開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 設成OFF狀態。副驅動電路22，係當EN訊號是有義值時，就將開關SW30 及開關SW40 設成ON狀態。
又，副驅動電路22，係當POL訊號是H位準且EN訊號是有義值時，將CTRL2p訊號設成H位準而將開關SW31 及SW42 設成ON狀態，並且將CTRL2n訊號設成L位準而將開關SW32 及SW41 設成OFF狀態。副驅動電路22，係當POL訊號是L位準且EN訊號是有義值時，將CTRL2p訊號設成L位準而將開關SW31 及SW42 設成OFF狀態，並且將CTRL2n訊號設成H位準而將開關SW32 及SW41 設成ON狀態。
在主輸出緩衝電路31中，當DIN訊號是H位準時，開關SW11 及SW22 係變成ON狀態，並且開關SW12 及SW21 係變成OFF狀態，第1輸出端子OUTP係透過開關SW11 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW22 而與第2節點N2 連接。另一方面，當DIN訊號是L位準時，開關SW11 及SW22 係變成OFF狀態，並且開關SW12 及SW21 係變成ON狀態，第1輸出端子OUTP係透過開關SW12 而與第1節點N1 連接，並且第2輸出端子OUTN係透過開關SW21 而與第2節點N2 連接。因此，從主輸出緩衝電路31經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路所輸出的電流訊號之流動方向，係隨著DIN訊號的位準而不同。
在副輸出緩衝電路32中，當POL訊號是H位準且EN訊號是有義值時，開關SW31 及SW42 係變成ON狀態，並且開關SW32 及SW41 係變成OFF狀態，第1輸出端子OUTP係透過開關SW31 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW42 而與第4節點N4 連接。另一方面，當POL訊號是L位準且EN訊號是有義值時，開關SW31 及SW42 係變成OFF狀態，並且開關SW32 及SW41 係變成ON狀態，第1輸出端子OUTP係透過開關SW32 而與第3節點N3 連接，並且第2輸出端子OUTN係透過開關SW41 而與第4節點N4 連接。
又，在副輸出緩衝電路32中，當EN訊號是非有義值時，第3節點N3 係不與第1基準電位連接，第4節點N4 係不與第2基準電位連接。又，當EN訊號是非有義值時，開關SW31 、SW32 、SW41 及SW42 係成為OFF狀態。
因此，當EN訊號是非有義值時，從副輸出緩衝電路32就不會輸出電流訊號。另一方面，當EN訊號是有義值時，從副輸出緩衝電路32經由第1輸出端子OUTP及第2輸出端子OUTN而往差動傳輸線路會輸出電流訊號，該電流訊號的流動方向係隨著DIN訊號的位準而不同。
圖14係第2實施形態之送訊裝置2中的各訊號之時序圖。在第2實施形態的送訊裝置2中，當EN訊號是非有義值時，則從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係只有從主輸出緩衝電路31所輸出之電流訊號，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。另一方面，當EN訊號是有義值時，則從第1輸出端子OUTP及第2輸出端子OUTN往差動傳輸線路所輸出之電流訊號，係變成是主輸出緩衝電路31及副輸出緩衝電路32所分別輸出之電流訊號所加算而成者，該電流訊號的流動方向係相應於DIN訊號的位準而被決定。因此，EN訊號是有義值時所被輸出的電流訊號係較大。
尤其是，在第2實施形態的送訊裝置2中，當EN訊號是非有義值時，CTRL2p訊號及CTRL2n訊號均為L位準，開關SW31 、SW32 、SW41 及SW42 係變成OFF狀態。因此，即使當這些開關的汲極‧閘極間的電容或寄生電容Cp3 、Cp4 是大到無法忽視的情況下，當僅從主輸出緩衝電路31有電流訊號被輸出時，從第1輸出端子OUTP及第2輸出端子OUTN所輸出之電流訊號的遷移之際的跳越率，就會變得良好。
又，在第2實施形態的送訊裝置2中，係有別於驅動主輸出緩衝電路31用的主驅動電路21，另外設置有驅動副輸出緩衝電路32用的副驅動電路22。由於主輸出緩衝電路31中所含之開關SW10 ～SW13 及開關SW20 ～SW23 中所流動的電流較小，因此可使用閘極寬度較小的MOS電晶體來作為這些開關。因此，驅動主輸出緩衝電路31用的主驅動電路21中所含之緩衝器BUF1p及BUF1n，係尺寸較小者即已足夠，消費電力可被降低。
另一方面，由於副輸出緩衝電路32中所含之開關SW30 ～SW33 及開關SW40 ～SW43 中所流動的電流較大，因此使用閘極寬度較大的MOS電晶體來作為這些開關。
可是，在副輸出緩衝電路32中，在EN訊號是成為有義值之前，POL訊號的位準就確定，因此開關SW31 、SW32 、SW41 及SW42 的狀態也是確定的，EN訊號變成有義值而開關SW30 及SW40 就變成ON狀態，因此會輸出電流訊號。
因此，驅動副輸出緩衝電路32用的副驅動電路22中所含之緩衝器BUF2p及BUF2n，係不需要使CTRL2p訊號及CTRL2n訊號的輸出位準高速遷移，所以尺寸較小者即已足夠。又，緩衝器BUF2p及BUF2n，係輸出位準發生遷移的次數較少即可。因此，緩衝器BUF2p及BUF2n的消費電力會被降低。
(第2實施形態的變形例)
圖15係第2實施形態之變形例的送訊裝置2a的概略構成圖。第2實施形態的送訊裝置2a，係具備資料轉換電路12、主驅動電路21、副驅動電路22、主輸出緩衝電路31及副輸出緩衝電路32a。若和前面的第2實施形態的送訊裝置2相比較，則此變形例的送訊裝置2a，係取代了副輸出緩衝電路32而改成具備副輸出緩衝電路32a這點有所不同。
圖16係第2實施形態之變形例的送訊裝置2a的要部構成圖。此圖係表示主驅動電路21、副驅動電路22、主輸出緩衝電路31及副輸出緩衝電路32a各自的電路圖。副輸出緩衝電路32a，係除了圖13的副輸出緩衝電路32的構成外，還更含有：被連接至第3節點N3 的電容元件C3 、被連接至第4節點N4 的電容元件C4 。
電容元件C3 、C4 係亦可為，由MOS電晶體的源極端子與汲極端子作短路所構成。此情況下，構成電容元件C3 的MOS電晶體的閘極端子係被連接至第3節點N3 ，該MOS電晶體的源極端子及汲極端子係被連接至第2基準電位。又，構成電容元件C4 的MOS電晶體的閘極端子係被連接至第4節點N4 ，該MOS電晶體的源極端子及汲極端子係被連接至第1基準電位。
第2實施形態的變形例的送訊裝置2a中的各訊號之時序圖係和圖14相同。只不過，該變形例的送訊裝置2a，係藉由設置電容元件C3 、C4 ，因此相較於圖13之構成，在動作上具有如以下之特徵。
在未設有電容元件C3 、C4 的圖13之構成中，由於第1輸出端子OUTP及第2輸出端子OUTN的負荷電容是遠遠大於寄生電容Cp3 、Cp4 ，因此DIN訊號為H位準的情況下，EN訊號是成為有義值而從副輸出緩衝電路32有電流訊號被輸出時，第3節點N3 的電位係由於開關SW31 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第1輸出端子OUTP的電位。又，第4節點N4 的電位係由於開關SW42 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第2輸出端子OUTN的電位。藉此，變成ON狀態的開關SW31 、SW42 的汲極‧源極間的電位差係為較小，流過開關SW31 、SW42 的電流量是較小，因此從副輸出緩衝電路32有電流訊號被輸出之際的跳越率會惡化。甚至，DIN訊號為L位準的情況下，EN訊號是成為有義值而從副輸出緩衝電路32有電流訊號被輸出時，第3節點N3 的電位係由於開關SW32 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第2輸出端子OUTN的電位。又，第4節點N4 的電位係由於開關SW41 是ON狀態，因此會被大幅拉近成EN訊號是非有義值時的第1輸出端子OUTP的電位。藉此，變成ON狀態的開關SW32 、SW41 的汲極‧源極間的電位差係為較小，流過開關SW32 、SW41 的電流量是較小，因此從副輸出緩衝電路32有電流訊號被輸出之際的跳越率會惡化。
相對於此，本變形例的送訊裝置2a，係藉由設置了電容元件C3 、C4 ，使得EN訊號成為有義值而從副輸出緩衝電路32有電流訊號被輸出時的第3節點N3 及第4節點N4 各自的電位變為穩定，因此副輸出緩衝電路32a中所含之開關SW31 、SW32 、SW41 及SW42 當中處於ON狀態之開關的汲極‧源極間的電位差係被穩定地維持，從副輸出緩衝電路32有電流訊號被輸出之際的跳越率，係變為良好。
 [產業上利用之可能性]
可適用於，使用共通的差動傳輸線路來輸出具有2值的差動輸出位準之電流訊號的送訊裝置，且可改善跳越率的送訊裝置之用途。
1、1A、1a、2、2A、2a．．．送訊裝置
11、12．．．資料轉換電路
20、20A．．．驅動電路
21．．．主驅動電路
22、22A．．．副驅動電路
31．．．主輸出緩衝電路
32、32a．．．副輸出緩衝電路
[圖1]圖1係第1比較例之送訊裝置1A的概略構成圖。
[圖2]圖2係第1比較例之送訊裝置1A的要部構成圖。
[圖3]圖3係第1比較例之送訊裝置1A中的各訊號之時序圖。
[圖4]圖4係第1實施形態之送訊裝置1的概略構成圖。
[圖5]圖5係第1實施形態之送訊裝置1的要部構成圖。
[圖6]圖6係第1實施形態之送訊裝置1中的各訊號之時序圖。
[圖7]圖7係第1實施形態之變形例的送訊裝置1a的概略構成圖。
[圖8]圖8係第1實施形態之變形例的送訊裝置1a的要部構成圖。
[圖9]圖9係第2比較例之送訊裝置2A的概略構成圖。
[圖10]圖10係第2比較例之送訊裝置2A的要部構成圖。
[圖11]圖11係第2比較例之送訊裝置2A中的各訊號之時序圖。
[圖12]圖12係第2實施形態之送訊裝置2的概略構成圖。
[圖13]圖13係第2實施形態之送訊裝置2的要部構成圖。
[圖14]圖14係第2實施形態之送訊裝置2中的各訊號之時序圖。
[圖15]圖15係第2實施形態之變形例的送訊裝置2a的概略構成圖。
[圖16]圖16係第2實施形態之變形例的送訊裝置2a的要部構成圖。
1．．．送訊裝置
20．．．驅動電路
31．．．主輸出緩衝電路
32．．．副輸出緩衝電路
SW．．．開關
N1 ～N4 ．．．節點
OUTP．．．第1輸出端子
OUTN．．．第2輸出端子
BUF．．．緩衝器
AND．．．邏輯積閘
Cp ．．．寄生電容

Claims (3)

  1. 一種送訊裝置，係屬於具備被連接至已經被施以終端電阻的一對之差動傳輸線路上的第1輸出端子及第2輸出端子，藉由改變從這些第1輸出端子及第2輸出端子往前記差動傳輸線路輸出之電流訊號的流動方向以發送數位訊號，當EN訊號是有義值時則改變電流訊號之輸出值的送訊裝置，其特徵為，具備：主輸出緩衝電路，係含有：被設在第1節點與前記第1輸出端子之間的開關SW11 ；和被設在前記第1節點與前記第2輸出端子之間的開關SW12 ；和被設在第2節點與前記第1輸出端子之間的開關SW21 ；和被設在前記第2節點與前記第2輸出端子之間的開關SW22 ；這些開關SW11 、SW12 、SW21 及SW22 係由電晶體所構成，前記第1節點是被連接至第1基準電位，前記第2節點是被連接至第2基準電位；和副輸出緩衝電路，係含有：被設在第3節點與前記第1輸出端子之間的開關SW31 ；和被設在前記第3節點與前記第2輸出端子之間的開關SW32 ；和被設在第4節點與前記第1輸出端子之間的開關SW41 ；和被設在前記第4節點與前記第2輸出端子之間的開關SW42 ；和被設在前記第3節點與前記第1基準電位之間的開關SW30 ；和被設在前記第4節點與前記第2基準電位之間的開關SW40 ；這些開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 係由電晶體所構成；和驅動電路，係當前記數位訊號是H位準時就將前記開關SW11 及SW22 設成ON狀態並且將前記開關SW12 及SW21 設成OFF狀態，當前記數位訊號是L位準時就將前記開關SW11 及SW22 設成OFF狀態並且將前記開關SW12 及SW21 設成ON狀態，當前記EN訊號是非有義值時就將前記開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 設成OFF狀態，當前記EN訊號是有義值時就將前記開關SW30 及開關SW40 設成ON狀態，當前記數位訊號是H位準且前記EN訊號是有義值時就將前記開關SW31 及SW42 設成ON狀態並且將前記開關SW32 及SW41 設成OFF狀態，當前記數位訊號是L位準且前記EN訊號是有義值時就將前記開關SW31 及SW42 設成OFF狀態並且將前記開關SW32 及SW41 設成ON狀態。
  2. 一種送訊裝置，係屬於具備被連接至已經被施以終端電阻的一對之差動傳輸線路上的第1輸出端子及第2輸出端子，藉由改變從這些第1輸出端子及第2輸出端子往前記差動傳輸線路輸出之電流訊號的流動方向以發送數位訊號，當EN訊號是有義值時則改變電流訊號之輸出值的送訊裝置，其特徵為，具備：主輸出緩衝電路，係含有：被設在第1節點與前記第1輸出端子之間的開關SW11 ；和被設在前記第1節點與前記第2輸出端子之間的開關SW12 ；和被設在第2節點與前記第1輸出端子之間的開關SW21 ；和被設在前記第2節點與前記第2輸出端子之間的開關SW22 ；這些開關SW11 、SW12 、SW21 及SW22 係由電晶體所構成，前記第1節點是被連接至第1基準電位，前記第2節點是被連接至第2基準電位；和副輸出緩衝電路，係含有：被設在第3節點與前記第1輸出端子之間的開關SW31 ；和被設在前記第3節點與前記第2輸出端子之間的開關SW32 ；和被設在第4節點與前記第1輸出端子之間的開關SW41 ；和被設在前記第4節點與前記第2輸出端子之間的開關SW42 ；和被設在前記第3節點與前記第1基準電位之間的開關SW30 ；和被設在前記第4節點與前記第2基準電位之間的開關SW40 ；這些開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 係由電晶體所構成；和主驅動電路，係當前記數位訊號是H位準時就將前記開關SW11 及SW22 設成ON狀態並且將前記開關SW12 及SW21 設成OFF狀態，當前記數位訊號是L位準時就將前記開關SW11 及SW22 設成OFF狀態並且將前記開關SW12 及SW21 設成ON狀態；和副驅動電路，係當前記EN訊號是非有義值時就將前記開關SW31 、SW32 、SW41 、SW42 、SW30 及SW40 設成OFF狀態，當前記EN訊號是有義值時就將前記開關SW30 及開關SW40 設成ON狀態，在前記EN訊號是有義值之期間內，位準已經被確定的POL訊號是H位準且前記EN訊號是有義值時，就將前記開關SW31 及SW42 設成ON狀態並且將前記開關SW32 及SW41 設成OFF狀態，當前記POL訊號是L位準且前記EN訊號是有義值時就將前記開關SW31 及SW42 設成OFF狀態並且將前記開關SW32 及SW41 設成ON狀態。
  3. 如申請專利範圍第1項或第2項所記載之送訊裝置，其中，前記副輸出緩衝電路係更含有，被連接至前記第3節點的電容元件，和被連接至前記第4節點的電容元件。
TW98132496A 2008-10-01 2009-09-25 Delivery device TWI472159B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256406A JP5385578B2 (ja) 2008-10-01 2008-10-01 送信装置

Publications (2)

Publication Number Publication Date
TW201021417A TW201021417A (en) 2010-06-01
TWI472159B true TWI472159B (zh) 2015-02-01

Family

ID=42073396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98132496A TWI472159B (zh) 2008-10-01 2009-09-25 Delivery device

Country Status (3)

Country Link
JP (1) JP5385578B2 (zh)
TW (1) TWI472159B (zh)
WO (1) WO2010038627A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200614657A (en) * 2004-09-13 2006-05-01 Rohm Co Ltd Buffer amplifier, drive integrated circuit and display device using said drive integrated circuit
WO2007013718A1 (en) * 2005-07-28 2007-02-01 Anapass Inc. Clock signal embedded multi-level signaling method and apparatus for driving display panel using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125964A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200614657A (en) * 2004-09-13 2006-05-01 Rohm Co Ltd Buffer amplifier, drive integrated circuit and display device using said drive integrated circuit
WO2007013718A1 (en) * 2005-07-28 2007-02-01 Anapass Inc. Clock signal embedded multi-level signaling method and apparatus for driving display panel using the same

Also Published As

Publication number Publication date
WO2010038627A1 (ja) 2010-04-08
JP2010087972A (ja) 2010-04-15
TW201021417A (en) 2010-06-01
JP5385578B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
CN108091307B (zh) 输出电路以及液晶显示装置的数据驱动器
US7733128B2 (en) Transmitting apparatus
US7701262B2 (en) Transmission line drivers and serial interface data transmission devices including the same
KR100885141B1 (ko) 출력 회로를 구비하는 반도체 집적 회로
US9916807B2 (en) Output circuit and switching circuit of display driving device
US9455713B1 (en) Split resistor source-series terminated driver
US11139843B1 (en) SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain
TWI454058B (zh) 低電壓差動訊號驅動器
US9312846B2 (en) Driver circuit for signal transmission and control method of driver circuit
TW200824307A (en) Low to high voltage conversion output driver and conversion method, parallel to serial transmitter and output driver for driving a serial link
US7400171B1 (en) Electronic switch having extended voltage range
US20120049897A1 (en) Output buffer circuit and semiconductor device
CN104716948A (zh) 高速串行数据发送端tmds信号驱动器电路
JP2009105858A (ja) 出力装置及び半導体集積装置
JP2009540750A (ja) 帯域幅制限負荷用のトライステートドライバ
TWI472159B (zh) Delivery device
US8212758B2 (en) Source driver and display utilizing the source driver
JP6076725B2 (ja) レベルシフト回路
US10063236B2 (en) Low-voltage differential signaling transmitter and receiver
US8502562B2 (en) Buffering circuit, semiconductor device having the same, and methods thereof
WO2018070261A1 (ja) ドライバ回路およびその制御方法、並びに、送受信システム
US7898323B2 (en) Amplifying circuit with offset compensation
TWI457893B (zh) Delivery device
US10418976B1 (en) Charge steering transmitter
US8547134B1 (en) Architecture for high speed serial transmitter