TWI470696B - 半導體製造之表面處理技術 - Google Patents

半導體製造之表面處理技術 Download PDF

Info

Publication number
TWI470696B
TWI470696B TW98111811A TW98111811A TWI470696B TW I470696 B TWI470696 B TW I470696B TW 98111811 A TW98111811 A TW 98111811A TW 98111811 A TW98111811 A TW 98111811A TW I470696 B TWI470696 B TW I470696B
Authority
TW
Taiwan
Prior art keywords
substrate
diketone
reaction chamber
layer
oxide
Prior art date
Application number
TW98111811A
Other languages
English (en)
Other versions
TW201001549A (en
Inventor
Maria-Luisa Calvo-Munoz
Janos Farkas
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW201001549A publication Critical patent/TW201001549A/zh
Application granted granted Critical
Publication of TWI470696B publication Critical patent/TWI470696B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體製造之表面處理技術 發明領域
本發明有關於半導體元件的介電層中在導電內連線上的覆蓋層沈積。詳言之,本發明有關於在覆蓋層沈積前導電內連線的處理。
發明背景
半導體製造商持續努力於生產更快且更複雜的積體電路。獲得此一目的之最直接方式為降低半導體電路的尺寸,因而減少閘極(電晶體)延遲。然而,當電路尺寸減少,尤其是包含在電路中的導電內連線寬度的降低,內連線電阻成比例的增加。此迼成在閘極延遲的增加及因熱產生之電能損失。
為了補償減小電路尺寸的副作用,使用具有低體電阻的材料製造電路內連線。銅為一此種材料。因為除了低體電阻外,其亦具有一相對高導電性及熔點,故其使用為有利的。然而,如某些亦可能用於做為內連線材料的其他金屬,銅遭受對介電質的不良黏合性且銅傾向受電遷移而降解。這些缺點可藉由沉積一薄覆蓋層於銅內連線上而克服,該覆蓋層典型地包含一合金。此覆蓋層也已知為一鈍化層。
用於沉積覆蓋層在內連線上的技術通常依性質選擇,所以其沈積覆蓋層在內連線上但不沉積於介電質表面上。一此種技術為無電鍍沈積。然而,覆蓋層之此種沉積的選擇性與有效性在於基材表面為非常乾淨。換言之,在介電層或內連線的表面上或內的不純物或污染物造成沈積之降低的選擇性與有效性。
一可能的污染物為在內連線表面的氧化層。此氧化層通常在內連線形成期間同時產生。例如,一氧化銅層在內連線的化學機械研磨(CMP)期間於銅內連線表面上形成,部份藉與氛圍的反應同時發生而部份為在CMP期間化學處理的結果。
在過去,任何在覆蓋層沈積前形成的氧化物污染物通常藉由基材表面的濕處理而去除。濕處理基本上涉及以一具有低pH的酸性水溶液沖洗,其有時含有添加劑如介面活性劑。此溶液可成功的去除在表面的氧化物層以曝露出未氧化的內連線表面。此濕處理也從表面除去其他污染物,如金屬殘留物及有機殘留物。
然而,本發明之發明人已發現目前的酸蝕刻方法為侵蝕的且其不為僅去除氧化物的完全選擇;反而,一少量但為顯著量之非氧化導電內連線亦被蝕刻。此說明於第1圖,其顯示一在以一傳統侵蝕性酸清潔溶液處理後的內連線。此圖式說明傳統清潔作用可造成在內連線表面上的凹陷,其中表面的材料(氧化物及非氧化物二者)已由表面去除。
凹陷的形成造成在內連線橫切面區域的減少,因而增加其電阻。此接著造成由增加電阻而產生熱量的增加,且因此增加閘極延遲及電遷移速率。最終地,此造成電晶體之降低的性能及減少的壽命。
基於傳統酸洗的缺點,發明人已尋求在覆蓋層沈積前處理氧化表面的改良方法。一可能的方法描述於US 2007/037389。此描述在覆蓋層沈積前以乙醇蒸氣處理銅內連線表面。本案發明人認為此方法依下列化學反應造成內連線表面的氧化銅還原作用:12CuO(s) +CH3 CH2 OH(g) → 6Cu2 O(s) +2CO2(g) +3H2 O(g)
接著:6Cu2 O(s) +CH3 CH2 OH(g) → 12Cu(s) +2CO2(g) +3H2 O(g)
因此,此方法不能蝕刻去除不欲的氧化銅;反而,其還原氧化銅為金屬銅。因此,發明人已發現以此蝕刻方法傾向無凹陷的形成。
然而,發明人也已發現,因為此方法未蝕刻去除任何氧化物,但反而簡單的沉積還原金屬於表面上,此傾向僅能處處非常上層的金屬氧化物。此係因為還原金屬一旦被沉積,實際上成為一阻障層而防止金屬氧化物層的其餘部份之還原作用。此減少內連線的均勻性且其可能造成在內連線中的增加量之電遷移。任何殘留的氧化銅,即使不是直接在基材表面,也可能降低覆蓋層沈積的有效性及選擇性。
發明概要
依據本發明之一態樣,其提供一在半導體元件中於導電內連線上形成一覆蓋層的方法,其如後附申請專利範圍中界定者。
依據本發明之另一態樣,其提供一在導電內連線上沉積一覆蓋層的裝置,其如後附申請專利範圍中界定者。
本發明的特定實施例為述明於依附項中。
本發明之此些及其他態樣可由本說明書所述的實施例顯見及說明。
圖式簡單說明
提供下列圖式為用以說明本發明實施例:第1圖顯示一使用侵蝕性酸清潔形成的凹陷。
第2圖顯示本發明一實施例的概略圖。
第3圖顯示用於實施本發明一實施例的裝置示意概略圖。
較佳實施例之詳細說明
本發明提出之目的為解決習知技術中涉及的至少某些問題。詳言之,本發明之目的為提供一改良方法以清潔在表面具有氧化物之導電內連線,其可有效清潔氧化物之表面但未造成內連線表面上的顯著凹陷的形成。
因此,在本發明中導電層表面以β-二酮或β-酮亞胺處理。β-二酮或β-酮亞胺在二酮基間(對於β-二酮)或在酮及亞胺基間(對於β-酮亞胺)在α位置上基本上具有至少一氫。在一實施例中,本發明有關β-二酮的使用。
β-二酮或β-酮亞胺可具有下列結構:
在此化學式中,R1 為氫原子、鹵素原子(如氟)或一取代或未取代、飽和或未飽和的烷基。
R2 及R3 可以相同或不同。若其為相同,分子(1)的合成通常較簡單。R2 及R3 兩者為取代或未取代、飽和或未飽和的烷基。
典型地,Y為氧原子。然而,Y也可具有結構N-R4 。R4 可以是一取代或未取代、飽和或未飽和的烷基或具有化學式:
R5 為氫原子、鹵素原子(如氟),或一取代或未取代、飽和或未飽和的烷基。R6 及R7 ,其等可為相同或不同,其為取代或未取代、飽和或未飽和烷基。R8 也是一取代或未取代,飽和或未飽和烷基。
如在本文中使用"烷基" 一詞為指一含有碳及可選擇氫的基團。此外,本文中使用"烷基" 一詞要求烷基接合至分子的其餘部份的原子為一碳原子。因此,繪示於上述化學式(1)的羰基/亞胺基為酮/亞胺基且不為,例如酸或醛基的羰基(雖然羰基可經R2 、R3 、R6 及R7 而與其他官能基共軛)。
一烷基含有至少一個碳原子。典型地,故分子(1)為合理的氣化性,一烷基將含有高達8個碳原子,例如高達4個碳原子。烷基可以是直鏈狀或支鏈狀。
烷基可完全地飽和或未飽和,或含有飽和及未飽和部份二者。例如,烷基可以是或可包括至少一芳香基團(芳香基),如至少一苯基。具有達四個碳原子之未飽和烷基的範例包含甲基、乙基、n -丙基、異-丙基、n -丁基、二級 -丁基、第三 -丁基。
烷基可以是未取代的,或其可由一或一以上之雜原子取代。例如,烷基可以是完全取代的。適合的取代基包含氟、氯、溴、碘、矽、氮、磷及氧。取代基如矽、氮、磷及氧為本身可被取代的,不論是藉由氫(如對於氮及氧)、藉由其他雜原子(如以氧取代磷)、或藉由取代或未取代的烷基。
在一實施例中,烷基,其典型地包括1至4個碳原子,部份或完全以鹵素原子取代而沒有其他取代基。尤其是,發明人已經發現本發明若烷基部份地或完全地由氟取代則運作良好。
在一發明人已經發現特別適於實現本發明的實施例中,基材之處理係以:
尤其是:
在(3)及(4)中,R1 、R2 及R3 典型地為獨立選自具有1至4碳的烷基。可選擇地,至少一該些烷基(如所有的烷基)可僅由鹵素原子取代。例如,至少一該些烷基(如所有的烷基)可僅由氟原子取代。此取代作用可為部份或其可為完全。
一特別適於實現本發明的分子為:
此為1,1,1,5,5,5-六氟-2,4-戊二酮(1,1,1,5,5,5-六氟乙醯丙酮)。其他可用於本發明的分子之特殊例示包含1,1,1,-三氟-2,4-戊二酮、2,2,6,6-四甲基-3,5-庚二酮及1,1,1,5,5,6,6,7,7,7-十氟-2,4-庚二酮。
β-二酮或β-酮亞胺以蒸氣形式提供。不像乙醇蒸氣,β-二酮及β-酮亞胺並不視為在內連線表面特定用於還原氧化物為金屬;反而,β-二酮及β-酮亞胺被視為部份蝕刻去除氧化物層。此β-二酮在銅氧化層上作用的方法說明於下(多個R基不需要彼此相同):CuO(s) +2(RCO)2 CHR(g) → ((RCO)2 CR)2 Cu(g) +H2 O(g)
氧化銅(I)轉化為固體及氣態銅混合物:Cu2 O(s) +2(RCO)2 CHR(g) → Cu(s) +((RCO)2 CHR)Cu(g) +H2 O(g)
因此,當銅(II)氧化物被認為轉化為主要為一氣化銅化合物時,銅(I)氧化物被認為轉化為氣態及固體銅混合物。因此,一比例的金屬典型地再沉積於基材表面,同時金屬的其餘部份在真空下以氣體型式去除。去除之氧化金屬與還原金屬的再-沈積之平衡允許一有效的處理方法,其具有處理在基材表面上所有金屬氧化物的潛在性。同時,此方法允許部份的金屬被再沉積於表面上,以相對於專用的蝕刻方法在基材表面減少凹陷的形成。
此造成移除及再-沈積之混合物的反應機制為使用β-二酮或β-酮亞胺的結果。此反應機制不認為用於其他物種的操作:例如,其不被認為用於醇、醛或酸的操作,其等被認為以前述乙醇之相同方式操作,即藉由在基材表面上金屬的專用再-沈積。
此外,發明人已經發現此方法為具選擇性的。因為,當處理方法在非氧化性氛圍下進行時(即金屬不會反應以形成金屬氧化物的條件下),蝕刻氧化內連線而未氧化之內連線未被蝕刻。然而,若此方法在氧化性氛圍下進行時且若此方法未小心控制時,金屬表面可持續的氧化或再氧化為其氧化物。新形成的金屬氧化物接著由表面蝕刻。因此,除非很小心地控制蝕刻時間,則金屬表面本身在氧化性氛圍下蝕刻。此非選擇性蝕刻描述於,例如US 5,221,366。
本發明方法的選擇性相對於亦在一未氧化之內連線表面上蝕刻的蝕刻方法,其可在內連線表面上提供形成之凹陷大小的降低,前者蝕刻方法以一水性強酸侵蝕性處理。
此促進選擇性之非氧化性條件可在一無氧系統中提供(即在一不含有氧的氛圍)。例如,此氛圍可含有10 ppm或更少的氧(以體積為準),例如1 ppm或更少。
為了氣化分子(1),典型地使用一起泡器。在起泡器中,載氣(如氬或氮)經(1)的液體試樣起泡。載氣成為(1)之蒸氣的飽和。載氣的分壓(1)依液體溫度而定。例如,(3)在20℃具有11.3 kPa(85托耳)之分壓。
熟知此技士領域人士將認知有氣化(1)的可替代方式。例如,(1)可簡單的藉由加熱氣化。然而,起泡器的使用允許在一載氣中產生(1)蒸氣的便利方式。
用於做為載氣合宜氣體(使用起泡器或未使用之)包含惰性氣體如貴重氣體(包含氦、氖及氬)及氮。
在氣化之(1)注入反應室前,其典型地加熱至介於約20℃及約100℃間。在處理期間,基材溫度典型地具有介於100與500℃之間的溫度。更典型地,加熱基材至130到300℃。
一旦氣化,(1)接著曝露至基材表面。基材典型地在介電層中包括至少一導體。一或一以上的導體(內連線)可包括Cu或其合金。可替代地或共同地使用Ag或其合金。如稍後所述,此導體也可包括一活化層,如在基材表面之一鈀活化層。介電層可包括一矽的氧化物或一矽的碳酸化氧化物。合宜之範例包含二氧化矽或碳酸化二氧化矽。介電層可以是多孔性或非多孔性層。
基材基本上將進行化學機械研磨。在以(1)蒸氣處理前,基材可以一清潔劑處理。當合宜時,此清潔劑可由本身使用而未使用任何其他清潔步驟。此清潔劑的範例包含一具有pH為4或更少的酸水溶液。此溶液也可含有:(i)至少一介面活性劑。合宜範例包含聚乙二醇、聚乙二醇-聚丙二醇嵌段共聚物(例如可由BASF公司取得之‘Tetronic’或‘Pluronic’介面活性劑)、及/或氟化介面活性劑(例如,過氟辛酸及其衍生物,如可由Dupont公司以商標名‘Zonyl’取得者)。
(ii)至少一清潔劑及/或複合劑。合宜的例示包含羧酸-或含羧酸酯-化合物或其衍生物,例如檸檬酸、草酸或/及羥基丁二酸。
(iii)可選擇地至少一pH-調節劑。合宜的範例包含有機酸,例如高至約0.25M甲磺酸。
(iv)合宜之一或一以上的氧化,例如過硫酸銨
對於(iii)及(iv),其等若存在,有機酸濃度典型地介於1及20g/1間且過硫酸銨濃度典型地從1至20g/1間。對(i)而言’介面活性劑基本上以總量為1至200 ppm存在。(需注意期待此清潔劑本身的使用而無以β-二酮或β-酮亞胺的後續處理,但其與β-二酮或β-酮亞胺的組合使用為有利的,因為內連線表面的凹陷形成可被降低)。
然而,本發明之一優點為可不使用任何其他清潔步驟。特別是,除非必要,本發明取代如以強酸溶液處理的侵蝕性清潔步驟。此為有利的,因為其更進一步減低在內連線表面上凹陷的形成。
在此(1)期間,可加熱基材表面到100至500℃間,例如150至400℃間,如170至250℃間。此溫度允許揮發含銅-分子由表面脫附並移除。基材在處理期間亦曝露至輻射,例如UV輻射,以增加反應速率。
(1)基本上以介於2至40sccm的流速導入。如果由載氣承載,(1)基本上為11.3kPa(85托耳)分壓。
當表面已曝露於至(1),此系統基本上置於真空下(如0.01atm(1kPa)或更少的壓力,如0.001atm(0.1kPa)或更少的壓力)。此促進揮發之含銅-化合物由表面移除並進一步防止經任何殘餘的氧在表面的氧化作用。
在曝露至(1)並由基材表面脫附任何揮發之銅物種後,基材接著進行無電鍍沈積。為了防止表面的氧化作用,基材保留於無氧-氛圍中直至無電鍍沈積後。此可便利的藉由在單一工具中同時實現曝露至β-二酮及無電鍍沈積而達到。
一覆蓋層接著沈積在新清潔之內連線結構的頂部。此覆蓋層將典型地包括一合金,例如三元合金組合物包括,例如,至少一的Co、W、Sn、Ni及Mo。合宜的例示包含CoWP、CoMoPB、CoWB、CoWPB、CoSnP、及NiMoPB、NiMoP。
覆蓋層典型地由包括無電鍍沈積的方法沈積。此涉及將含有內連線之表面置入一多種金屬鹽溶液中,該金屬為將併入合金覆蓋層中者。介面活性劑亦可併入電鍍溶液中。此方法為選擇性的,所以覆蓋層基本上僅沉積於新清潔之內連線結構上而非介電質表面上。
因此,全部方法可包括下列連續步驟:一內連線的化學機械研磨;可選擇之水性酸預清潔;以β-二酮或β-酮亞胺處理並真空去除在處理期間形的任何揮發銅物種;及覆蓋層的沈積(如經由無電鍍沈積)。
有時候,在覆蓋層沈積前沉積一活化層。此活化層可包括鈀。此特別用於當覆蓋層係使用次亞磷酸鹽還原劑製備時,該還原劑的無電鍍沈積非自身引發的方法。例如,在NiMoP或CoWP覆蓋層沈積前,沉積一鈀覆蓋層。
發明人已發現此活化層進行氧化作用。對於鈀,此氧化物的形成不是自發性而是在增温時該層於處理期間曝露出而發生。發明人亦驚訝地發現在此覆蓋層的氧化物可藉由相同於前述由一銅表面除去銅氧化物的清潔方法(如使用β-二酮蒸氣)去除。
若需要一鈀活化層,其通常依下列順序沉積於被處理銅的頂部:一內連線的化學機械研磨;內連線之可選擇清潔(如以β-二酮或β-酮亞胺蒸氣);鈀活化層的沈積;以β-二酮處理並真空去除在處理期間形成的任何揮發鈀物種;及覆蓋層的沈積(如經由無電鍍沈積)。
上述的清潔及無電鍍沈積方法可在一單一專用的裝置或工具中執行。例如繪示於第3圖,此裝置可包括:一第一反應室10,其具有一支架(如,一托架或基座)12以支撐一基材14及一用於加熱置於支架12上的基材14之加熱器16,一真空泵18,其與該第一反應室10相接,β-二酮或β-酮亞胺蒸氣源19,及一第二反應室20,其用以進行覆蓋層的沈積;該裝置適宜使一基材可在一非氧化氛圍30下由該第一反應室10傳送至該第二反應室20。
β-二酮或β-酮亞胺蒸氣源19可藉由一起泡器提供,該起泡器含有液態β-二酮或β-酮亞胺並連接至該第一反應室10。蒸氣可藉由連接一載氣源至起泡器而產生且允許載氣經液態β-二酮或β-酮亞胺而起泡。
第一反應室10中的加熱器16適於加熱基材14至100至500℃間,例如150至400℃間,如170至250℃間。與第一反應室10相連的真空泵18適於在反應室中於反應期間產生0.01atm(1kPa)或更少的壓力,如0.001atm(0.1kPa)或更少。
此裝置可進一步包括至少一下列的反應室(未繪示):(i)一預清潔反應室(用於在內連線曝露至β-二酮或β-酮亞胺前的濕處理);(ii)一鈀活化作用反應室以用於在覆蓋層沈積前沉積一活化層;及(iii)一反應室,其用於在覆蓋層沈積後清潔內連線。
此裝置可更配置為一模組工具。
此裝置可進一步包括一控制器(未繪示)。此控制器可包括當由控制器執行時,實現本發明方法的指令。這些指令的執行,例如藉由電腦可讀取媒體。
在前述說明書中,本發明已參考特定實施例詳細描述。然而,可顯見未偏離後附申請專利範圍中陳述之較廣技術範疇下可完成多種的潤飾及變化。
在申請專利範圍中,任何在括號中的參考符號不應解釋為限制申請專利範圍。‘包含(comprising)’一字不排除在不同於申請專利範圍中列示者之其他組件步驟的存在。再者,本文所用之‘一(a)’及‘一(an)’等字為用於意指一或一以上。且,在申請專利範圍中使用前導詞如“至少一”及“一或一以上”不應被解釋為暗示由不定冠詞前導“一(a)”或“一(an)”的其他申請專利範圍元件係限制為含有此前導詞主張之元件的發明之特定申請專利範圍為僅含有此一元件,即使當相同的申請專利範圍包含前導詞“一或一以上”或“至少一”與不定冠詞如“一(a)”或“一(an)”。此亦相同於使用定冠詞者。除非特別指明,“第一”及“第二”等詞為用以任意區別以此二詞描述之元件。因此,此些詞不必要用於顯示此些元件的暫時或其他優先次序。實際上,彼此不同的申請項中述及的特定手段並不表示不能使用此些手段的組合以獲得優點。
10...第一反應室
12...支架
14...基材
16...加熱器
18...一真空泵
19...蒸氣源
20...第二反應室
30...非氧化氛圍
第1圖顯示一使用侵蝕性酸清潔形成的凹陷。
第2圖顯示本發明一實施例的概略圖。
第3圖顯示用於實施本發明一實施例的裝置示意概略圖。

Claims (11)

  1. 一種在半導體元件中於導電內連線上形成一覆蓋層的方法,該方法包含:(a)提供一在介電層內含有一或一以上導體的基材,該等導體在其等表面具有一氧化層;(b)曝露該等基材表面至一β -二酮或β -酮亞胺蒸氣,且在該含有一或一以上之具有氧化層在其等表面之導體的基材形成之後且在曝露之前,並沒有以一具有pH為4或更低的酸水溶液去清洗該等基材表面;以及(c)沉積一覆蓋層於該一或一以上導體的至少部份之表面上。
  2. 如申請專利範圍第1項之方法,其中該導體包括銅。
  3. 如申請專利範圍第1項之方法,其中該氧化層包括一鈀的氧化物。
  4. 如申請專利範圍第2項之方法,其中該氧化層包括一鈀的氧化物。
  5. 如申請專利範圍第1至4項任一項之方法,其中該β-二酮為1,1,1,5,5,5-六氟乙醯丙酮。
  6. 如申請專利範圍第1至4項任一項之方法,其中該步驟(b)在一金屬不被氧化的氛圍中進行。
  7. 如申請專利範圍第5項之方法,其中該步驟(b)在一金屬不被氧化的氛圍中進行。
  8. 一種用於沉積一覆蓋層於導電內連線上的裝置,該裝置包含: 一第一反應室,其具有一支架以支撐一基材及一用於加熱置於該支架上的基材之加熱器,β -二酮或β -酮亞胺蒸氣源,一真空泵,其與該第一反應室相接,一第二反應室,其用以進行一覆蓋層的沈積;該裝置適宜使一基材可在一非氧化氛圍下由該第一反應室傳送至該第二反應室,其中該基材係不以一具有pH為4或更少的酸水溶液做預清洗(pre-cleaned)。
  9. 如申請專利範圍第8項之裝置,其中該β -二酮或β -酮亞胺蒸氣源包括一起泡器,該起泡器含有液態β -二酮或β -酮亞胺並連接至該第一反應室,及一連接至該起泡器的載氣源。
  10. 如申請專利範圍第8或9項之裝置,該裝置更包含一控制器及該控制器附隨的指令,其中該指令當由控制器執行時,將置於該裝置之第一反應室的基材表面曝露至一β -二酮或β -酮亞胺蒸氣。
  11. 一種半導體元件,其具有一導電內連線,該導電內連線設置有由前述申請專利範圍第1至7項中任一項之方法獲得的覆蓋層。
TW98111811A 2008-04-11 2009-04-09 半導體製造之表面處理技術 TWI470696B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/053124 WO2009125255A1 (en) 2008-04-11 2008-04-11 Surface treatment in semiconductor manufacturing

Publications (2)

Publication Number Publication Date
TW201001549A TW201001549A (en) 2010-01-01
TWI470696B true TWI470696B (zh) 2015-01-21

Family

ID=40039755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98111811A TWI470696B (zh) 2008-04-11 2009-04-09 半導體製造之表面處理技術

Country Status (3)

Country Link
US (1) US8324104B2 (zh)
TW (1) TWI470696B (zh)
WO (1) WO2009125255A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130061876A1 (en) * 2011-09-14 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Surface Clean
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
JP2022509621A (ja) 2018-11-19 2022-01-21 ラム リサーチ コーポレーション タングステン用モリブデンテンプレート
SG11202108217UA (en) * 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135608A (en) * 1989-07-11 1992-08-04 Hitachi, Ltd. Method of producing semiconductor devices
US20020047144A1 (en) * 1997-05-22 2002-04-25 Tue Nguyen Integrated circuit prepared by selectively cleaning copper substrates, in-situ, to remove copper oxides
US20070037389A1 (en) * 2005-08-11 2007-02-15 Shu-Jen Chen Method for electroless plating metal cap barrier on copper

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5009725A (en) 1990-03-30 1991-04-23 Air Products And Chemicals, Inc. Fluxing agents comprising β-diketone and β-ketoimine ligands and a process for using the same
US6878628B2 (en) 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
US20060003570A1 (en) 2003-12-02 2006-01-05 Arulkumar Shanmugasundram Method and apparatus for electroless capping with vapor drying
US7332422B2 (en) 2005-01-05 2008-02-19 Chartered Semiconductor Manufacturing, Ltd. Method for CuO reduction by using two step nitrogen oxygen and reducing plasma treatment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135608A (en) * 1989-07-11 1992-08-04 Hitachi, Ltd. Method of producing semiconductor devices
US20020047144A1 (en) * 1997-05-22 2002-04-25 Tue Nguyen Integrated circuit prepared by selectively cleaning copper substrates, in-situ, to remove copper oxides
US20070037389A1 (en) * 2005-08-11 2007-02-15 Shu-Jen Chen Method for electroless plating metal cap barrier on copper

Also Published As

Publication number Publication date
US20110021024A1 (en) 2011-01-27
TW201001549A (en) 2010-01-01
US8324104B2 (en) 2012-12-04
WO2009125255A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
TWI470696B (zh) 半導體製造之表面處理技術
KR102439325B1 (ko) 표면 패시베이션의 제거
US8241701B2 (en) Processes and systems for engineering a barrier surface for copper deposition
KR100317508B1 (ko) 금속산화물을선택적으로제거하여금속표면을자체적으로청정화하는방법,장치및집적회로의장치
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
US8747960B2 (en) Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
JP5489717B2 (ja) 金属堆積のために基板表面を調整する方法および統合システム
US6821909B2 (en) Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US8771804B2 (en) Processes and systems for engineering a copper surface for selective metal deposition
US20050266265A1 (en) Multiple stage electroless deposition of a metal layer
JP2008503093A (ja) 集積回路電子機器における金属内部配線のキャッピング
US7566661B2 (en) Electroless treatment of noble metal barrier and adhesion layer
US7884017B2 (en) Thermal methods for cleaning post-CMP wafers
JP2006093357A (ja) 半導体装置及びその製造方法、並びに処理液
KR100785733B1 (ko) 금속 시드 층의 제조 방법
JP2007180496A (ja) 金属シード層の製造方法
US20070037389A1 (en) Method for electroless plating metal cap barrier on copper
JP2009043974A (ja) 半導体装置の製造方法、半導体基板の処理装置及び記憶媒体
JP2006216937A (ja) 基板処理方法及び装置
JP2005036285A (ja) 無電解メッキ用前処理液及び無電解メッキ方法
JP2004327715A (ja) 多層配線構造の製造方法
JP2005536628A (ja) 無電解堆積法
KR20020056342A (ko) 챔버 내부의 잔류물 제거 방법
KR20240110475A (ko) 박막의 선택적 증착용 억제제 및 박막의 선택적 증착 방법
KR100744244B1 (ko) 반도체 소자의 구리배선 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees